TW201312746A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201312746A
TW201312746A TW101127001A TW101127001A TW201312746A TW 201312746 A TW201312746 A TW 201312746A TW 101127001 A TW101127001 A TW 101127001A TW 101127001 A TW101127001 A TW 101127001A TW 201312746 A TW201312746 A TW 201312746A
Authority
TW
Taiwan
Prior art keywords
layer
electron
electron supply
electron transport
semiconductor device
Prior art date
Application number
TW101127001A
Other languages
English (en)
Other versions
TWI466292B (zh
Inventor
Kazukiyo Joshin
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201312746A publication Critical patent/TW201312746A/zh
Application granted granted Critical
Publication of TWI466292B publication Critical patent/TWI466292B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體裝置包括：一電子傳輸層，其係由一半導體構成，且該電子傳輸層具有一第一能帶間隙；一電子供應層，其設置在該電子傳輸層上，且該電子供應層係由具有一第二能帶間隙之一半導體構成，並且該第二能帶間隙比該第一能帶間隙寬；一障壁形成層，其設置在該電子供應層上，且該障壁形成層係由具有一第三能帶間隙之一半導體構成，並且該第三能帶間隙比該第二能帶間隙窄；一上通道層，其設置在該障壁形成層上，且該上通道層係由以一雜質摻雜之一半導體構成；該障壁形成層及該上通道層之一側表面，其藉由部份地移除該障壁形成層及該上通道層而形成；一絕緣膜，其設置在該側表面上；一閘極電極，其設置在該絕緣膜上；一源極電極，其與該上通道層連接；及，一汲極電極，其與該電子供應層或該電子傳輸層連接。

Description

半導體裝置 領域
在此說明之實施例係有關於半導體裝置。
背景
一種習知之節能高電壓半導體裝置是包括一寬能帶間隙半導體之一功率電晶體。這種寬能帶間隙半導體之一例是GaN。GaN具有高於一般半導體材料Si(1.1eV)及GaAs(1.4eV)之能帶間隙的一3.4eV之能帶間隙。
包括一寬能帶間隙半導體之一功率電晶體具有一高崩潰電壓，且該高崩潰電壓可降低在該等電極之間的距離及導通電阻。具有較低導通電阻之電晶體產生比較少之熱且因此是節能裝置。
目前之功率裝置包含作為一主要半導體材料之Si。這些功率裝置之特定例子包括各包含Si之功率電晶體、絕緣閘雙極電晶體(IGBT)，及冷金屬氧化物半導體場效電晶體(MOSFET)。GaN電晶體具有數量級比Si電晶體低之導通電阻且因此對於供在開關電源及電動車反相器中使用之高電壓高效率功率裝置具有潛力。
供在開關電源中使用之功率電晶體不僅具有低導通電阻而且除非施加例如一閘極電壓之一控制電壓，否則在沒有電流流動時亦可進行正常關操作。因此，已研究了可進行正常關操作之GaN電晶體的結構。可進行正常關操作之 GaN電晶體之一例是包括一p-GaN層之一垂直金屬絕緣體半導體場效電晶體(MISFET)。
但是，在一p-GaN層中之受體之高濃度難以活化。此外，與在高電子遷移率電晶體(HEMT)中之二維電子氣體(2DEG)不同，使用一簡單GaN體層作為一電子傳輸層(漂移層)得不到高電子遷移率。
在不使用難以活化一高濃度受體之一p-GaN層之情形下具有一正常關結構之垂直GaN-FET具有一GaN/AlGaN異質接面障壁。
但是，即使具有該GaN/AlGaN異質接面障壁，使用一GaN體層作為一電子傳輸層仍會增加導通電阻。
專利文獻：日本公開專利公報第2008-192701號
專利文獻：日本公開專利公報第2008-53448號
專利文獻：日本公開專利公報第2011-91109號
概要
依據該等實施例，提供一種例如一場效電晶體之半導體裝置具有低導通電阻且可進行正常關操作。該半導體裝置包括例如GaN之一氮化物半導體。
依據該等實施例之一方面，一種半導體裝置包括：一電子傳輸層，其係由一半導體構成，且該電子傳輸層具有一第一能帶間隙；一電子供應層，其設置在該電子傳輸層上，且該電子供應層係由具有一第二能帶間隙之一半導體構成，並且該第二能帶間隙比該第一能帶間隙寬；一障壁 形成層，其設置在該電子供應層上，且該障壁形成層係由具有一第三能帶間隙之一半導體構成，並且該第三能帶間隙比該第二能帶間隙窄；一上通道層，其設置在該障壁形成層上，且該上通道層係由以一雜質摻雜之一半導體構成；該障壁形成層及該上通道層之一側表面，其藉由部份地移除該障壁形成層及該上通道層而形成；一絕緣膜，其設置在該側表面上；一閘極電極，其設置在該絕緣膜上；一源極電極，其與該上通道層連接；及，一汲極電極，其與該電子供應層或該電子傳輸層連接。
圖式簡單說明
第1圖是依據一第一實施例之一半導體裝置的結構圖。
第2A與2B圖是依據第一實施例之半導體裝置之傳導帶緣Ec之狀態圖。
第3圖是依據一第二實施例之一半導體裝置的結構圖。
第4A與4B圖是依據第二實施例之半導體裝置之傳導帶緣Ec之狀態圖。
第5A與5B圖是依據第二實施例之半導體裝置之某些電特性之圖表。
第6圖是依據一第三實施例之一半導體裝置的結構圖。
第7圖是依據一第四實施例之一半導體裝置的結構圖。
第8圖是依據一第四實施例之半導體裝置之一傳導帶緣Ec及一共價帶緣Ev的狀態圖。
第9圖是依據一第五實施例之一半導體裝置的結構圖。
第10圖是依據一第六實施例之一半導體裝置之一獨立 封裝體的說明圖。
第11圖是依據第六實施例之一電源的電路圖。
第12圖是依據第六實施例之一高功率放大器的結構圖。
實施例之說明
以下將說明多數實施例。相似部件係以相似符號表示且將不會再說明。
第一實施例 半導體裝置
以下將參照第1圖說明依據一第一實施例之一半導體裝置。在一基材10上，該半導體裝置包括由一i-GaN層形成之一電子傳輸層11、由一AlGaN層形成之一電子供應層12、由一i-GaN層形成之一障壁形成層13及由一n-GaN層形成之一上通道層14。
GaN具有一3.4eV之能帶間隙。該上通道層14、該障壁形成層13及該電子供應層12被部份地移除以形成一側表面17。作為一閘極絕緣膜之一絕緣膜20係設置在該電子供應層12之經加工表面、該側表面17及該上通道層14之經加工表面上。
一閘極電極21係設置在該絕緣膜20上。該上通道層14係與一源極電極22連接。該電子供應層12係與一汲極電極23連接。
該半導體裝置更包括一在該電子傳輸層11中且與該電 子供應層12相鄰之2DEG 11a。該上通道層14及該障壁形成層13係在該閘極電極21與該汲極電極23之間被移除以增加在其下方之電子傳輸層11中之2DEG 11a之電子密度。
該基材10是一半絕緣SiC基材且亦可是一Si基材或一藍寶石基材。
由該i-GaN層形成之電子傳輸層11具有一在0.1至5μm之範圍內的厚度。
由該AlGaN層形成之電子供應層12具有一在0.01至1μm之範圍內，且以0.01至0.1μm為佳的厚度。該電子供應層12可具有一AlYGa1-YN之組分，其中Y在由0.1至0.4之範圍內。這組分產生一在3.7至4.5eV之範圍內之能帶間隙。該電子供應層12可為以例如Si之一雜質元素摻雜之一n型，或可未摻雜。該電子供應層12係由未摻雜之i-AlGaN構成且可具有一產生大約4.2eV之能帶間隙之Al0.25Ga0.75N(Y=0.25)的組分。
由該i-GaN層形成之障壁形成層13具有一大約0.1μm之厚度。由該i-GaN層形成之障壁形成層13宜具有一等於或大於20nm之厚度。
由該n-GaN層形成之上通道層14具有一0.01至1μm，且以0.05至0.2μm為佳之厚度，並且以1×1017至1×1019cm-3之Si摻雜。由該n-GaN層形成之上通道層14具有一大約0.1μm之厚度且係以大約2×1018cm-3之Si摻雜。
該電子傳輸層11及該障壁形成層13可由i-AlGaN形成，且該上通道層14可由n-AlGaN形成。該電子傳輸層11、 該障壁形成層13及該上通道層14可具有一AlXGa1-XN之組分，且該電子供應層12可具有一AlYGa1-YN之組分，其中X與Y滿足0X<Y1。
該絕緣膜20係由一例如氮化矽(SiN)、氧化矽(SiO2)、氮氧化矽(SiON)、氮化鋁(AlN)、氧化鋁(Al2O3)、氮氧化鋁(AlON)、氧化鉭(Ta2O5)、氧化鉿(HfO2)之介電材料，或一例如鈦化鉛鋯(PbZrTiO3)之鐵電材料，或其一組合形成。
該源極電極22及該汲極電極23係由Ti/Al構成。該源極電極22係與由該n-GaN層形成之上通道層14歐姆接觸，且該汲極電極23係與由該AlGaN層形成之電子供應層12歐姆接觸。
該2DEG 11a係設置成與該電子供應層12相鄰且在該閘極電極21下方之該電子傳輸層11之一部份與在該汲極電極23下方之該電子傳輸層11之一部份之間。來由極化電荷及壓電電荷之多數負固定電荷30在該電子供應層12與該障壁形成層13之間產生。該等負固定電荷30作為一電位障壁。當沒有電壓施加在一共源極組態中之閘極電極21時，該電位障壁阻擋電子在該上通道層14與該2DEG 11a之間流動以產生一關狀態。這會導致正常關操作。
在該閘極電極21上施加一正電壓時，在與該絕緣膜20接觸且包括該側表面17之該電子供應層12及該障壁形成層13之一區域31中感應生成多數電子。該等感應生成電子使該上通道層14與該2DEG 11a連接，產生一導通狀態。因此，將一正電壓施加在該閘極電極21上使電子通過該障壁形成 層13及該電子供應層12，由該上通道層14流至在該電子傳輸層11中之2DEG 11a。在該閘極電極21與該源極電極22之間之該上通道層14之一部份及在該閘極電極21下方之電子傳輸層11中之2DEG 11a之一部份作為電子傳輸通道。
第1圖所示之閘極電極21之寬度A係在該閘極電極21與該2DEG 11a之間之距離B的至少兩倍。即使當一高電壓施加在該汲極電極23上時，這結構亦使來自該汲極電極23之一電場集中在面向該汲極電極23之該閘極電極21的一邊緣上。這可減少一高汲極電壓之影響，例如，汲極傳導性增加(一短通道效應)。在該閘極電極21上施加一正電壓以產生該導通狀態亦會增加在該閘極電極21下方之2DEG 11a之電子濃度且因此減少導通電阻。
該絕緣膜20可設置在該閘極電極21與該源極電極22之間的該上通道層14上及在該閘極電極21與該汲極電極23之間的電子供應層12上。該絕緣膜20可作為一保護膜。具有比由該i-GaN層形成之障壁形成層13小之一厚度，例如，等於或小於5nm的一i-GaN層可設置在該閘極電極21與汲極電極23之間之電子供應層12上。這種薄i-GaN層未明顯地減少該2DEG 11a之電子密度。
以下將參照第2A與2B圖說明依據本實施例之半導體裝置之傳導帶緣Ec。第2A圖顯示沿第1圖中在該閘極電極21與該源極電極22之間之一交替長短虛線1A-1B的傳導帶緣Ec。第2B圖顯示沿第1圖中通過該閘極電極21之一交替長短虛線1C-1D的傳導帶緣Ec。顯示在第2A圖中之結果係利用 包括一絕緣膜之半導體裝置獲得，且該絕緣膜係設置在該閘極電極21與該源極電極22之間的該上通道層14上。
如第2A圖所示，來自極化電荷及壓電電荷之負固定電荷30在由該AlGaN層形成之電子供應層12與由該i-GaN層形成之障壁形成層13之間產生。當沒有電壓施加在一共源極組態中之閘極電極21時，由該等負固定電荷30造成之電位障壁阻止電子在由n-GaN層形成之上通道層14與由該AlGaN層形成之上通道層14之間流動。
如第2B圖所示，在該閘極電極21下方移除由該n-GaN層形成之上通道層14、由該i-GaN層形成之障壁形成層13及由該AlGaN層形成之電子供應層12。這使具有一比較高電子密度之2DEG 11a形成在由該i-GaN層形成之電子傳輸層11中且與該電子供應層12相鄰。
用以製造半導體裝置之方法
以下將參照第1圖說明用以製造依據本實施例之一半導體裝置的一方法。
首先，在該基材10上形成由AlN構成之緩衝層(未顯示)及多數半導體層，例如由該i-GaN層形成之電子傳輸層11、由該AlGaN層形成之電子供應層12、由該i-GaN層形成之障壁形成層13及由該n-GaN層形成之上通道層14。藉由金屬有機化學蒸氣沈積(MOCVD)磊晶成長該等半導體層。該基材10是一半絕緣SiC基材且亦可是一Si基材或一藍寶石基材。
在藉由MOCVD形成該等半導體層時，該等源氣體對N而言可為NH3，對Al而言可為三甲基鋁(TMA)，且對Ga而言 可為三甲基鎵(TMG)。該n型雜質元素是Si，且Si之源氣體是矽烷(SiH4)。該電子供應層12可以是一InAlN層，而不是AlGaN層。In之源氣體是三甲基銦(TMI)。
在用以形成該閘極電極21之一區域與用以形成該汲極電極23之一區域之間移除該上通道層14及該障壁形成層13。在用以形成該閘極電極21之區域及用以形成該汲極電極23之區域中移除該上通道層14、該障壁形成層13及該電子供應層12。
更詳而言之，將一光阻施加在該上通道層14上，暴露於來自一曝光設備之光，且顯影以形成具有一開口之一抗蝕圖案，並且該開口對應於欲移除之該上通道層14及該障壁形成層13之部份。接著，藉由例如反應性離子蝕刻(RIE)之乾式蝕刻移除欲移除之該上通道層14及該障壁形成層13之部份。
接著，移除對應於該閘極電極21及該汲極電極23之該電子供應層12的部份。更詳而言之，將一光阻施加在該上通道層14及該電子供應層12上，暴露於來自一曝光設備之光，且顯影以形成具有一開口之一抗蝕圖案，並且該開口對應於欲移除之該電子供應層12之一部份。接著，藉由例如RIE之乾式蝕刻移除欲移除之該電子供應層12之部份。因此，可藉由蝕刻部份地移除該上通道層14、該障壁形成層13及該電子供應層12以在該上通道層14、該障壁形成層13及該電子供應層12上形成該側表面17。
接著，例如，藉由以一四甲基銨(TMAH)水溶液濕蝕刻 移除一因乾式蝕刻而受損之表面，以清潔該側表面17及該經蝕刻表面。
接著在該側表面17及該電子供應層12之經蝕刻表面上形成該絕緣膜20。該絕緣膜20係由一例如氮化矽、氧化矽、氮氧化矽、氮化鋁、氧化鋁、氮氧化鋁、氧化鉭、氧化鉿之介電材料，或一例如鈦化鉛鋯之鐵電材料，或其一組合形成。該絕緣膜20可藉由原子層沈積(ALD)形成。該絕緣膜20亦可藉由化學蒸氣沈積(CVD)或濺鍍形成。該絕緣膜20具有一在10至100nm之範圍內的厚度。
接著形成該閘極電極21、該源極電極22及該汲極電極23。在該電子供應層12及該側表面17頂部之絕緣膜20上設置該閘極電極21。該閘極電極21可由Ni/Au構成。藉由形成具有對應於該閘極電極21之一開口之一抗蝕圖案，藉由真空蒸發沈積一Ni/Au金屬膜，及以一有機溶劑剝離該抗蝕圖案，亦可形成該閘極電極21。
在移除在對應於該源極電極22之該上通道層14之一部份上的一絕緣膜(未顯示)後，該源極電極22係形成為與該上通道層14連接。或者，可部份地移除該上通道層14以在該上通道層14上形成該源極電極22。
在移除對應於該汲極電極23之絕緣膜(未顯示)及該電子供應層12之一部份或全部後，該汲極電極23係形成為與該電子供應層12或該電子傳輸層11連接。因此，該汲極電極23與該2DEG 11a連接。
該源極電極22及該汲極電極23可由Ti/Al構成。藉由形 成具有對應於該源極電極22及該汲極電極23之開口之一抗蝕圖案，藉由真空蒸發沈積一Ti/Al金屬膜，及以一有機溶劑剝離該抗蝕圖案，可形成該源極電極22及該汲極電極23。
依此方式，可製造依據本實施例之一半導體裝置的一場效電晶體。依據本實施例之半導體裝置可藉由另一方法製造。依據本實施例之半導體裝置，即，該場效電晶體，具有一低導通電阻且可以進行正常關操作並且因此可在例如開關電源及電動車反相器之各種應用中使用。
第二實施例 半導體裝置
以下將參照第3圖說明依據一第二實施例之一半導體裝置。在一基材10上，該半導體裝置包括由一i-GaN層形成之一電子傳輸層111、由一AlGaN層形成之一電子供應層112、由一i-GaN層形成之一上電子傳輸層113、由一AlGaN層形成之一上電子供應層114及由一GaN層形成之一蓋層115。GaN具有一3.4eV之能帶間隙。該蓋層115、該上電子供應層114、該上電子傳輸層113及該電子供應層112被部份地移除以形成一側表面117。作為一閘極絕緣膜之一絕緣膜120係設置在該電子供應層112之經加工表面、該側表面117及該蓋層115上。該閘極電極121係設置在該電子供應層112及該側表面117頂部之該絕緣膜120上。一源極電極122係與該上電子供應層114連接。該汲極電極123係與該電子供應層112連接。
該半導體裝置更包括一在該電子傳輸層111中且與該 電子供應層112相鄰之2DEG 111a及在該上電子傳輸層113中且與該上電子供應層114相鄰之2DEG 113a。該蓋層115、該上電子供應層114及該上電子傳輸層113係在該閘極電極121與該汲極電極123之間被移除以增加在其下方之電子傳輸層111中之2DEG 111a之電子密度。該電子傳輸層111亦可被稱為一第一電子傳輸層，該電子供應層112亦可被稱為一第一電子供應層，該上電子傳輸層113亦可被稱為一第二電子傳輸層，且該上電子供應層114亦可被稱為一第二電子供應層。
該基材110是一半絕緣SiC基材且亦可是一Si基材或一藍寶石基材。
由該i-GaN層形成之電子傳輸層111具有一在0.1至5μm之範圍內的厚度。
由該AlGaN層形成之電子供應層112具有一在0.01至1μm之範圍內，且以0.01至0.1μm為佳的厚度。該電子供應層112可具有一AlYGa1-YN之組分，其中Y在由0.1至0.4之範圍內。這組分產生一在3.7至4.5eV之範圍內之能帶間隙。該電子供應層112可為以例如Si之一雜質元素摻雜之一n型，或可未摻雜。該電子供應層112係由未摻雜之i-AlGaN構成且可具有一產生大約4.2eV之能帶間隙之Al0.25Ga0.75N(Y=0.25)的組分。
由該i-GaN層形成之上電子傳輸層113具有一大約60nm之厚度。由該i-GaN層形成之上電子傳輸層113宜具有一在0.05至0.2μm之厚度。該上電子傳輸層113可作為一障壁形 成層；一在該上電子傳輸層113與該電子供應層112之間的界面形成多數固定電荷之一電位障壁。
由該n-GaN層形成之上電子供應層114具有一0.01至1μm，且以0.01至0.1μm為佳之厚度。該上電子供應層114可具有一AlYGa1-YN之組分，其中Y在由0.1至0.4之範圍內。這組分產生一在3.7至4.5eV之範圍內之能帶間隙。該上電子供應層114可為以例如Si之一雜質元素摻雜之一n型，或可未摻雜。該上電子供應層114係由未摻雜之i-AlGaN構成且可具有一Al0.25Ga0.75N(Y=0.25)的組分。
由該GaN層形成之蓋層115具有一0.01至1μm之厚度且係由i-GaN或n-GaN形成。
該電子傳輸層111及該上電子傳輸層113可由i-AlGaN形成，且該電子傳輸層111及該上電子傳輸層113可具有一AlXGa1-XN之組分，且該電子供應層112及該上電子供應層114可具有一AlYGa1-YN之組分，其中X與Y滿足0X<Y1。
該絕緣膜120係由一例如氮化矽(SiN)、氧化矽(SiO2)、氮氧化矽(SiON)、氮化鋁(AlN)、氧化鋁(Al2O3)、氮氧化鋁(AlON)、氧化鉭(Ta2O5)、氧化鉿(HfO2)之介電材料，或一例如鈦化鉛鋯(PbZrTiO3)之鐵電材料，或其一組合形成。
該源極電極122及該汲極電極123係由Ti/Al構成。該源極電極122係與由該AlGaN層形成之上電子供應層114歐姆接觸，且該汲極電極123係與由該AlGaN層形成之電子供應層112歐姆接觸。
該2DEG 111a係設置成與該電子供應層112相鄰且在該 閘極電極121下方之該電子傳輸層111之一部份與在該汲極電極123下方之該電子傳輸層111之一部份之間。該2DEG 113a係形成在該上電子傳輸層113中且與該上電子供應層114相鄰並且由該源極電極122下方至該閘極電極121附近。來由極化電荷及壓電電荷之多數負固定電荷130在該電子供應層112與該上電子傳輸層113之間產生。該等負固定電荷130作為一電位障壁。當沒有電壓施加在一共源極組態中之閘極電極21時，該電位障壁阻擋電子在該上電子傳輸層113中之2DEG 113a與在該電子傳輸層111中之2DEG 111a之間流動，產生一關狀態。這會導致正常關操作。
在該閘極電極121上施加一正電壓時，在與該絕緣膜120接觸且包括該側表面117之該電子供應層112及該上電子傳輸層113之一區域131中感應生成多數電子。該等感應生成電子使在該上電子傳輸層113中之2DEG 113a與在該電子傳輸層111中之該2DEG 111a連接，產生一導通狀態。因此，將一正電壓施加在該閘極電極121上使電子通過該上電子傳輸層113及該電子供應層112，由在該上電子傳輸層113中之2DEG 113a流至在該電子傳輸層111中之2DEG 111a。在該閘極電極121與該源極電極122之間之在該上電子傳輸層113中之2DEG 113a作為一電子傳輸通道，且在該閘極電極121下方之電子傳輸層1中之2DEG 111a作為一電子傳輸通道。
第3圖所示之閘極電極121之寬度A係在該閘極電極121與該2DEG 111a之間之距離B的至少兩倍。即使當一高電壓 施加在該汲極電極123上時，這結構亦使來自該汲極電極123之一電場集中在面向該汲極電極123之該閘極電極121的一邊緣上。這可減少一高汲極電壓之影響，例如，汲極傳導性增加(一短通道效應)。在該閘極電極121上施加一正電壓以產生該導通狀態亦會增加在該閘極電極121下方之2DEG 111a之電子濃度且因此減少導通電阻。
該絕緣膜120可設置在該閘極電極121與該源極電極122之間的該蓋層115上及在該閘極電極121與該汲極電極123之間的電子供應層112上。該絕緣膜120可作為一保護膜。具有比由該i-GaN層形成之上電子傳輸層113小之一厚度，例如，等於或小於5nm的一i-GaN層可設置在該閘極電極121與汲極電極123之間之電子供應層112上。這種薄i-GaN層未明顯地減少該2DEG 111a之電子密度。
以下將參照第4A與4B圖說明依據本實施例之半導體裝置之傳導帶緣Ec。第4A圖顯示沿第3圖中在該閘極電極121與該源極電極122之間之一交替長短虛線3A-3B的傳導帶緣Ec。第4B圖顯示沿第3圖中通過該閘極電極121之一交替長短虛線3C-3D的傳導帶緣Ec。顯示在第4A圖中之結果係利用包括一絕緣膜之半導體裝置獲得，且該絕緣膜係設置在該閘極電極121與該源極電極122之間的該蓋層115上。
如第4A圖所示，來自極化電荷及壓電電荷之負固定電荷130在由該AlGaN層形成之電子供應層112與由該i-GaN層形成之上電子傳輸層113之間產生。當沒有電壓施加在一共源極組態中之閘極電極21時，由該等負固定電荷130造成 之電位障壁阻止電子在該上電子傳輸層113中之2DEG 113a與由在該電子傳輸層111中之2DEG 111a之間流動。
如第2B圖所示，在該閘極電極121下方移除由該AlGaN層形成之上電子供應層114、由該i-GaN層形成之上電子傳輸層113及由該AlGaN層形成之電子供應層112。這使具有一比較高電子密度之2DEG 111a形成在由該i-GaN層形成之電子傳輸層111中且與該電子供應層112相鄰。
用以製造半導體裝置之方法
以下將參照第3圖說明用以製造依據本實施例之一半導體裝置的一方法。
首先，藉由金屬有機化學蒸氣沈積在該基材110上磊晶成長一半導體層。更詳而言之，在該基材110上形成一由AlN構成之緩衝層(未顯示)、由該i-GaN層形成之電子傳輸層111、由該AlGaN層形成之電子供應層112、由該i-GaN層形成之上電子傳輸層113、由該AlGaN層形成之上電子供應層114及該蓋層115。該基材110是一半絕緣SiC基材且亦可是一Si基材或一藍寶石基材。
在藉由MOCVD形成該等半導體層時，該等源氣體對N而言可為NH3，對Al而言可為三甲基鋁(TMA)，且對Ga而言可為三甲基鎵(TMG)。該n型雜質元素是Si，且Si之源氣體是矽烷(SiH4)。該電子供應層112可以是一InAlN層，而不是AlGaN層。In之源氣體是三甲基銦(TMI)。
在用以形成該閘極電極121之一區域與用以形成該汲極電極123之一區域之間移除該蓋層115、該上電子供應層 114及該上電子傳輸層113。在用以形成該閘極電極121之區域及用以形成該汲極電極123之區域中移除該蓋層115、該上電子供應層114、該上電子傳輸層113及該電子供應層112。
更詳而言之，將一光阻施加在該蓋層115上，暴露於來自一曝光設備之光，且顯影以形成具有一開口之一抗蝕圖案，並且該開口對應於欲移除之該蓋層115、該上電子供應層114及該上電子傳輸層113之部份。接著，藉由例如RIE之乾式蝕刻移除欲移除之該蓋層115、該上電子供應層114及該上電子傳輸層113之部份。
接著，移除對應於該閘極電極121及該汲極電極123之該電子供應層112的部份。更詳而言之，將一光阻施加在該蓋層115及該電子供應層112上，暴露於來自一曝光設備之光，且顯影以形成具有一開口之一抗蝕圖案，並且該開口對應於欲移除之該電子供應層112之一部份。接著，藉由例如RIE之乾式蝕刻移除欲移除之該電子供應層112之部份。因此，可藉由蝕刻部份地移除該上電子供應層114、該上電子傳輸層113及該電子供應層112以在該上電子供應層114、該上電子傳輸層113及該電子供應層112上形成該側表面117。
接著，例如，藉由以一四甲基銨(TMAH)水溶液濕蝕刻移除一因乾式蝕刻而受損之表面，以清潔該側表面117及該經蝕刻表面。
接著在該側表面117及該電子供應層112之經蝕刻表面 上形成該絕緣膜120。該絕緣膜20係由一例如氮化矽、氧化矽、氮氧化矽、氮化鋁、氧化鋁、氮氧化鋁、氧化鉭、氧化鉿之介電材料，或一例如鈦化鉛鋯之鐵電材料，或其一組合形成。該絕緣膜120可藉由ALD形成。該絕緣膜120亦可藉由CVD或濺鍍形成。該絕緣膜120具有一在20至100nm之範圍內的厚度。
接著形成該閘極電極121、該源極電極122及該汲極電極123。在該電子供應層112及該側表面117頂部之絕緣膜120上設置該閘極電極121。該閘極電極121可由Ni/Au構成。藉由形成具有對應於該閘極電極121之一開口之一抗蝕圖案，藉由真空蒸發沈積一Ni/Au金屬膜，及以一有機溶劑剝離該抗蝕圖案，亦可形成該閘極電極121。
在移除在對應於該源極電極122之該絕緣膜(未顯示)、該蓋層115及該上電子供應層114之一部份或全部後，該源極電極122係形成為與該上電子供應層114或該上電子傳輸層113連接。因此，該源極電極122與該2DEG 113a連接。
在移除對應於該汲極電極123之絕緣膜(未顯示)及該電子供應層112之一部份或全部後，該汲極電極123係形成為與該電子供應層112或該電子傳輸層111連接。因此，該汲極電極123與該2DEG 111a連接。
該源極電極122及該汲極電極123可由Ti/Al構成。藉由形成具有對應於該源極電極122及該汲極電極123之開口之一抗蝕圖案，藉由真空蒸發沈積一Ti/Al金屬膜，及以一有機溶劑剝離該抗蝕圖案，可形成該源極電極122及該汲極電 極123。
依此方式，可製造依據本實施例之一半導體裝置的一場效電晶體。依據本實施例之半導體裝置可藉由另一方法製造。
由極化電荷及壓電極化所產生之2DEG 113a在該與該上電子供應層114相鄰之上電子傳輸層113中產生。在該2DEG 113a中之電子遷移率係高至大約1500cm/V/s，這可進一步減少導通電阻。
第5A與5B圖是依據本實施例之一半導體裝置，即，一場效電晶體之某些特性之圖表。第5A圖是汲極電流-汲極電壓(Ids-Vds)曲線的圖表。第5B圖是汲極電流-閘極電壓(Ids-Vg)曲線的圖表。依據本實施例之半導體裝置，即該場效電晶體可實現令人滿意之正常關操作。
其他細節係如在第一實施例中所述。
第三實施例
以下將說明一第三實施例。依據本實施例之一半導體裝置具有與依據第二實施例之半導體裝置相同之結構，但是該側表面117之傾斜度是實質垂直的。以下將參照第6圖說明依據本實施例之一半導體裝置。
在依據本實施例之半導體裝置中，實質垂直於該基材110地蝕刻該蓋層115、該上電子供應層114、該上電子傳輸層113及該電子供應層112以形成一陡峭側表面117a。藉由使用於例如RIE之乾式蝕刻之條件最佳化，可形成該陡峭側表面117a。
已知的是在第二實施例中之一傾斜側表面扣持多數正固定電荷，但是如在本實施例中之一陡峭側表面扣持少數電荷。因此，形成該陡峭側表面117a可減少電荷且將閘極電壓移至該正側。這可在沒有施加閘極電壓時減少漏電流且減少由開關雜訊造成之不必要導通-狀態電流。
其他細節係如在第二實施例中所述。本實施例可應用於第一實施例。
第四實施例
以下將說明一第四實施例。依據本實施例之一半導體裝置具有與依據第二實施例之半導體裝置相同之結構，但是一二維電洞氣體(2DHG)形成在該電子供應層112與該上電子傳輸層113之間。
以下將參照第7圖說明依據本實施例。依據本實施例之一半導體裝置包括2DHG 230，且該2DHG 230係在由AlGaN層形成之電子供應層112與由該i-GaN層形成之上電子傳輸層113之間。當該電子供應層112等於或小於一預定厚度且該上電子傳輸層113等於或大於一預定厚度時，可產生在該電子供應層112與該上電子傳輸層113之間的2DHG 230。更詳而言之，當由該AlGaN層形成之電子供應層112具有一大約30nm之厚度且由該i-GaN層形成之上電子傳輸層113具有一等於或大於60nm之厚度時，在該電子供應層112及該上電子傳輸層113之間產生該2DHG 230。第8圖顯示沿第7圖中在該閘極電極121與該源極電極122之間之一交替長短虛線7A-7B的傳導帶緣Ec及共價帶緣Ev。顯示於第8圖中之結果 係利用包括一絕緣膜之半導體裝置獲得，且該絕緣膜係設置在該閘極電極121與該源極電極122之間的該蓋層115上。
該上電子供應層114及該上電子傳輸層113被部份地蝕刻使得該2DHG 230與該源極電極122連接。因此，該2DHG 230之電位係固定為該源極電極122之電位。這可穩定在該2DHG 230之電位障壁且即使在一高汲極電壓之情形下亦可阻擋由該源極電極122至該汲極電極123之一擊穿電流。
其他細節係如在第二實施例中所述。本實施例可應用於第一實施例。
第五實施例
以下將說明一第五實施例。依據本實施例之一半導體裝置具有與依據第四實施例之半導體裝置相同之結構，但是一p型區域240形成在由該AlGaN層形成之電子供應層112與由該i-GaN層形成之上電子傳輸層113之間。
以下將參照第9圖說明依據本實施例。依據本實施例之一半導體裝置包括在由該AlGaN層形成之電子供應層112與由該i-GaN層形成之上電子傳輸層113之間的p型區域240。該p型區域240係以4×1017cm-3之濃度之雜質元素Mg摻雜。該p型區域240提供在該源極電極122與該2DHG 230之間的歐姆接觸，且該2DHG 230係設置在由該AlGaN層形成之電子供應層112與由該i-GaN層形成之上電子傳輸層113之間。
其他細節係如在第四實施例中所述。本實施例可應用於第一實施例。
第六實施例
以下將說明一第六實施例。本實施例包括一半導體裝置、一電源及一高頻放大器。
如第10圖所示，依據本實施例之半導體裝置包括依據第一至第五實施例中任一實施例之一半導體裝置之一獨立封裝體。第10圖是該半導體裝置之獨立封裝體之內部的示意圖。電極之配置與在第一至第五實施例中者不同。
首先，藉由切割將依據第一至第五實施例中任一實施例之一半導體裝置切割成多數半導體晶片410。該等半導體晶片410係GaN高電子遷移率電晶體(HEMT)。其中一半導體晶片410係以例如焊料之晶粒附接劑430固定在一引線框420上。該半導體晶片410是依據第一至第五實施例中任一實施例之一半導體裝置。
一閘極電極411係以一接合線431與一閘極引線421連接。一源極電極412係以一接合線432與一源極引線422連接。一汲極電極413係以一接合線433與一汲極引線423連接。該等接合線431、432與433係由一例如Al之金屬材料構成。該閘極電極411是一閘極電極墊且與依據第一至第五實施例中任一實施例之一半導體裝置的閘極電極21或121連接。該源極電極412是一源極電極墊且與依據第一至第五實施例中任一實施例之一半導體裝置的源極電極22或122連接。該汲極電極413是一汲極電極墊且與依據第一至第五實施例中任一實施例之一半導體裝置的汲極電極23或123連接。
該半導體裝置係藉由轉移模製法以一模製樹脂440封裝。依此方式，可製造一半導體裝置之一獨立封裝體，且該半導體裝置包括由一GaN半導體材料構成之一HEMT。
以下將說明依據本實施例之一電源及一高頻放大器。依據本實施例之電源及高頻放大器包括依據第一至第五實施例中任一實施例之一半導體裝置。
以下將先參照第11圖說明該電源。依據本實施例之一電源460包括一高電壓一次電路461，一低電壓二次電路462，及一設置在該一次電路461與該二次電路462之間的變壓器463。該一次電路461包括一交流發電機464、一橋式整流電路465、多數開關裝置466(在第11圖中有四個)及一開關裝置467。該二次電路462包括多數開關裝置468(在第11圖中有三個)。在該一次電路461中之開關裝置466與467各是依據第一至第五實施例中任一實施例之一半導體裝置。在該一次電路461中之開關裝置466與467宜為正常關半導體裝置。在該二次電路462中之開關裝置468係一般金屬絕緣體半導體場效電晶體。
以下將參照第12圖說明依據本實施例之高頻放大器。依據本實施例之一高頻放大器470可應用於行動電話用之基地台功率放大器。該高頻放大器470包括一數位預失真電路471、多數混合器472、一功率放大器473及一定向耦合器474。該數位預失真電路471補償一輸入信號之非直線應變。該等混合器472混合該經補償輸入信號與一交流電信號。該功率放大器473放大與該交流電信號混合之輸入信 號。該功率放大器473包括依據第一至第五實施例中任一實施例之一半導體裝置。該定向耦合器474監視輸入及輸出信號。與在該等混合器472中之一交流電信號混合之一輸出信號可，例如，藉由開關被送至該數位預失真電路471。
10‧‧‧基材
11‧‧‧電子傳輸層
11a‧‧‧2DEG
12‧‧‧電子供應層
13‧‧‧障壁形成層
14‧‧‧上通道層
17‧‧‧側表面
20‧‧‧絕緣膜
21‧‧‧閘極電極
22‧‧‧源極電極
23‧‧‧汲極電極
30‧‧‧負固定電荷
31‧‧‧區域
110‧‧‧基材
111‧‧‧電子傳輸層
111a‧‧‧2DEG
112‧‧‧電子供應層
113‧‧‧上電子傳輸層
113a‧‧‧2DEG
114‧‧‧上電子供應層
115‧‧‧蓋層
117‧‧‧側表面
117a‧‧‧陡峭側表面
120‧‧‧絕緣膜
121‧‧‧閘極電極
122‧‧‧源極電極
123‧‧‧汲極電極
130‧‧‧負固定電荷
131‧‧‧區域
230‧‧‧2DHG
240‧‧‧p型區域
410‧‧‧半導體晶片
411‧‧‧閘極電極
412‧‧‧源極電極
413‧‧‧汲極電極
420‧‧‧引線框
421‧‧‧閘極引線
422‧‧‧源極引線
423‧‧‧汲極引線
430‧‧‧晶粒附接劑
431,432,433‧‧‧接合線
440‧‧‧模製樹脂
460‧‧‧電源
461‧‧‧一次電路
462‧‧‧二次電路
463‧‧‧變壓器
464‧‧‧交流發電機
465‧‧‧橋式整流電路
466,467,468‧‧‧開關裝置
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
A‧‧‧寬度
B‧‧‧距離
Ec‧‧‧傳導帶緣
Ev‧‧‧共價帶緣
第1圖是依據一第一實施例之一半導體裝置的結構圖。
第2A與2B圖是依據第一實施例之半導體裝置之傳導帶緣Ec之狀態圖。
第3圖是依據一第二實施例之一半導體裝置的結構圖。
第4A與4B圖是依據第二實施例之半導體裝置之傳導帶緣Ec之狀態圖。
第5A與5B圖是依據第二實施例之半導體裝置之某些電特性之圖表。
第6圖是依據一第三實施例之一半導體裝置的結構圖。
第7圖是依據一第四實施例之一半導體裝置的結構圖。
第8圖是依據一第四實施例之半導體裝置之一傳導帶緣Ec及一共價帶緣Ev的狀態圖。
第9圖是依據一第五實施例之一半導體裝置的結構圖。
第10圖是依據一第六實施例之一半導體裝置之一獨立封裝體的說明圖。
第11圖是依據第六實施例之一電源的電路圖。
第12圖是依據第六實施例之一高功率放大器的結構圖。
10‧‧‧基材
11‧‧‧電子傳輸層
11a‧‧‧2DEG
12‧‧‧電子供應層
13‧‧‧障壁形成層
14‧‧‧上通道層
17‧‧‧側表面
20‧‧‧絕緣膜
21‧‧‧閘極電極
22‧‧‧源極電極
23‧‧‧汲極電極
30‧‧‧負固定電荷
31‧‧‧區域
A‧‧‧寬度
B‧‧‧距離

Claims (20)

  1. 一種半導體裝置，包含：一電子傳輸層，其係由設置在一基材上之一半導體構成，且該電子傳輸層具有一第一能帶間隙；一電子供應層，其設置在該電子傳輸層上，且該電子供應層係由具有一第二能帶間隙之一半導體構成，並且該第二能帶間隙比該第一能帶間隙寬；一障壁形成層，其設置在該電子供應層上，且該障壁形成層係由具有一第三能帶間隙之一半導體構成，並且該第三能帶間隙比該第二能帶間隙窄；一上通道層，其設置在該障壁形成層上，且該上通道層係由以一雜質摻雜之一半導體構成；該障壁形成層及該上通道層之一側表面，其藉由部份地移除該障壁形成層及該上通道層而形成；一絕緣膜，其設置在該側表面上；一閘極電極，其設置在該絕緣膜上；一源極電極，其與該上通道層連接；及一汲極電極，其與該電子供應層或該電子傳輸層連接。
  2. 如申請專利範圍第1項之半導體裝置，其中該絕緣膜係設置在該側表面及該電子供應層之一部份上，且該障壁形成層與該上通道層已由該電子供應層之該部份移除，且該閘極電極係設置在該絕緣膜上，且該絕緣膜係在 該側表面頂部及該障壁形成層與該上通道層已移除之該電子供應層之該部份上。
  3. 如申請專利範圍第1項之半導體裝置，其中該上通道層及該障壁形成層在該閘極電極與該汲極電極之間被移除。
  4. 如申請專利範圍第1項之半導體裝置，更包含：2DEG，其在該電子傳輸層中且與該電子供應層相鄰；及一電位障壁，其係由在該電子供應層與該障壁形成層之間的多數固定電荷產生。
  5. 如申請專利範圍第1項之半導體裝置，其中該電子傳輸層、該電子供應層、該障壁形成層及該上通道層係由一氮化物半導體構成。
  6. 如申請專利範圍第1項之半導體裝置，其中該電子傳輸層、該障壁形成層及該上通道層係由AlXGa1-XN構成，且該電子供應層係由AlYGa1-YN構成，其中X與Y滿足0X<Y1。
  7. 如申請專利範圍第1項之半導體裝置，其中該電子傳輸層係由i-GaN構成，且該電子供應層係由AlGaN構成。
  8. 如申請專利範圍第1項之半導體裝置，其中該障壁形成層係由i-GaN構成。
  9. 如申請專利範圍第1項之半導體裝置，其中該上通道層 係由n-GaN構成。
  10. 一種半導體裝置，包含：一第一電子傳輸層，其係由設置在一基材上之一半導體構成，且該電子傳輸層具有一第一能帶間隙；一第一電子供應層，其設置在該第一電子傳輸層上，且該第一電子供應層係由具有一第二能帶間隙之一半導體構成，並且該第二能帶間隙比該第一能帶間隙寬；一第二電子傳輸層，其設置在該第一電子供應層上，且該第二電子傳輸層係由具有一第三能帶間隙之一半導體構成，並且該第三能帶間隙比該第二能帶間隙窄；一第二電子供應層，其設置在該第二電子傳輸層上，且該第二電子供應層係由具有一第四能帶間隙之一半導體構成，並且該第四能帶間隙比該第三能帶間隙寬；該第二電子傳輸層及該第二電子供應層之一側表面，其藉由部份地移除該第二電子傳輸層及該第二電子供應層而形成；一絕緣膜，其設置在該側表面上；一閘極電極，其設置在該絕緣膜上；一源極電極，其與該第二電子供應層或該第二電子傳輸層連接；及一汲極電極，其與該第一電子供應層或該第一電子 傳輸層連接。
  11. 如申請專利範圍第10項之半導體裝置，其中該絕緣膜係設置在該側表面及該第一電子供應層之一部份上，且該第二電子傳輸層與該第二電子供應層已由該第一電子供應層之該部份移除，且該閘極電極係設置在該絕緣膜上，且該絕緣膜係在該側表面頂部及該第二電子傳輸層與該第二電子供應層已移除之該第一電子供應層之該部份上。
  12. 如申請專利範圍第10項之半導體裝置，其中該第二電子供應層及該第二電子傳輸層在該閘極電極與該汲極電極之間被移除。
  13. 如申請專利範圍第10項之半導體裝置，更包含：2DEG，其在該第一電子傳輸層中且與該第一電子供應層相鄰；2DEG，其在該第二電子傳輸層中且與該第二電子供應層相鄰；及2DHG，其在該第一電子供應層與該第二電子傳輸層之間。
  14. 如申請專利範圍第13項之半導體裝置，其中該2DHG係與該源極電極連接。
  15. 如申請專利範圍第14項之半導體裝置，更包含一p型區域，且該p型區域係在該第一電子供應層與該第二電子傳輸層之間以一p型雜質摻雜。
  16. 如申請專利範圍第15項之半導體裝置，其中該p型雜質 是Mg。
  17. 如申請專利範圍第10項之半導體裝置，其中該第一電子傳輸層、該第一電子供應層、該第二電子傳輸層及該第二電子供應層係由一氮化物半導體構成。
  18. 如申請專利範圍第10項之半導體裝置，其中該第一電子傳輸層及該第二電子傳輸層係由AlXGa1-XN構成，且該第一電子供應層及該第二電子供應層係由AlYGa1-YN構成，其中X與Y滿足0X<Y1。
  19. 如申請專利範圍第10項之半導體裝置，其中該第一電子傳輸層係由i-GaN構成，且該第一電子供應層係由AlGaN構成。
  20. 如申請專利範圍第10項之半導體裝置，其中該第二電子傳輸層係由i-GaN構成，且該第二電子供應層係由AlGaN構成。
TW101127001A 2011-09-01 2012-07-26 半導體裝置 TWI466292B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011190999A JP5765147B2 (ja) 2011-09-01 2011-09-01 半導体装置

Publications (2)

Publication Number Publication Date
TW201312746A true TW201312746A (zh) 2013-03-16
TWI466292B TWI466292B (zh) 2014-12-21

Family

ID=47752431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127001A TWI466292B (zh) 2011-09-01 2012-07-26 半導體裝置

Country Status (5)

Country Link
US (1) US8586994B2 (zh)
JP (1) JP5765147B2 (zh)
KR (1) KR101340240B1 (zh)
CN (1) CN102969354B (zh)
TW (1) TWI466292B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512971B (zh) * 2013-09-24 2015-12-11 Richtek Technology Corp 絕緣閘雙極電晶體及其製造方法
US9553152B2 (en) 2014-01-08 2017-01-24 Fujitsu Limited Semiconductor device
US11799013B2 (en) 2018-07-06 2023-10-24 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5692357B2 (ja) * 2011-03-18 2015-04-01 富士通株式会社 化合物半導体装置及びその製造方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices
WO2015004853A1 (ja) * 2013-07-12 2015-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
CN104518014A (zh) * 2013-09-27 2015-04-15 立锜科技股份有限公司 绝缘栅双极晶体管及其制造方法
JP6739918B2 (ja) * 2015-10-08 2020-08-12 ローム株式会社 窒化物半導体装置およびその製造方法
ITUB20155536A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP6712190B2 (ja) * 2016-06-20 2020-06-17 株式会社アドバンテスト エピ基板
US11670699B2 (en) 2016-12-15 2023-06-06 National Yang Ming Chiao Tung University Semiconductor device and method of manufacturing the same
TWI604605B (zh) * 2016-12-15 2017-11-01 國立交通大學 半導體裝置及其製造方法
EP3364463A3 (en) * 2017-02-20 2018-11-14 CoorsTek KK Nitride semiconductor substrate and method for manufactuing the same
WO2019066914A1 (en) * 2017-09-29 2019-04-04 Intel Corporation III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
WO2019187789A1 (ja) * 2018-03-27 2019-10-03 パナソニック株式会社 窒化物半導体装置
CN108598163A (zh) * 2018-05-14 2018-09-28 电子科技大学 一种GaN异质结纵向功率器件
US10756207B2 (en) * 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
DE102019212645A1 (de) * 2019-08-23 2021-02-25 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum herstellen desselben
CN110634867B (zh) * 2019-09-10 2023-08-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
JP7450446B2 (ja) 2020-04-13 2024-03-15 株式会社アドバンテスト 半導体装置、半導体装置の製造方法、および試験装置
JPWO2022091742A1 (zh) * 2020-10-29 2022-05-05
US20240213354A1 (en) * 2022-12-21 2024-06-27 Analog Devices, Inc. Gallium nitride superjunction transistor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3661061B2 (ja) * 2002-10-09 2005-06-15 松下電器産業株式会社 プラズマ振動スイッチング素子
JP5344445B2 (ja) * 2005-11-11 2013-11-20 独立行政法人産業技術総合研究所 半導体素子
JP2008053448A (ja) 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP5189771B2 (ja) 2007-02-01 2013-04-24 ローム株式会社 ＧａＮ系半導体素子
JP5417693B2 (ja) 2007-08-22 2014-02-19 日本電気株式会社 半導体装置
JP5566618B2 (ja) * 2008-03-07 2014-08-06 古河電気工業株式会社 ＧａＮ系半導体素子
JPWO2010016564A1 (ja) * 2008-08-07 2012-01-26 日本電気株式会社 半導体装置
CN101350311A (zh) * 2008-08-15 2009-01-21 西安电子科技大学 AlGaN/GaN MISHEMT器件的制备方法
JP2010135640A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
JP5593673B2 (ja) 2009-10-20 2014-09-24 富士通株式会社 半導体装置及びその製造方法
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法
KR101984698B1 (ko) * 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512971B (zh) * 2013-09-24 2015-12-11 Richtek Technology Corp 絕緣閘雙極電晶體及其製造方法
US9553152B2 (en) 2014-01-08 2017-01-24 Fujitsu Limited Semiconductor device
TWI608605B (zh) * 2014-01-08 2017-12-11 富士通股份有限公司 半導體裝置
US11799013B2 (en) 2018-07-06 2023-10-24 Samsung Electronics Co., Ltd. Semiconductor device
TWI822809B (zh) * 2018-07-06 2023-11-21 南韓商三星電子股份有限公司 半導體裝置
US12107139B2 (en) 2018-07-06 2024-10-01 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP5765147B2 (ja) 2015-08-19
KR101340240B1 (ko) 2013-12-10
CN102969354B (zh) 2016-01-13
US20130056746A1 (en) 2013-03-07
KR20130025334A (ko) 2013-03-11
JP2013055148A (ja) 2013-03-21
US8586994B2 (en) 2013-11-19
TWI466292B (zh) 2014-12-21
CN102969354A (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
TWI466292B (zh) 半導體裝置
US9947781B2 (en) Semiconductor device and manufacturing method thereof
US9640648B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9425268B2 (en) Compound semiconductor device and method of manufacturing the same
US8962409B2 (en) Semiconductor device and fabrication method
TWI470803B (zh) 化合物半導體裝置及其製造方法
US20130082336A1 (en) Semiconductor device and method for fabricating the same
US9437672B2 (en) Semiconductor device
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
US10032899B2 (en) Semiconductor device and method therefor including multiple cap layers with amorphous layer
US11201235B2 (en) Semiconductor device, method for producing semiconductor device, power supply device, and amplifier
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022016952A (ja) 半導体装置
US11688663B2 (en) Semiconductor device, semiconductor device fabrication method, and electronic device
TWI820820B (zh) 半導體裝置