DE102019212645A1 - Vertikaler feldeffekttransistor und verfahren zum herstellen desselben - Google Patents

Vertikaler feldeffekttransistor und verfahren zum herstellen desselben Download PDF

Info

Publication number
DE102019212645A1
DE102019212645A1 DE102019212645.6A DE102019212645A DE102019212645A1 DE 102019212645 A1 DE102019212645 A1 DE 102019212645A1 DE 102019212645 A DE102019212645 A DE 102019212645A DE 102019212645 A1 DE102019212645 A1 DE 102019212645A1
Authority
DE
Germany
Prior art keywords
region
gan
field effect
effect transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019212645.6A
Other languages
English (en)
Inventor
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019212645.6A priority Critical patent/DE102019212645A1/de
Priority to CN202080060838.3A priority patent/CN114342084A/zh
Priority to PCT/EP2020/068527 priority patent/WO2021037423A1/de
Priority to US17/635,754 priority patent/US20220310836A1/en
Publication of DE102019212645A1 publication Critical patent/DE102019212645A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

In verschiedenen Ausführungsbeispielen wird ein vertikaler Feldeffekttransistor (100) bereitgestellt. Der vertikale Feldeffekttransistor (100) weist eine Graben-Struktur (128) mit einer ersten Seite und einer zweiten Seite, die der ersten Seite gegenüber liegt, auf. An der ersten Seite ist ein Feldeffekttransistor (100) (FET)-Kanal ausgebildet und die zweite Seite ist frei von einem FET-Kanal. Der FET-Kanal weist ein Galliumnitrid (GaN)-Gebiet und ein daran angrenzendes Aluminiumgalliumnitrid (AIGaN)-Gebiet (110) auf. Das GaN-Gebiet (132) weist einen p-leitenden ersten Bereich (106) und einen darauf ausgebildeten zweiten Bereich (108) auf. Der vertikale Feldeffekttransistor (100) weist weiterhin eine Source-Elektrode (130) auf, die mit dem p-leitenden ersten Bereich (106) des GaN-Gebiets (132) und dem AlGaN-Gebiet (110) elektrisch leitend verbunden ist.

Description

  • Die Erfindung betrifft einen vertikalen Feldeffekttransistor und ein Verfahren zu dessen Herstellung.
  • Vertikale Galliumnitrid (GaN)-Transistoren können eine hochleitfähige Zwischenschicht an Aluminiumgalliumnitrid (AIGaN)/GaN-Grenzflächen (auch als zweidimensionales Elektronengas, 2DEG, bezeichnet) als Kanal nutzen (vertikaler HEMT). Derartige HEMT bieten die Möglichkeit, höhere Sperrspannungen bei gleichzeitig niedrigeren EIN-Widerständen als mit jedem anderen Halbleitermaterial, das derzeit in massenproduktionskompatiblen Mengen verfügbar ist, zu realisieren.
  • Um hohe Sperrspannungen in vertikalen GaN-Halbleiterbauelementen zu realisieren, werden p-dotierte Schichten unterhalb des Kanals vergraben, welche schmale leitfähige Öffnungen aufweisen, durch welche im Anschaltzustand der Strom vom Source-Kontakt zum unterseitigen Drain-Kontakt abfließen kann. Hierdurch werden hohe Feldstärken im Gate-Bereich vermieden. Herkömmliche Konzepte sind beispielsweise in Chowdhury et al., IEEE vol. 33 no. 1, doi: 10.1109/LED.2011.2173456 für ein planares Konzept und in Shibata et al., IEEE IEDM16-248, doi: 10.1109/IEDM.2016.7838385 für ein Trench-Konzept gezeigt.
    Das Ausbilden einer vergrabenen p-dotierten Schicht unterhalb des Gate-Bereiches ist prozesstechnologisch jedoch eine große Herausforderung. Die Source-Elektrode des Transistors kontaktiert sowohl n- als auch p-dotierte Bereiche. Ein niederohmiger p-Kontakt wird für den Rückwärtsbetrieb des Transistors über die Inversdiode (auch als Body-Diode bezeichnet) benötigt. Durch die große Bandlücke des GaN ist das Ausbilden eines niederohmigen p-Kontakts herausfordernder als bei zum Beispiel Silicium. Weiterhin wird in einigen Anwendungen ein Graben (engl. trench) in GaN mit einem Flankenwinkel von 30° bis 60° verwendet. Hierdurch kann durch eine Änderung der Polarisationsbedingungen ein selbstsperrender (engl. normally off) Betrieb des 2DEGs erreicht werden. Durch einen Fehlschnitt (engl. miscut) des Substrats entstehen beim Ausbilden des Grabens (auch als „Trenchen“ bezeichnet) zwei unterschiedliche kristallographische Facetten. Anschaulich weist ein Graben somit zwei Flanken mit zueinander unterschiedlichen Flankenwinkeln auf. Die unterschiedlichen kristallographischen Facetten können unterschiedliche Gate-Eigenschaften (bspw. Schwellenspannung) zur Folge haben.
  • Die Aufgabe der Erfindung ist es, einen vertikalen Feldeffekttransistor sowie ein Verfahren zu dessen Herstellung bereitzustellen, der/das eines oder mehrere der oben genannten Probleme löst.
  • Die Aufgabe wird gemäß einem Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor mit einer Graben-Struktur mit einer ersten Seite und einer zweiten Seite, die der ersten Seite gegenüber liegt, wobei an der ersten Seite ein Feldeffekttransistor (FET)-Kanal ausgebildet ist und die zweite Seite frei ist von einem FET-Kanal. Der FET-Kanal weist ein Galliumnitrid (GaN)-Gebiet und ein daran angrenzendes Aluminiumgalliumnitrid (AIGaN)-Gebiet auf. Das GaN-Gebiet weist einen p-leitenden ersten Bereich und einen darauf ausgebildeten zweiten Bereich auf. Eine Source-Elektrode ist mit dem p-leitenden ersten Bereich des GaN-Gebiets und dem AlGaN-Gebiet elektrisch leitend verbunden.
  • Beim vertikalen Feldeffekttransistor gemäß verschiedenen Ausführungsformen wird anschaulich nur eine Seite der Graben-Struktur als FET-Kanal verwendet. Daher kann das oben beschriebene Problem unterschiedlicher Facetten vermieden oder reduziert werden. Anschaulich sorgt der einseitige FET-Kanal für eine einheitliche Schwellenspannung in den einzelnen Zellen des vertikalen Feldeffekttransistor. Der Übergang vom FET-Kanal in eine Driftzone, zwischen FET-Kanal und Drain-Kontakt angeordnet ist, wird mittels des vergrabenen p-leitenden ersten Bereichs gegen elektrische Felder abgeschirmt.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch ein Verfahren zum Herstellen eines vertikalen Feldeffekttransistors. Das Verfahren weist ein Ausbilden einer Graben-Struktur auf oder über einem GaN-Substrat auf, wobei die Graben-Struktur eine erste Seite und eine zweite Seite, die der ersten Seite gegenüber liegt, aufweist. An der ersten Seite wird ein Feldeffekttransistor (FET)-Kanal ausgebildet und die zweite Seite bleibt von einem FET-Kanal frei. Der FET-Kanal weist ein Galliumnitrid (GaN)-Gebiet und ein daran angrenzendes Aluminiumgalliumnitrid (AIGaN)-Gebiet auf. Das GaN-Gebiet weist einen p-leitenden ersten Bereich und einen darauf ausgebildeten zweiten Bereich auf. Das Verfahren weist weiterhin ein Ausbilden einer Source-Elektrode auf, die mit dem p-leitenden ersten Bereich des GaN-Gebiets und dem AlGaN-Gebiet elektrisch leitend verbunden wird.
  • Die spezielle Form und die Anordnung des vergrabenen p-leitenden ersten Bereichs können sich in einfacher Weise aus dem Prozessfluss ergeben. Der Source-n-Kontakt (Kontakt der Source-Elektrode mit dem AIGaN-Gebiet) und der Source-p-Kontakt (Kontakt der Source-Elektode mit dem p-leitenden ersten Bereich des GaN-Gebiets) kann in zwei (unabhängigen) Prozessschritten ausgebildet werden und dann auf ein gemeinsames Potential verbunden werden. Hierdurch können unterschiedliche Materialien für den n- und p-Kontakt verwendet werden. Beispielsweise können in dem Halbleiterbauelement dadurch lediglich p-Implantationen erforderlich sein. Diese Struktur des Halbleiterbauelementes kann ein einfaches Ausbilden einer vergrabenen p-dotierten Schicht unterhalb des Gate-Komplexes auf einfache Weise ermöglichen.
  • Durch die große Bandlücke des GaN kann zum Ausbilden eines niederohmigen p-leitenden ersten Bereichs, der für den Rückwärtsbetrieb des Transistors über die Body-Diode benötigt wird, ein Source-Kontakt mit verschiedenen Materialkombinationen auf erstem und zweiten Bereich des GaN-Gebiets erforderlich sein. Die Struktur der vertikalen Transistorstruktur gemäß verschiedenen Ausführungsbeispielen ermöglicht das getrennte Ausbilden, beispielsweise unabhängig voneinander, von Kontakten des ersten Bereichs des GaN-Gebiets und des AlGaN-Gebiets. Dies vereinfacht beispielsweise das Herstellungsverfahren des Halbleiterbauelementes, beispielsweise indem die Anzahl an Maskenprozessen reduziert wird.
  • Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in der Figur dargestellt und werden im Folgenden näher erläutert. Es zeigen:
    • 1 eine Schnittdarstellung einer Ausführungsform eines vertikalen Feldeffekttransistors;
    • 2 ein Ablaufdiagramm eines Verfahrens zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen; und
    • 3A bis 3O verschiedene Prozessierungsstadien eines Verfahrens zum Herstellen eines vertikalen Feldeffekttransistors gemäß einer Ausführungsform.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • Im Rahmen dieser Beschreibung kann ein p-leitender Bereich bzw. eine p-leitende Schicht eine mittels Ionenimplantation mit einem p-Dotierstoff dotierte Struktur oder eine epitaktisch p-leitend ausgebildete Struktur sein. Bei einer p-leitenden Struktur sind die freibeweglichen Majoritätsladungsträger Löcher. In analoger Weise kann ein n-leitender Bereich bzw. eine n-leitende Schicht ausgebildet sein, wobei die freibeweglichen Majoritätsladungsträger bei der n-leitenden Struktur Elektronen sind. Ein intrinsisch leitender Bereich bzw. eine intrinsisch leitende Schicht weist die Leitfähigkeit des Materials der Schicht bzw. des Bereichs ohne Dotierung bzw. ohne Dotierstoff auf.
  • 1 zeigt eine Schnittdarstellung einer Ausführungsform eines vertikalen Feldeffekttransistors 100. Der vertikale Feldeffekttransistor 100 weist auf einem Substrat 102 mehrere Graben-Strukturen 128 auf. In 1 sind als Beispiel zwei benachbarte Graben-Strukturen 128 gezeigt. Jede Grabenstruktur 128 kann zu einer Zelle des Transistors 100 korrespondieren. Jede Graben-Struktur 128 weist eine erste Seite (in 1 die Seite über der eine Gate-Elektrode 140 des Feldeffekttransistors 100 ausgebildet ist) und eine zweite Seite, die der ersten Seite gegenüberliegt, (in 1 die Seite, über welcher eine Source-Elektrode 130 des Feldeffekttransistors 100 ausgebildet ist) auf. An der ersten Seite der Graben-Struktur 128 ist ein Feldeffekttransistor (FET)-Kanal ausgebildet und die zweite Seite der Graben-Struktur 128 ist frei von einem FET-Kanal. Der FET-Kanal weist ein Galliumnitrid (GaN)-Gebiet (106, 108) und ein daran angrenzendes Aluminiumgalliumnitrid (AIGaN)-Gebiet 110 auf. Das GaN-Gebiet 108 weist mit dem daran angrenzenden AlGaN-Gebiet 110 einen körperlichen und elektrischen Kontakt auf. Das GaN-Gebiet weist beispielsweise einen p-leitenden ersten Bereich 106 (auch als p-leitende erste Schicht 106 bezeichnet) und einen darauf ausgebildeten zweiten Bereich 108 (auch als zweite Schicht 108 bezeichnet) auf. Der zweite Bereich 108 ist beispielsweise intrinsisch. Die Source-Elektrode 130 ist mit dem p-leitenden ersten Bereich 106 des GaN-Gebiets und dem AlGaN-Gebiet 110 elektrisch leitend verbunden ist.
  • Anschaulich weist der Feldeffekttransistor 100 gemäß verschiedenen Ausführungsformen mindestens eine Graben-Struktur 128 auf. Jede Graben-Struktur 128 weist beispielsweise eine V-Form auf, die auf einen gemeinsamen Punkt zulaufende Seitenflächen aufweist. In der Graben-Struktur 128 ist einseitig, beispielsweise an nur einem Schenkel, einer Facette bzw. einer Seitenfläche der V-Form ein FET-Kanal vorgesehen. Der andere Schenkel, die andere Facette bzw. die andere Seitenfläche der Graben-Struktur 128 ist frei von einem FET-Kanal.
  • Der FET-Kanal kann so eingerichtet sein, dass er ein zweidimensionales Elektronengas (2DEG) aufweist. Der FET-Kanal kann beispielsweise aus einer Struktur aus einem Aluminiumgalliumnitrid-Gebiet (AlxGa1-xN mit 0 < x < 1, im Folgenden als AlGaN bezeichnet) 110 und einer Galliumnitrid (GaN)-Schicht 108 gebildet sein, die unten noch ausführlicher beschrieben ist.
  • Der Kontakt der Source-Elektrode 130 des Transistors 100 mit dem FET-Kanal befindet sich anschaulich auf dem Plateau 120 zwischen direkt benachbarten Graben-Strukturen 128. Der Kontakt der Source-Elektrode 130 des Transistors 100 mit dem vergrabenen p-leitenden ersten Bereich 106 des GaN-Gebiets ist im Boden 122 der benachbarten Graben-Struktur 128 angeordnet. Die Kontakte der Source-Elektrode 130 befinden sich im Wesentlichen auf dem gleichen elektrischen Potential. Diese Struktur aus Graben-Struktur und Source-Elektrode 130 bewirkt, dass - im eingeschalteten Zustand des Transistors 100 - ein Strom (in 1 als Pfeil 124 veranschaulicht) über den Source-Kontakt 130 auf dem Plateau 120 in den FET-Kanal injiziert wird. Der Strom fließt dabei einseitig durch den FET-Kanal entlang der Seitenwand der Graben-Struktur 128 zum Boden 122 der Graben-Struktur 128. Der Strom wird am Boden 122 nach unten zur Drain-Elektrode 150 abgeführt, welche sich auf der Rückseite des Substrates 102 befindet. Das p-leitende erste Gebiet 106, das mit der Source-Elektrode 130 elektrisch kontaktiert ist, wirkt im eingeschalteten Zustand als eine Diode in Sperrrichtung mit der Drain-Elektrode 150 und bewirkt eine Abschirmung der Verbindung des FET-Kanals zur Drain-Elektrode 150. Mittels der Graben-Struktur 128 mit einseitigem FET-Kanal wird dabei eine einheitliche Schwellenspannung in den einzelnen Zellen des vertikalen Feldeffekttransistors 100 ermöglicht.
  • Im Rückwärtsbetrieb des vertikalen Feldeffekttransistors 100 (in 1 als Pfeil 126 veranschaulicht) bildet das p-leitende erste Gebiet 106 mit der Drain-Elektrode 150 eine Diode in Durchlassrichtung (auch als Body-Diode bezeichnet) und der FET-Kanal mit der Drain-Elektrode 150 sperrt einen Stromfluss.
  • Eine derartige Transistorstruktur kann beispielsweise in einem elektrischen Antriebsstrang in einem Elektrofahrzeug oder Hybridelektrofahrzeug (beispielsweise im DC/DC-Wandler oder Inverter), einer Elektrofahrzeug-Ladestation (auch als „automotive charger“ bezeichnet), einem LIDAR-System (LIDAR (engl.): light detection and ranging) oder einem Inverter für Haushaltsgeräte (z. B. Waschmaschine) verwendet werden.
  • Im Detail weist die in 1 dargestellte Ausführungsform eines vertikalen Feldeffekttransistors 100 ein Substrat 102 auf, beispielsweise ein n-GaN-Substrat, beispielsweise ein n+ dotiertes GaN-Substrat. Das Substrat 102 weist eine erste Seite (Vorderseite) und eine zweite Seite (Rückseite), die der ersten Seite gegenüberliegt, auf. Die Graben-Struktur 128 ist an der ersten Seite des GaN-Substrats angeordnet. Eine Drain-Elektrode 150 ist an der zweiten Seite des GaN-Substrats 102 angeordnet. Auf oder über der zweiten Seite des Substrats 102 ist eine zweite Metallschicht 134 ausgebildet. Die zweite Metallschicht 134 kann die Drain-Elektrode 150 aufweisen oder ausbilden.
  • Auf oder über der ersten Seite des Substrates 102 ist eine n-leitende GaN-Schicht 104 angeordnet, beispielsweise eine epitaktisch gewachsene n-dotierte GaN-Schicht.
  • Mindestens teilweise in der n-dotierten GaN-Schicht 104 ist eine p-leitende GaN-Schicht 106 angeordnet, beispielsweise darin eingebettet oder vergraben. Die p-leitende GaN-Schicht 106 kann der p-leitende erste Bereich 106 des oben beschriebenen GaN-Gebiets sein oder diesen aufweisen.
  • Mindestens teilweise in und auf der p-leitenden GaN-Schicht 106 ist eine n-leitende oder intrinsisch leitende GaN-Schicht 108 angeordnet, beispielsweise darin eingebettet oder vergraben. Die n-leitende oder intrinsisch leitende GaN-Schicht 108 kann den zweiten Bereich des oben beschriebenen GaN-Gebiets bilden oder aufweisen.
  • Auf der GaN-Schicht 108 ist eine Aluminiumgalliumnitrid (AIGaN)-Schicht 110, angeordnet. Die AlGaN-Schicht 110 kann eine intrinsische Schicht sein. Auf den GaN-Schichten 106, 108 und der AlGaN-Schicht 110 sind ein Gate-Dielektrikum 112 und darauf eine Isolierschicht 114 angeordnet. In dem Gate-Dielektrikum 112 und in der Isolierschicht 114 sind Öffnungen enthalten, durch die die AlGaN-Schicht 110 (auf dem Plateau zwischen zwei Grabenstrukturen 128) und die vergrabene p-dotierte GaN-Schicht 106 (am Boden einer Grabenstruktur 128) freigelegt sind. In der Isolierschicht 114 ist über der AlGaN-Schicht 110 eine Öffnung ausgebildet, in der ein Gate-Metall 118, beispielsweise Polysilicium, ausgebildet ist. Eine strukturierte erste Metallschicht 116 ist auf der Isolierschicht 114 und in deren Öffnungen angeordnet. Die erste Metallschicht 116 kontaktiert die AlGaN-Schicht 110 und die vergrabene p-leitende GaN-Schicht 106 durch die Öffnungen, wodurch eine Source-Elektrode 130 ausgebildet ist. Ein weiterer Teil der ersten Metallschicht 116, der mit dem Gate-Metall 118 verbunden ist, bildet die Gate-Elektrode 140.
  • Angrenzend an eine (erste) Graben-Struktur 128 (beispielsweise an die in 1 rechte Grabenstruktur 128) kann eine zweite Graben-Struktur 128 ausgebildet sein. Der p-leitende Bereich 106 des GaN-Gebiets (der ersten Grabenstruktur 128) kann sich bis unter den Boden 122 der zweiten Graben-Struktur 128 erstrecken und dort die Source-Elektrode 130, welche den Source-Kontakt zum FET-Kanal der (ersten) Grabenstruktur 128 bildet, kontaktieren.
  • Die erste und zweite Seite jeder Graben-Struktur 128 kann jeweils einen Winkel mit dem (GaN)-Substrat 102 in einem Bereich von größer 0° und kleiner 90° einschließen, beispielsweise in einem Bereich von ungefähr 30° bis ungefähr 60°. Die erste und zweite Seite kann dementsprechend als Schräge, Facette, Seitenfläche oder Flanke der Graben-Struktur 128 bezeichnet werden. Ein Flankenwinkel von 30° bis 60° ist vorteilhaft, da dadurch durch eine Änderung der Polarisationsbedingungen ein selbstsperrender (normally-off) Betrieb des 2DEG erreicht werden kann. Der Winkel der ersten Seite der Graben-Struktur 128 kann sich dabei von dem Winkel der zweiten Seite der Graben-Struktur 128 unterscheiden.
  • Der vertikale Feldeffekttransistor 100 kann ferner in jeder Grabenstruktur 128 das auf dem AlGaN-Gebiet 110 ausgebildete Gate-Dielektrikum 112 und die auf dem Gate-Dielektrikum 112 ausgebildete Gate-Elektrode 140 aufweisen.
  • 2 veranschaulicht ein Ablaufdiagramm eines Verfahrens zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. Das Verfahren 200 weist ein Ausbilden 202 einer Graben-Struktur (z.B. 128 in 1) auf oder über einem GaN-Substrat (z.B. 102 in 1) auf. Die Graben-Struktur weist eine erste Seite und eine zweite Seite, die der ersten Seite gegenüberliegt, auf. An der ersten Seite wird ein Feldeffekttransistor (FET)-Kanal ausgebildet und die zweite Seite bleibt von einem FET-Kanal frei. Der FET-Kanal weist ein Galliumnitrid (GaN)-Gebiet (z.B. 106/108 in 1) und ein daran angrenzendes Aluminiumgalliumnitrid (AIGaN)-Gebiet (z.B. 110 in 1) auf. Das GaN-Gebiet weist einen p-leitenden ersten Bereich (106 in 1) und einen darauf ausgebildeten zweiten Bereich (108 in 1) auf. Das Verfahren 200 weist weiterhin ein Ausbilden 204 einer Source-Elektrode (z.B. 130 in 1) auf, die mit dem p-leitenden ersten Bereich des GaN-Gebiets und dem AlGaN-Gebiet elektrisch leitend verbunden wird.
  • Die erste und zweite Seite der Graben-Struktur kann jeweils einen Winkel mit dem GaN-Substrat in einem Bereich von größer 0° und kleiner 90° einschließen. Das Verfahren kann ferner ein Ausbilden eines Gate-Dielektrikums (z.B. 112 in 1) auf dem AlGaN-Gebiet aufweisen. Das Verfahren kann ferner ein Ausbilden einer Gate-Elektrode (z.B. 140 in 1) auf dem Gate-Dielektrikum aufweisen. Das Verfahren kann ferner ein Ausbilden einer Drain-Elektrode (z.B. 150 in 1) an einer Seite des GaN-Substrates, die der Seite mit der Graben-Struktur gegenüberliegt, aufweisen.
  • 3A bis 3O zeigen verschiedene Prozessierungsstadien eines Verfahrens 300 zum Herstellen eines vertikalen Feldeffekttransistors gemäß einer Ausführungsform. Das Verfahren 300 kann, wie in 3A gezeigt, ein Bereitstellen eines Substrats 102 aufweisen. Das Substrat 102 ist beispielsweise ein n+ dotiertes GaN-Substrat.
  • Das Verfahren 300 kann weiterhin, wie in 3B gezeigt, ein Ausbilden einer Schicht 104 auf dem Substrat 102 aufweisen, beispielsweise ein epitaktisches Aufwachsen einer Schicht, beispielsweise einer n-leitenden GaN-Schicht 104.
  • Das Verfahren 300 kann weiterhin, wie in 3C gezeigt, ein Ausbilden eines abschirmenden p-leitenden Gebiets 106a in der GaN-Schicht 104 aufweisen, beispielsweise mittels Ionenimplantation. Das abschirmende Gebiet 106a kann einen Teil eines ersten Bereichs eines GaN-Gebiets einer (nachfolgend zu bildenden) Graben-Struktur 128 bilden.
  • Das Verfahren kann weiterhin, wie in 3D gezeigt, ein Ausbilden einer undotierten (intrinsischen) Schicht 108 aufweisen, beispielsweise ein epitaktisches Aufwachsen einer undotierten Schicht 108 auf der Schicht 104 mit dem darin enthaltenen Gebiet 106a. Die undotierte Schicht 108 kann den zweiten Bereich des GaN-Gebiets der (nachfolgend zu bildenden) Graben-Struktur 128 bilden. Alternativ kann die Schicht 108 n-dotiert (n-leitend) ausgebildet werden.
  • Das Verfahren kann weiterhin, wie in 3E gezeigt, ein Ausbilden 310 eines vergrabenen p-leitenden Gebiets 106b mittels Ionenimplantation in der undotierten Schicht 108 aufweisen. Das p-leitende Gebiet 106b kann unterhalb einer (nachfolgend zu bildenden) Gate-Elektrode 140 gebildet werden und mit dem abschirmenden Gebiet 106a verbunden werden, wodurch ein zusammenhängendes p-leitendes Gebiet 106 gebildet wird, welches den ersten Bereich des oben erwähnten GaN-Gebiets der (nachfolgend zu bildenden) Graben-Struktur 128 bildet.
  • Das Verfahren 300 kann weiterhin, wie in 3F gezeigt, ein Ausbilden mindestens eines Grabens 330 in der zuvor ausgebildeten Schichtenstruktur aufweisen, beispielsweise mittels eines Ätzverfahrens. In 3B sind beispielhaft zwei Gräben gezeigt. Der (bzw. jeder) Graben 330 kann eine V-Form aufweisen, der aus einer Ätz-Anisotropie der Materialien der Schichten 106, 108 resultiert. Eine V-Form weist beispielsweise Oberflächen auf, die einen Winkel, beispielsweise in einem Bereich zwischen ungefähr 30° und ungefähr 60° zu dem Substrat 102 einschließen. An einem Plateau 334 zwischen zwei benachbarten Gräben 330 kann der oben beschriebene intrinsisch leitende oder n-leitende zweite Bereich 108 des oben beschriebenen GaN-Gebiets freiliegen. Im Boden 332 des Grabens 330 kann der oben beschriebene p-leitende erste Bereich 106 des GaN-Gebiets freiliegen. Weiterhin kann ein Teil der n-leitenden Schicht 104 im Boden 332 des Grabens 330 freiliegen. Dadurch können p-leitende erste Bereiche 106 benachbarter Gräben 330 elektrisch voneinander isoliert sein.
  • Das Verfahren 300 kann weiterhin, wie in 3G gezeigt, ein Ausbilden, beispielsweise ein epitaktisches Aufwachsen, einer undotierten (intrinsisch leitenden) oder n-leitenden GaN-Schicht 336 auf oder über zuvor freiliegenden Oberflächen des Plateaus 334, des Bodens 332 und der Seitenflächen 336 des Grabens 330 aufweisen. Die GaN-Schicht 336 kann gleich oder unterschiedlich sein zu der Schicht 108. Beispielsweise kann die GaN-Schicht 336 den gleichen Dotierstoff oder einen anderen Dotierstoff in der gleichen oder einer anderen Dotierstoffkonzentration aufweisen als/wie die Schicht 108.
  • Das Verfahren 300 kann weiterhin, wie in 3H gezeigt, ein Entfernen bzw. Strukturieren der zuvor aufgebrachten Schicht 336 in Bereichen des Grabens aufweisen. Beispielsweise kann die Schicht 336 durch Ätzung des Bodenbereiches des Grabens und von einer der Seitenwände des Grabens (in 3H von der rechten Seitenwand) entfernt werden. Die Schicht 336 kann somit auf dem Plateau 334 und der anderen Seitenwand 338 des Grabens verbleiben. Aus dem verbleibenden Teil der Schicht 336 kann im weiteren Verlauf des Verfahrens 300 ein Teil des Kanals des vertikalen Feldeffekttransistors gebildet werden.
  • Das Verfahren 300 kann weiterhin, wie in 3l gezeigt, ein Ausbilden einer AlGaN-Schicht 110 aufweisen, beispielsweise durch epitaktisches Aufwachsen. Die AlGaN-Schicht 110 kann im Boden, auf dem Plateau und den Seitenflächen (mit und ohne Schicht 336) des Grabens ausgebildet werden.
  • Das Verfahren 300 kann weiterhin, wie in 3J gezeigt, ein Entfernen bzw. Strukturieren eines Teils der zuvor ausgebildeten AlGaN-Schicht 110 aufweisen. Beispielsweise kann die AlGaN-Schicht 110 mittels Ätzung im Bodenbereich von der p-leitenden Schicht 106 und von der Seitenwand des Grabens entfernt werden. Die AlGaN-Schicht 110 kann dabei von der Seitenwand des Grabens entfernt werden, die frei ist von der Schicht 336. Die AlGaN-Schicht 110 kann auf der Seitenwand 338 des Grabens mit der intrinsischen oder n-leitenden Schicht 108 einen Teil des Kanals des vertikalen Feldeffekttransistors bilden. Die p-leitende Schicht 106 am Boden des Grabens kann frei liegen. Mit anderen Worten: die p-leitende Schicht 106 kann frei sein von einem direkten elektrisch leitenden und/oder körperlichen Kontakt mit der AlGaN-Schicht 110. Die AlGaN-Schicht 110 kann zusammen mit der intrinsischen oder n-leitend ausgebildeten Schicht 108 im weiteren Verfahren den FET-Kanal des vertikalen Feldeffekttransistors ausbilden.
  • Das Verfahren 300 kann weiterhin, wie in 3K gezeigt, ein Ausbilden eines Gate-Dielektrikums 112 aufweisen, beispielsweise mittels eines flächigen Abscheidens. Das Gate-Dielektrikum 112 kann als zusammenhängende Schicht über der freiliegenden Oberfläche der in 3J gezeigten Struktur ausgebildet werden und nachfolgend strukturiert werden. Alternativ kann das Gate-Dielektrikum 112 strukturiert über Teilen der freiliegenden Oberfläche aufgebracht werden. Das Gate-Dielektrikum 112 weist beispielsweise Siliciumnitrid oder Siliciumoxid auf oder ist daraus gebildet.
  • Das Verfahren 300 kann weiterhin, wie in 3L gezeigt, ein Entfernen bzw. Strukturieren des Gate-Dielektrikums 112 aufweisen. Beispielsweise können im Bereich des Graben-Bodens und des Plateaus Öffnungen 340, 342 in dem Gate-Dielektrikum 112 ausgebildet werden. Eine Öffnung 340 kann derart in dem Gate-Dielektrikum 112 ausgebildet werden, dass die p-leitende Schicht 106 am Boden des Grabens freiliegt. Eine Öffnung 342 kann derart in dem Gate-Dielektrikum 112 ausgebildet werden, dass die AlGaN-Schicht 110 am Plateau zwischen dem Graben und einem benachbarten Graben freiliegt. Die Öffnungen 340, 342 können zum nachfolgenden Ausbilden von Kontakten zur p-leitenden Schicht 106 und zur AlGaN-Schicht 110 verwendet werden.
  • Das Verfahren 300 kann weiterhin, wie in 3M gezeigt, ein Ausbilden, beispielsweise ein Abscheiden und Strukturieren, einer Gate-Metallisierung 118, beispielsweise von Polysilicium, aufweisen. Die Gate-Metallisierung 118 kann auf dem Gate-Dielektrikum 112 über der Seitenwand des Grabens mit dem oben beschriebenen FET-Kanal ausgebildet werden.
  • Das Verfahren 300 kann weiterhin, wie in 3N gezeigt, strukturiertes Ausbilden einer Isolationsschicht 114 auf der freiliegenden Oberfläche des Gate-Dielektrikums 112 aufweisen. Das strukturierte Ausbilden kann ein flächiges Abscheiden der Isolationsschicht 114, z.B. einer Siliciumnitrid- oder Siliciumoxid-Schicht, und ein anschließendes Ausbilden von Öffnungen in der Isolationsschicht 114 aufweisen, so dass die Isolationsschicht 114 nur auf der freiliegenden Oberfläche des Gate-Dielektrikums 112 verbleibt.
  • Das Verfahren 300 kann weiterhin, wie in 3O gezeigt, ein strukturiertes Ausbilden von Metallschichten auf der freiliegenden Vorder- und Rückseite aufweisen. Das strukturierte Ausbilden kann ein flächiges Abscheiden einer ersten Metallschicht auf der Oberfläche der freiliegenden Schichten auf der Vorderseite des Substrats 102 aufweisen. Alternativ oder zusätzlich kann eine zusammenhängende zweite Metallschicht auf der freiliegenden Rückseite des Substrats 102 abgeschieden werden. Anschließend können in der ersten und/oder zweiten Metallschicht Öffnungen ausgebildet werden. Dadurch können auf der Vorderseite eine Source-Elektrode 130 und die Gate-Elektrode 140 und auf der Rückseite eine Drain-Elektrode 150 des vertikalen Feldeffekttransistors 100 ausgebildet werden.
  • Die Source-Elektrode 130 ist beispielsweise dadurch realisiert, dass die erste Metallschicht die AlGaN-Schicht 110 durch die Öffnungen in dem Gate-Dielektrikum 112 und der Isolationsschicht 114 am Plateau des Grabens körperlich und elektrisch kontaktiert. Weiterhin kontaktiert die erste Metallschicht der Source-Elektrode 130 die p-leitende Schicht 106 durch die Öffnungen in dem Gate-Dielektrikum 112 und in der Isolationsschicht 114 am Boden des Grabens körperlich und elektrisch. Die AlGaN-Schicht 110 und die p-leitende Schicht 106 sind durch die Source-Elektrode 130 somit elektrisch miteinander verbunden und weisen ein im Wesentlichen gleiches elektrisches Potential auf. Die AlGaN-Schicht 110 und die p-leitende Schicht 106 sind anschaulich durch die Source-Elektrode 130 elektrisch kurzgeschlossen.
  • Die Gate-Elektrode 140 kann dadurch realisiert sein, dass die erste Metallschicht die Gate-Metallisierung 118 elektrisch und körperlich kontaktiert. Der Teil der ersten Metallschicht, der die Gate-Elektrode 140 bildet, ist von dem Teil der ersten Metallschicht, der die Source-Elektrode 130 bildet, elektrisch isoliert, beispielsweise mittels Öffnungen in der ersten Metallschicht.
    Die Drain-Elektrode 150 kann dadurch realisiert sein, dass die zweite Metallschicht das Substrat 102 elektrisch und körperlich kontaktiert.
  • Die beschriebenen und in der Figur gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt. Beispielsweise kann der Prozessfluss zur Reduzierung der Prozessschritte so gestaltet werden, dass zunächst die Schichten 104, 106 und 108 epitaktisch gewachsen werden und die Dotierung bzw. Leitfähigkeit im Anschluss ausgebildet wird. Beispielsweise kann durch bereits bestehende Gebiete hindurch implantiert werden. In einer weiteren, alternativen Ausführungsform kann unterhalb der Gate-Metallisierung 118 anstelle des Gate-Dielektrikums 112 ein p-dotiertes GaN-Gebiet ausgebildet werden. Dieses kann durch die lokale Verarmung des zweidimensionalen Elektronengases unterhalb der Gate-Elektrode 140 einen selbstsperrenden Betrieb des vertikalen Feldeffekttransistors sicherstellen.

Claims (10)

  1. Vertikaler Feldeffekttransistor (100), aufweisend: eine Graben-Struktur (128) mit einer ersten Seite und einer zweiten Seite, die der ersten Seite gegenüber liegt, wobei an der ersten Seite ein Feldeffekttransistor (100) (FET)-Kanal ausgebildet ist und die zweite Seite frei ist von einem FET-Kanal, wobei der FET-Kanal ein Galliumnitrid (GaN)-Gebiet und ein daran angrenzendes Aluminiumgalliumnitrid (AlGaN)-Gebiet (110) aufweist, und wobei das GaN-Gebiet (132) einen p-leitenden ersten Bereich (106) und einen darauf ausgebildeten zweiten Bereich (108) aufweist; und eine Source-Elektrode (130), die mit dem p-leitenden ersten Bereich (106) des GaN-Gebiets (132) und dem AlGaN-Gebiet (110) elektrisch leitend verbunden ist.
  2. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 1, wobei der zweite Bereich (108) des GaN-Gebiets (132) n-leitend ist oder intrinsisch leitend ist.
  3. Vertikaler Feldeffekttransistor (100) gemäß einem der vorhergehenden Ansprüche, ferner aufweisend: ein GaN-Substrat (102) mit einer ersten Seite und einer zweiten Seite, die der ersten Seite gegenüber liegt; wobei die Graben-Struktur (128) an der ersten Seite des GaN-Substrats (102) angeordnet ist, und eine Drain-Elektrode (150) an der zweiten Seite des GaN-Substrats (102) angeordnet ist.
  4. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 3, ferner aufweisend: eine an die Graben-Struktur (128) angrenzende zweite Graben-Struktur, wobei sich der p-leitende Bereich (106) des GaN-Gebiets (132) bis unter den Boden der zweiten Graben-Struktur erstreckt und dort die Source-Elektrode (130) kontaktiert.
  5. Vertikaler Feldeffekttransistor (100) gemäß einem der Ansprüche 3 bis 4, wobei die erste und zweite Seite der Graben-Struktur (128) jeweils einen Winkel mit dem GaN-Substrat (102) in einem Bereich von größer 0° und kleiner 90° einschließen.
  6. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 5, wobei der Winkel der ersten Seite der Graben-Struktur (128) sich von dem Winkel der zweiten Seite der Graben-Struktur (128) unterscheidet.
  7. Vertikaler Feldeffekttransistor (100) gemäß einem der vorhergehenden Ansprüche, ferner aufweisend: ein auf dem AlGaN-Gebiet (110) ausgebildetes Gate-Dielektrikum (112) und eine auf dem Gate-Dielektrikum (112) ausgebildete Gate-Elektrode (150).
  8. Verfahren (200) zum Herstellen eines vertikalen Feldeffekttransistors (100), das Verfahren (200) aufweisend: Ausbilden (202) einer Graben-Struktur (128) auf oder über einem GaN-Substrat, wobei die Graben-Struktur (128) eine erste Seite und eine zweite Seite, die der ersten Seite gegenüber liegt, aufweist, wobei an der ersten Seite ein Feldeffekttransistor (100) (FET)-Kanal ausgebildet wird und die zweite Seite frei bleibt von einem FET-Kanal, wobei der FET-Kanal ein Galliumnitrid (GaN)-Gebiet und ein daran angrenzendes Aluminiumgalliumnitrid (AlGaN)-Gebiet aufweist, und wobei das GaN-Gebiet (132) einen p-leitenden ersten Bereich (106) und einen darauf ausgebildeten zweiten Bereich (108) aufweist; und Ausbilden (204) einer Source-Elektrode (130), die mit dem p-leitenden ersten Bereich (106) des GaN-Gebiets (132) und dem AlGaN-Gebiet (110) elektrisch leitend verbunden ist.
  9. Verfahren (200) gemäß Anspruch 8, wobei die erste und zweite Seite der Graben-Struktur (128) jeweils einen Winkel mit dem GaN-Substrat (102) in einem Bereich von größer 0° und kleiner 90 ° einschließen.
  10. Verfahren (200) gemäß Anspruch 8 oder 9, ferner aufweisend: Ausbilden eines Gate-Dielektrikums (112) auf dem AlGaN-Gebiet (110) und einer Gate-Elektrode (150) auf dem Gate-Dielektrikum (112); und Ausbilden einer Drain-Elektrode (150) an einer Seite des GaN-Substrates (102), die der Seite mit der Graben-Struktur (128) gegenüberliegt.
DE102019212645.6A 2019-08-23 2019-08-23 Vertikaler feldeffekttransistor und verfahren zum herstellen desselben Pending DE102019212645A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102019212645.6A DE102019212645A1 (de) 2019-08-23 2019-08-23 Vertikaler feldeffekttransistor und verfahren zum herstellen desselben
CN202080060838.3A CN114342084A (zh) 2019-08-23 2020-07-01 垂直场效应晶体管和用于制造垂直场效应晶体管的方法
PCT/EP2020/068527 WO2021037423A1 (de) 2019-08-23 2020-07-01 Vertikaler feldeffekttransistor und verfahren zum herstellen desselben
US17/635,754 US20220310836A1 (en) 2019-08-23 2020-07-01 Vertical field effect transistor and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019212645.6A DE102019212645A1 (de) 2019-08-23 2019-08-23 Vertikaler feldeffekttransistor und verfahren zum herstellen desselben

Publications (1)

Publication Number Publication Date
DE102019212645A1 true DE102019212645A1 (de) 2021-02-25

Family

ID=71465325

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019212645.6A Pending DE102019212645A1 (de) 2019-08-23 2019-08-23 Vertikaler feldeffekttransistor und verfahren zum herstellen desselben

Country Status (4)

Country Link
US (1) US20220310836A1 (de)
CN (1) CN114342084A (de)
DE (1) DE102019212645A1 (de)
WO (1) WO2021037423A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278172A1 (en) * 2008-03-07 2009-11-12 Shusuke Kaya GaN based semiconductor element
US20120181548A1 (en) * 2009-10-08 2012-07-19 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008053448A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
WO2012137309A1 (ja) * 2011-04-05 2012-10-11 住友電気工業株式会社 窒化物電子デバイスを作製する方法
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置
US9728630B2 (en) * 2014-09-05 2017-08-08 Infineon Technologies Austria Ag High-electron-mobility transistor having a buried field plate
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102017215296A1 (de) * 2017-09-01 2019-03-07 Robert Bosch Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278172A1 (en) * 2008-03-07 2009-11-12 Shusuke Kaya GaN based semiconductor element
US20120181548A1 (en) * 2009-10-08 2012-07-19 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
US20220310836A1 (en) 2022-09-29
WO2021037423A1 (de) 2021-03-04
CN114342084A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102009028555B4 (de) Transistor
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102012217626B4 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102017216923A1 (de) Halbleitervorrichtung
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102019006359A1 (de) Super-junction- mosfet mit schmaler mesa
DE102020215044A1 (de) Leistungstransistor mit Finnenstruktur und Verfahren zum Herstellen eines Leistungstransistors mit Finnenstruktur
DE102009031314A1 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
DE102013100423B4 (de) Halbleitertransistor mit Grabenkontakten und Herstellungsverfahren dafür
EP4107784B1 (de) Vertikaler fin-feldeffekttransistor, vertikale fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102019212642A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102018103836B4 (de) Siliziumcarbid-Halbleiterbauelement und Verfahren zur Herstellung eines Siliziumcarbid-Halbleiterbauelements
WO2021165184A1 (de) Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren

Legal Events

Date Code Title Description
R163 Identified publications notified