CN107863384A - 注入增强缓冲层结构和含该结构的SiC光触发晶闸管 - Google Patents

注入增强缓冲层结构和含该结构的SiC光触发晶闸管 Download PDF

Info

Publication number
CN107863384A
CN107863384A CN201710998688.0A CN201710998688A CN107863384A CN 107863384 A CN107863384 A CN 107863384A CN 201710998688 A CN201710998688 A CN 201710998688A CN 107863384 A CN107863384 A CN 107863384A
Authority
CN
China
Prior art keywords
epitaxial layer
sic
thickness
buffering area
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710998688.0A
Other languages
English (en)
Inventor
蒲红斌
王曦
陈春兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201710998688.0A priority Critical patent/CN107863384A/zh
Publication of CN107863384A publication Critical patent/CN107863384A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种注入增强缓冲层结构,包括上缓冲区即第一外延层,该上缓冲区材料为n型SiC,厚度为0.1μm‑2.9μm,上下端表面积为1μm2‑2000cm2;紧邻上缓冲区的下方为下缓冲区即第二外延层,该下缓冲区的材料为n型SiC,厚度为0.1μm‑2.9μm,上下端表面积为1μm2‑2000cm2;上缓冲区与下缓冲区相连,其中上缓冲区的施主杂质掺杂浓度大于下缓冲区的施主掺杂浓度。本发明还公开了一种含注入增强缓冲层结构的SiC光触发晶闸管。本发明的结构,不仅具有防止电场穿通的功能,还具有调节载流子注入的功能,具有更短的开通延迟时间。

Description

注入增强缓冲层结构和含该结构的SiC光触发晶闸管
技术领域
本发明属于半导体器件技术领域,涉及一种注入增强缓冲层结构,本发明还涉及一种含注入增强缓冲层结构的SiC光触发晶闸管。
背景技术
碳化硅(SiC)材料具有禁带宽度大、热导率高、临界雪崩击穿电场强度高、饱和载流子漂移速度大及热稳定性好等优点,使用SiC制作的电力电子器件具有更低的通态压降、更高的工作频率、更低的功耗、更小的体积以及更好的耐高温特性,更适合应用于电力电子电路。碳化硅晶闸管作为SiC高压器件中的一种,具有阻断电压高、通流能力强、安全工作区(SOA)大以及无栅氧化层可靠性影响等优点,能有效提升高压直流输电系统(HVDC)与智能电网电能传输系统的功率密度与效率。在SiC晶闸管的诸多分支中,碳化硅光触发晶闸管(简称SiC LTT)在简化驱动电路与抗电磁干扰方面具有明显优势,是碳化硅晶闸管中最具潜力的种类之一。
虽然SiC LTT具有明显的性能优势,但由于铝受主在SiC中的电离能较高(0.19eV),导致p型SiC材料中的有效载流子浓度较低,造成一定技术问题,主要包括:1)SiCLTT存在阳极空穴注入效率低的问题,严重影响器件的开通性能;2)p型SiC衬底电阻率较高,使得非对称n型长基区SiC LTT无论使用p型衬底还是n型衬底,其通流能力都受到严重抑制。针对上述问题,目前SiC LTT的开通一般采用紫外激光器提供较大的触发光能量,来实现器件的快速开通。而激光器存在效率低、复杂度高的问题,鉴于此:
S.L.Rumyantsev等人2013年在“Semiconductor Science and Technology”发表文章《Optical triggering of high-voltage(18kV-class)4H-SiC thyristors》,文中首次在SiC LTT中引入了放大门极结构,通过引入放大门极,触发光功率密度得到降低,但仍旧存在开通延迟时间大的问题。
Xi Wang等2017年在“Chinese Physics B”发表文章《Injection modulation ofp+-n emitter junction in 4H-SiC light triggered thyristor by double-deck thinn-base》,文中使用了双层薄n基区结构,有效改善了4H-SiC LTT阳极注入效率低的问题,降低了触发光功率密度,缩短了开通延迟时间。但文中所报道的新型双层薄n基区结构仅适用于p型长基区结构的SiC LTT,对于非对称n型长基区SiC LTT,目前仍无相关技术方案报道。
因此,针对上述技术问题,有必要提供一种高性能、高可行性的技术方案,用于改善非对称n型长基区SiC LTT阳极空穴注入效率低,器件开通延迟时间大的问题。
发明内容
本发明的目的是提供一种注入增强缓冲层结构,解决了现有非对称n型长基区SiCLTT阳极空穴注入效率低,开通延迟时间大,所需触发光功率高的问题。
本发明的另一目的是提供一种含注入增强缓冲层结构的SiC光触发晶闸管。
本发明所采用的技术方案是,一种注入增强缓冲层结构,包括上缓冲区即第一外延层,该上缓冲区材料为n型SiC,厚度为0.1μm-2.9μm,上下端表面积为1μm2-2000cm2
紧邻上缓冲区的下方为下缓冲区即第二外延层,该下缓冲区的材料为n型SiC,厚度为0.1μm-2.9μm,上下端表面积为1μm2-2000cm2
上缓冲区与下缓冲区相连,其中上缓冲区的施主杂质掺杂浓度大于下缓冲区的施主掺杂浓度。
本发明所采用的另一技术方案是,一种含注入增强缓冲层结构的SiC光触发晶闸管,包括衬底,在衬底下表面制作有第一外延层,在第一外延层下表面制作有第二外延层,在第二外延层下表面制作有第三外延层;
在衬底上表面制作有第四外延层,在第四外延层上表面制作有第五外延层,在衬底上部镶嵌有结终端,并且结终端位于第四外延层的末端之外;
还包括绝缘介质薄膜,绝缘介质薄膜覆盖在第五外延层的各个凸台侧壁、各个凸台之间的第四外延层表面、第四外延层末端侧壁、结终端表面、以及结终端末端之外衬底的表面,绝缘介质薄膜位于各个凸台之间的部分的高度低于凸台的上端面;
在第五外延层的各个凸台上端面覆盖有阴极;
在第三外延层下端面覆盖有阳极。
本发明的有益效果是,相比于常规缓冲层结构,在功能上本发明不仅具有防止电场穿通的功能,还具有调节载流子注入的功能;在结构上本发明为双层结构,具有上缓冲区与下缓冲区,较常规缓冲层结构多一层。应用在非对称n型长基区SiC LTT中时,本发明位于n型长基区与p+发射区之间,既能在阻断状态下阻止电场的穿通,又能在开启过程中增强p+发射区的空穴注入,改善由于空穴浓度低导致下pnp晶体管增益小的问题。为非对称n型长基区SiC LTT性能的提升提供可行的技术方案,具有良好的应用前景。
附图说明
图1是本发明的注入增强缓冲层结构与掺杂浓度分布示意图;
图2是本发明含注入增强缓冲层结构的SiC光触发晶闸管实施例结构示意图;
图3是本发明含注入增强缓冲层结构的SiC光触发晶闸管的制作过程示意图,其中,图3a是SiC LTT的衬底结构示意图;图3b是制作第一外延层的示意图;图3c是制作第二外延层的示意图;图3d是制作第三外延层的示意图;图3e是制作第四外延层的示意图;图3f是制作第五外延层的示意图;图3g是制作第五外延层凸台的示意图;图3h是制作第四外延层台面的示意图;图3i是制作结终端的示意图;图3j是制作绝缘介质薄膜的示意图;图3k是刻蚀凸台上端面绝缘介质薄膜的示意图;图3l是制作阴极金属与阳极金属的示意图;图3m为制作阴极压焊块与阳极压焊块的示意图;
图4是本发明实施例1应用于20kV非对称n型长基区4H-SiC LTT的主器件结构示意图(相当于图1的局部);
图5是本发明实施例1的20kV 4H-SiC LTT与传统20kV 4H-SiC LTT在波长365nm、功率密度1.0W/cm2紫外光(UV光)触发下的开通电流密度及电压波形比较图。
图中,1.第三外延层,2.第二外延层,3.第一外延层,4.衬底,5.第四外延层,6.第五外延层,7.绝缘介质薄膜,8.阴极,9.结终端,10.阳极。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
以下文本中的上下方位以图1、图2所示为基准,实际位置以此类推。
参照图1、图2,本发明的注入增强缓冲层结构是,包括上缓冲区(即第一外延层3,上层n缓冲区),该上缓冲区材料为n型SiC,厚度为0.1μm-2.9μm,上下端表面积为1μm2-2000cm2
紧邻上缓冲区的下方为下缓冲区(即第二外延层2,下层n-缓冲区),该下缓冲区的材料为n型SiC,厚度为0.1μm-2.9μm,上下端表面积为1μm2-2000cm2
上缓冲区与下缓冲区相连,其中上缓冲区的施主杂质掺杂浓度大于下缓冲区的施主掺杂浓度,共同组成本发明的注入增强缓冲层结构。本发明的注入增强缓冲层结构应用在器件中时位于器件发射区(即第三外延层1)与长基区(即衬底4)之间,其中下缓冲区与p+发射区相接,上缓冲区与长基区相接。
参照图2,本发明含注入增强缓冲层结构的SiC光触发晶闸管的结构是,包括衬底4,该衬底4的材料为n型SiC,该衬底4的厚度为100μm-1mm,该衬底4的上下端表面积为1μm2-2000cm2
在衬底4下表面制作有第一外延层3,即上层的n缓冲区,该第一外延层3的材料为n型SiC,该第一外延层3的厚度为0.1μm-2.9μm,该第一外延层3的上下端表面积为1μm2-2000cm2
在第一外延层3下表面制作有第二外延层2,即下层的n-缓冲区,该第二外延层2的材料为n型SiC,该第二外延层2的厚度为0.1μm-2.9μm,该第二外延层2的上下端表面积为1μm2-2000cm2
在第二外延层2下表面制作有第三外延层1,即p+发射区,该第三外延层1的材料为p型SiC,该第三外延层1的厚度为0.1μm-10μm,该第三外延层1的上下端表面积为1μm2-2000cm2
在衬底4上表面制作有第四外延层5,即薄p基区,该第四外延层5的材料为p型SiC,该第四外延层5的厚度为0.1μm-3μm,该第四外延层5的上下端表面积为1μm2-2000cm2
在第四外延层5上表面制作有第五外延层6,即n+发射区,第五外延层6分为多个凸台,每个凸台的侧壁为平面,该第五外延层6的材料为n型SiC,该第五外延层6的厚度为0.1μm-10μm,该第五外延层6的上下端表面积为1μm2-2000cm2
在衬底4上部镶嵌有结终端9,并且结终端9位于第四外延层5的末端之外,呈p型,其厚度不大于1μm,宽度为1μm-1mm;
还包括绝缘介质薄膜7,绝缘介质薄膜7覆盖在第五外延层6的各个凸台侧壁、各个凸台之间的第四外延层5表面、第四外延层5末端侧壁、结终端9表面、以及结终端9末端之外衬底4的表面,绝缘介质薄膜7位于各个凸台之间的部分的高度低于凸台的上端面,绝缘介质薄膜7厚度为0.1μm-2μm;
在第五外延层6的各个凸台上端面覆盖有阴极8,阴极8由阴极金属与阴极压焊块组成,阴极压焊块覆盖在阴极金属的上表面,厚度为0.1μm-100μm;
在第三外延层1下端面(背面)覆盖有阳极10,阳极10由阳极金属与阳极压焊块组成,阳极压焊块覆盖在阳极金属的下端面(背面),厚度为0.1μm-100μm。
第五外延层6的各个凸台为叉指结构、平行长条状、圆环形、正方形或渐开线形台面之一,或其组合形状,各凸台的间距为0.1μm-1cm,各凸台的高度为0.1μm-10.1μm,各凸台的高度不小于n+发射区的厚度。
上述的上层n缓冲区与下层n-缓冲区的材料为n型SiC,其中上层n缓冲区的掺杂浓度高于下层n缓冲区的掺杂浓度。
上述的阳极金属、阴极金属、阳极压焊块及阴极压焊块的材料选用Ti、Ni、W、Ta、Al、Ag或Au之一,或Ti、Ni、W、Ta、Al、Ag、Au中任意两种或多种的组合。
由于上述的下层n缓冲区和上层n缓冲区的设置,本发明碳化硅光触发晶闸管才具有阳极空穴注入增强功能,本申请才称为含注入增强缓冲层结构的SiC LTT。
本发明含注入增强缓冲层结构的SiC LTT的制作方法,按照以下步骤实施:
步骤1:采用CVD的方法,在衬底4一侧表面上依次生长第一外延层3、第二外延层2、第三外延层1,之后在衬底4另一侧表面上依次生长第四外延层5、第五外延层6;分别见图3a-图3f;
其中衬底4的掺杂类型为n型,厚度为100μm-1mm,其掺杂浓度为1×1014-1×1015cm-3,上下端表面积为1μm2-2000cm2
第一外延层3的掺杂类型为n型,厚度为0.1μm-2.9μm,其掺杂浓度为5×1016-5×1018cm-3,上下端表面积为1μm2-2000cm2
第二外延层2的掺杂类型为n型,厚度为0.1μm-2.9μm,其掺杂浓度为1×1014-5×1017cm-3,上下端表面积为1μm2-2000cm2
第三外延层1的掺杂类型为p型,厚度为0.1μm-10μm,其掺杂浓度为1×1018-1×1022cm-3,上下端表面积为1μm2-2000cm2
第四外延层5的掺杂类型为p型,厚度为0.1μm-3μm,其掺杂浓度为1×1016-5×1018cm-3,上下端表面积为1μm2-2000cm2
第五外延层6的掺杂类型为n型,厚度为0.1μm-10μm,其掺杂浓度为1×1018-1×1022cm-3,上下端表面积为1μm2-2000cm2
步骤2:在第五外延层6上采用曝光技术,获得图形化表面;所述曝光方式为光学曝光或电子束曝光;
步骤3:在图形化表面上进行刻蚀,采用干法刻蚀,形成第五外延层6的多个凸台,所述凸台为叉指结构、平行长条状、圆环形、正方形或渐开线形台面之一或其组合形状,各凸台的间距为0.1μm-1cm,各凸台的高度为0.1μm-10.1μm,各凸台的高度不小于第五外延层6的厚度,见图3g;
步骤4:在第四外延层5和第五外延层6上表面采用曝光技术,获得图形化表面,所述曝光方式为光学曝光或电子束曝光;(此处是指经上述步骤3之后,在整个器件结构的上端表面重复步骤2的工艺,区别仅在于曝光所获得的表面图形不同);
步骤5:在图形化表面上进行刻蚀,采用干法刻蚀,形成终端台面,该终端台面高度为0.2μm-500μm,其高度不小于第四外延层5厚度,不大于衬底4厚度,见图3h;(经此步骤5的处理后,衬底4的末端上表面暴露出来);
步骤6:对步骤5得到的器件结构进行离子注入,在终端台面向下形成结终端9,注入离子为铝离子或硼离子;结终端9的厚度不大于1μm,宽度为1μm-1mm;离子注入的能量为100eV-700KeV,注入温度为0℃-900℃,注入的剂量为1×1010-1×1016cm-2
步骤7:去除光刻掩膜,所述光刻掩膜为光刻胶、氧化硅、氮化硅及其组合;所述去除光刻掩膜的方法为通过酸性或碱性溶液漂洗去除或通过干法刻蚀技术去除;进行高温退火,获得激活后的结终端9,高温退火温度为900℃-2100℃,退火气氛为惰性气体氛围,见图3i;
步骤8:在有凸台结构的表面一侧生长绝缘介质薄膜7,所述绝缘介质薄膜7覆盖第五外延层6的各个凸台侧壁、各个凸台之间的第四外延层5表面、第四外延层5末端侧壁、结终端9表面、以及结终端9末端之外衬底4的表面;所述绝缘介质薄膜7采用高温氧化法、化学气相淀积法、物理气相淀积法及其组合的方法生长,其厚度为0.1μm-2μm,见图3j;
步骤9:对绝缘介质薄膜7进行刻蚀,将第五外延层6的各个凸台上表面的绝缘介质薄膜7去除,保留其他部分的绝缘介质薄膜7;见图3k;
步骤10:在第五外延层6的凸台上表面淀积阴极金属;
步骤11:在第三外延层1下端面淀积阳极金属;
步骤12:对步骤11得到的制品在氮气或惰性气体保护下快速热退火,退火温度为500℃-1200℃,退火时间为10秒-10分钟,见图3l;
步骤13:在阳极金属上淀积阳极压焊块;
步骤14:在阴极金属上淀积阴极压焊块,完成制备,得到具有注入增强缓冲层结构的SiC LTT成品,见图3m。
实施例1
下面以含注入增强缓冲层结构的20kV非对称n型长基区4H-SiC LTT为例,对本发明进行进一步的详细说明。
本实施例1的主器件结构如图4所示,包括4H-SiC的衬底4,以及沉积在衬底4下表面的第一外延层3、第二外延层2、第三外延层1,沉积在衬底4上表面的第四外延层5、第五外延层6、镶嵌于第四外延层5末端外衬底4上部的结终端9(图4为实施例1的主器件结构,结终端9未画出)、覆盖第五外延层6的各个凸台侧壁、各个凸台之间的第四外延层5表面、第四外延层5末端侧壁、结终端9表面、以及结终端9末端之外衬底4的表面的绝缘介质薄膜7、位于第五外延层6表面的阴极8、位于第三外延层1下端面的阳极10。
该实施例1的4H-SiC LTT制备方法,具体按照以下步骤实施:
步骤1、制作4H-SiC材质的衬底4,衬底4的厚度为160μm,掺杂类型为n型,掺杂浓度为2×1014cm-3,采用低压热壁化学气相淀积法在衬底4一侧表面上依次生长第一外延层3、第二外延层2、第三外延层1(4H-SiC),在衬底4另一侧表面上依次生长第四外延层5、第五外延层6(4H-SiC),形成用于4H-SiC LTT制作的外延结构;第一、第二、第三、第四、第五外延层的掺杂类型、杂质浓度与厚度分别为n型/1×1017cm-3/1.5μm、n型/2×1014cm-3/0.5μm、p型/2×1019cm-3/2.5μm、p型/5×1017cm-3/2μm、n型/2×1019cm-3/2.5μm。
步骤2、在第五外延层6上采用曝光技术,获得图形化表面;
步骤3、在图形化表面上进行干法刻蚀,形成平行长条状凸台,凸台宽8μm,各凸台间的间距为12μm,凸台的高度为2.5μm;
步骤4、在第五外延层6与第四外延层5上采用曝光技术,获得图形化表面;
步骤5、在图形化表面上进行干法刻蚀,形成终端台面,台面的高度为2.0μm;
步骤6、对步骤5所得到的结构进行铝离子注入,注入温度为500℃,注入剂量为6.8×1012cm-2,注入能量80KeV-500KeV;
步骤7、在碳膜保护下进行高温激活退火,退火温度为1600℃,退火时间40min,保护气体高纯氩气;
步骤8、在器件上表面采用化学气相淀积法生长绝缘介质薄膜7,绝缘介质薄膜7覆盖第五外延层6的各个凸台侧壁、各个凸台之间的第四外延层5表面、第四外延层5末端侧壁、结终端9表面、以及结终端9末端之外衬底4的表面,厚度为0.2μm;
步骤9:对绝缘介质薄膜7进行干法刻蚀,将凸台上表面的绝缘介质薄膜7去除,保留其他部分的绝缘介质薄膜7;
步骤10:在凸台上表面淀积阴极金属Ni;
步骤11:在第三外延层1下端面淀积阳极金属Ti;
步骤12:氩气保护下快速热退火,退火温度为1050℃,退火时间为200秒;
步骤13:在阳极金属上淀积阳极压焊块Al;
步骤14:在阴极金属上淀积阴极压焊块Al,完成制备。
本发明含注入增强缓冲层结构的SiC LTT的性能,通过以下数值模拟进行验证。
使用Sentaurus TCAD软件对上述含注入增强缓冲层结构的20kV非对称n型长基区4H-SiC LTT的开通特性进行了数值模拟,模拟中采用的器件结构如图4所示。经数值模拟,本发明的20kV 4H-SiC LTT与传统20kV 4H-SiC LTT在波长365nm、功率密度1.0W/cm2、脉宽0.1μs的紫外(UV)光触发下的开通电流密度及电压波形如图5所示,本发明含注入增强缓冲层结构的4H-SiC LTT在0.7μs内实现了开通,而传统4H-SiC LTT在3μs内仍未实现开通,通过对比可以明显看出,本发明具有更短的开通延迟时间,开通性能较传统4H-SiC LTT得到显著改善。

Claims (10)

1.一种注入增强缓冲层结构,其特征在于:包括上缓冲区即第一外延层(3),该上缓冲区材料为n型SiC,厚度为0.1μm-2.9μm,上下端表面积为1μm2-2000cm2
紧邻上缓冲区的下方为下缓冲区即第二外延层(2),该下缓冲区的材料为n型SiC,厚度为0.1μm-2.9μm,上下端表面积为1μm2-2000cm2
上缓冲区与下缓冲区相连,其中上缓冲区的施主杂质掺杂浓度大于下缓冲区的施主掺杂浓度。
2.一种含注入增强缓冲层结构的SiC光触发晶闸管,其特征在于:包括衬底(4),在衬底(4)下表面制作有第一外延层(3),在第一外延层(3)下表面制作有第二外延层(2),在第二外延层(2)下表面制作有第三外延层(1);
在衬底(4)上表面制作有第四外延层(5),在第四外延层(5)上表面制作有第五外延层(6),
在衬底(4)上部镶嵌有结终端(9),并且结终端(9)位于第四外延层(5)的末端之外;
还包括绝缘介质薄膜(7),绝缘介质薄膜(7)覆盖在第五外延层(6)的各个凸台侧壁、各个凸台之间的第四外延层(5)表面、第四外延层(5)末端侧壁、结终端(9)表面、以及结终端(9)末端之外衬底(4)的表面,绝缘介质薄膜(7)位于各个凸台之间的部分的高度低于凸台的上端面;
在第五外延层(6)的各个凸台上端面覆盖有阴极(8);
在第三外延层(1)下端面覆盖有阳极(10)。
3.根据权利要求2所述的含注入增强缓冲层结构的SiC光触发晶闸管,其特征在于:所述的衬底(4)的材料为n型SiC,该衬底(4)的厚度为100μm-1mm,该衬底(4)的上下端表面积为1μm2-2000cm2
4.根据权利要求2所述的含注入增强缓冲层结构的SiC光触发晶闸管,其特征在于:所述的第三外延层(1)的材料为p型SiC,该第三外延层(1)的厚度为0.1μm-10μm,该第三外延层(1)的上下端表面积为1μm2-2000cm2
5.根据权利要求2所述的含注入增强缓冲层结构的SiC光触发晶闸管,其特征在于:所述的第四外延层(5)的材料为p型SiC,该第四外延层(5)的厚度为0.1μm-3μm,该第四外延层(5)的上下端表面积为1μm2-2000cm2
6.根据权利要求2所述的含注入增强缓冲层结构的SiC光触发晶闸管,其特征在于:所述的第五外延层(6)分为多个凸台,每个凸台的侧壁为平面,该第五外延层(6)的材料为n型SiC,该第五外延层(6)的厚度为0.1μm-10μm,该第五外延层(6)的上下端表面积为1μm2-2000cm2
7.根据权利要求2所述的含注入增强缓冲层结构的SiC光触发晶闸管,其特征在于:所述的结终端(9)呈p型,其厚度不大于1μm,宽度为1μm-1mm。
8.根据权利要求2所述的含注入增强缓冲层结构的SiC光触发晶闸管,其特征在于:所述的绝缘介质薄膜(7)厚度为0.1μm-2μm。
9.根据权利要求2所述的含注入增强缓冲层结构的SiC光触发晶闸管,其特征在于:所述的阴极(8)由阴极金属与阴极压焊块组成,阴极压焊块覆盖在阴极金属的上表面,厚度为0.1μm-100μm。
10.根据权利要求2所述的含注入增强缓冲层结构的SiC光触发晶闸管,其特征在于:所述的阳极(10)由阳极金属与阳极压焊块组成,阳极压焊块覆盖在阳极金属的下端面,厚度为0.1μm-100μm。
CN201710998688.0A 2017-10-20 2017-10-20 注入增强缓冲层结构和含该结构的SiC光触发晶闸管 Pending CN107863384A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710998688.0A CN107863384A (zh) 2017-10-20 2017-10-20 注入增强缓冲层结构和含该结构的SiC光触发晶闸管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710998688.0A CN107863384A (zh) 2017-10-20 2017-10-20 注入增强缓冲层结构和含该结构的SiC光触发晶闸管

Publications (1)

Publication Number Publication Date
CN107863384A true CN107863384A (zh) 2018-03-30

Family

ID=61696186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710998688.0A Pending CN107863384A (zh) 2017-10-20 2017-10-20 注入增强缓冲层结构和含该结构的SiC光触发晶闸管

Country Status (1)

Country Link
CN (1) CN107863384A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346516A (zh) * 2018-09-17 2019-02-15 西安理工大学 沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管
CN110783416A (zh) * 2019-11-04 2020-02-11 深圳基本半导体有限公司 基于表面等离激元的光控晶闸管、制作方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459338A (en) * 1992-02-20 1995-10-17 Hitachi, Ltd. Gate turn-off thyristor and power convertor using the same
CN105226057A (zh) * 2014-06-26 2016-01-06 Abb技术有限公司 反向导通功率半导体器件
CN106206425A (zh) * 2016-07-27 2016-12-07 西安理工大学 一种电荷调制终端及其制备方法和含该终端的SiC高压器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459338A (en) * 1992-02-20 1995-10-17 Hitachi, Ltd. Gate turn-off thyristor and power convertor using the same
CN105226057A (zh) * 2014-06-26 2016-01-06 Abb技术有限公司 反向导通功率半导体器件
CN106206425A (zh) * 2016-07-27 2016-12-07 西安理工大学 一种电荷调制终端及其制备方法和含该终端的SiC高压器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346516A (zh) * 2018-09-17 2019-02-15 西安理工大学 沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管
CN110783416A (zh) * 2019-11-04 2020-02-11 深圳基本半导体有限公司 基于表面等离激元的光控晶闸管、制作方法及电子设备

Similar Documents

Publication Publication Date Title
US20210043778A1 (en) Gallium Oxide SBD Terminal Structure and Preparation Method
JP2004247545A (ja) 半導体装置及びその製造方法
KR20040055717A (ko) 실리콘 카바이드 쇼트키 소자용 에피택시 에지 터미네이션및 그것이 결합된 실리콘 카바이드 소자의 제조방법
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN107579115A (zh) 一种具有双层薄n基区的碳化硅光触发晶闸管及制作方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN103839805B (zh) 一种功率器件的制备方法
CN103928320B (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN109830529A (zh) 一种提升开通速度的超高压碳化硅晶闸管及其制作方法
JP2009194197A (ja) 半導体装置及びその製造方法
CN107863384A (zh) 注入增强缓冲层结构和含该结构的SiC光触发晶闸管
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
JP2019534553A (ja) 炭化珪素上に絶縁層を製造する方法及び半導体装置
CN108717945B (zh) 一种具有NiO/SiC异质发射结的SiC光触发晶闸管
WO2018000223A1 (zh) 一种绝缘栅双极型晶体管结构及其制造方法
CN106684132B (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
CN108493243A (zh) 一种具有变掺杂短基区的碳化硅光触发晶闸管
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
JP2022073497A (ja) 半導体装置および半導体装置の製造方法
CN106449746B (zh) 可改善电流崩塌效应的GaN HEMT
KR20190103375A (ko) 규소 탄화물 상에 절연 층을 제조하는 방법
CN103928321A (zh) 碳化硅绝缘栅双极型晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180330