JPH08167711A - 絶縁ゲート型半導体装置およびその製造方法 - Google Patents
絶縁ゲート型半導体装置およびその製造方法Info
- Publication number
- JPH08167711A JPH08167711A JP6309106A JP30910694A JPH08167711A JP H08167711 A JPH08167711 A JP H08167711A JP 6309106 A JP6309106 A JP 6309106A JP 30910694 A JP30910694 A JP 30910694A JP H08167711 A JPH08167711 A JP H08167711A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- semiconductor layer
- groove
- semiconductor
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 485
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000004020 conductor Substances 0.000 claims description 103
- 239000000758 substrate Substances 0.000 claims description 93
- 239000012535 impurity Substances 0.000 claims description 69
- 238000002513 implantation Methods 0.000 claims description 56
- 238000010030 laminating Methods 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 41
- 230000005684 electric field Effects 0.000 abstract description 33
- 239000010410 layer Substances 0.000 description 354
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 36
- 229920005591 polysilicon Polymers 0.000 description 36
- 239000011229 interlayer Substances 0.000 description 23
- 238000005530 etching Methods 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000005380 borophosphosilicate glass Substances 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 229910018125 Al-Si Inorganic materials 0.000 description 4
- 229910018520 Al—Si Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 オン抵抗を低く保ちながら、耐圧低下を防止
できるトレンチ構造の絶縁ゲート型半導体装置の構成と
その製造方法を得る。 【構成】 Ｐベース層４３とＮ-層４２との間にＰベー
ス層４３に接してＰ-層５１を設けるとともに、Ｐ-層５
１がトレンチ４５の絶縁膜４６とＮ-層４２を介して対
向するようにＰ-層５１を設けた。 【効果】 空乏層はＰ-層５１にも延び、トレンチ４５
先端隅部の電界が緩和されるとともにチャネル長さを短
く抑えることができるから、耐圧が高く、オン電圧の低
い絶縁ゲート型半導体装置を構成できる。
できるトレンチ構造の絶縁ゲート型半導体装置の構成と
その製造方法を得る。 【構成】 Ｐベース層４３とＮ-層４２との間にＰベー
ス層４３に接してＰ-層５１を設けるとともに、Ｐ-層５
１がトレンチ４５の絶縁膜４６とＮ-層４２を介して対
向するようにＰ-層５１を設けた。 【効果】 空乏層はＰ-層５１にも延び、トレンチ４５
先端隅部の電界が緩和されるとともにチャネル長さを短
く抑えることができるから、耐圧が高く、オン電圧の低
い絶縁ゲート型半導体装置を構成できる。
Description
【０００１】
【産業上の利用分野】この発明は絶縁ゲート型半導体装
置及びその製造方法に関するもので、特にトレンチＭＯ
Ｓゲートを有する電力用半導体装置の耐圧の低下を防止
するデバイス構造とその製造方法に関するものである。
置及びその製造方法に関するもので、特にトレンチＭＯ
Ｓゲートを有する電力用半導体装置の耐圧の低下を防止
するデバイス構造とその製造方法に関するものである。
【０００２】
【従来の技術】図５０は従来の絶縁ゲート型半導体装置
の断面図で、ここでは一例としてトレンチゲート構造の
縦型ＭＯＳトランジスタ（以下ＵＭＯＳという）により
説明する。このＵＭＯＳは耐圧が２００Ｖ以下の低圧用
で、例えば自動車の電装系統に使用されるものである。
図５０において１はＮ+基板、２はＮ-層、３はＰベース
層、４はＮ+ソース領域、５はトレンチ、６はゲート絶
縁膜、７はゲート、８は層間絶縁膜、９はソース電極、
１０はドレイン電極、１１はチャネル領域である。また
Ｌはトレンチ間隔である。
の断面図で、ここでは一例としてトレンチゲート構造の
縦型ＭＯＳトランジスタ（以下ＵＭＯＳという）により
説明する。このＵＭＯＳは耐圧が２００Ｖ以下の低圧用
で、例えば自動車の電装系統に使用されるものである。
図５０において１はＮ+基板、２はＮ-層、３はＰベース
層、４はＮ+ソース領域、５はトレンチ、６はゲート絶
縁膜、７はゲート、８は層間絶縁膜、９はソース電極、
１０はドレイン電極、１１はチャネル領域である。また
Ｌはトレンチ間隔である。
【０００３】次に、ＵＭＯＳの動作を説明する。ソース
電極９とドレイン電極１０との間に所定のドレイン電圧
ＶDSを、ソース電極９とゲート７との間に所定のゲート
電圧ＶGSを印加するとＰベース層３のゲート絶縁膜６近
傍のチャネル領域１１がＮ型に反転し、電荷の通路であ
るチャネルが形成される。このチャネルによりソースと
ドレインとの間が導通することになる。そしてこの時の
ＵＭＯＳの抵抗をオン抵抗という。
電極９とドレイン電極１０との間に所定のドレイン電圧
ＶDSを、ソース電極９とゲート７との間に所定のゲート
電圧ＶGSを印加するとＰベース層３のゲート絶縁膜６近
傍のチャネル領域１１がＮ型に反転し、電荷の通路であ
るチャネルが形成される。このチャネルによりソースと
ドレインとの間が導通することになる。そしてこの時の
ＵＭＯＳの抵抗をオン抵抗という。
【０００４】またソースとドレインとの間が導通してい
る状態である、オン状態にあるときソース電極９とゲー
ト７との間に印加されていたゲート電圧ＶGSを０Ｖにす
るか、または負電圧つまり逆バイアスにすることにより
ゲートはオフされＮ型に反転していたチャネル領域１１
がＰ領域にもどり、ソースとドレインとの間が非導通す
なわちオフ状態となる。このようにゲート電圧ＶGSを制
御することにより、ソースとドレインとの間の電流の流
れを制御でき、ＵＭＯＳを電力用スイッチング素子とし
て使用することができる。
る状態である、オン状態にあるときソース電極９とゲー
ト７との間に印加されていたゲート電圧ＶGSを０Ｖにす
るか、または負電圧つまり逆バイアスにすることにより
ゲートはオフされＮ型に反転していたチャネル領域１１
がＰ領域にもどり、ソースとドレインとの間が非導通す
なわちオフ状態となる。このようにゲート電圧ＶGSを制
御することにより、ソースとドレインとの間の電流の流
れを制御でき、ＵＭＯＳを電力用スイッチング素子とし
て使用することができる。
【０００５】
【発明が解決しようとする課題】ゲートをオフした状態
でＵＭＯＳに印加できるドレイン電圧ＶDS、すなわちこ
の電圧が素子の耐圧であるが、素子の耐圧は一般的には
Ｎ-層２の不純物濃度、及び厚みで定まるが、ＵＭＯＳ
の場合はさらに素子の表面領域の構造にも依存する。特
にトレンチ構造のＵＭＯＳの場合、Ｐベース層３を貫通
してトレンチ５がＮ-層２へ突出しているので、素子の
耐圧はＮ-層２へ突出したトレンチ５の先端部分で決定
される。
でＵＭＯＳに印加できるドレイン電圧ＶDS、すなわちこ
の電圧が素子の耐圧であるが、素子の耐圧は一般的には
Ｎ-層２の不純物濃度、及び厚みで定まるが、ＵＭＯＳ
の場合はさらに素子の表面領域の構造にも依存する。特
にトレンチ構造のＵＭＯＳの場合、Ｐベース層３を貫通
してトレンチ５がＮ-層２へ突出しているので、素子の
耐圧はＮ-層２へ突出したトレンチ５の先端部分で決定
される。
【０００６】図５１はトレンチ構造のＵＭＯＳの電界の
シミュレーションのグラフである。このシミュレーショ
ンでは、Ｎ-層２の不純物濃度を１Ωｃｍ、Ｐベース層
３表面からＮ-層２の底面まで厚みを８．５μｍとし
た。図５１の左上隅の矩形部分がトレンチ構造の部分で
ある。
シミュレーションのグラフである。このシミュレーショ
ンでは、Ｎ-層２の不純物濃度を１Ωｃｍ、Ｐベース層
３表面からＮ-層２の底面まで厚みを８．５μｍとし
た。図５１の左上隅の矩形部分がトレンチ構造の部分で
ある。
【０００７】図５１から分かるように、ＵＭＯＳにドレ
イン電圧ＶDSを印加すると、空乏層はＰベース層３から
Ｎ-層２へ延びるがＮ-層２へ突出したトレンチ５の部分
で等電位線がループを描き不連続となり、このトレンチ
５の先端隅部で電界が強くなっている。そしてこの先端
隅部の電界強度で素子の耐圧が決定される。トレンチ５
の先端隅部で素子の耐圧が決定されるということは、ゲ
ート電圧ＶGSを逆バイアスにしたとき、更に厳しい状況
となる。
イン電圧ＶDSを印加すると、空乏層はＰベース層３から
Ｎ-層２へ延びるがＮ-層２へ突出したトレンチ５の部分
で等電位線がループを描き不連続となり、このトレンチ
５の先端隅部で電界が強くなっている。そしてこの先端
隅部の電界強度で素子の耐圧が決定される。トレンチ５
の先端隅部で素子の耐圧が決定されるということは、ゲ
ート電圧ＶGSを逆バイアスにしたとき、更に厳しい状況
となる。
【０００８】すなわち、Ｎ-層２へ突出したトレンチ５
の部分にはＵＭＯＳに印加するドレイン電圧ＶDSと逆バ
イアスにしたゲート電圧ＶGSとの和の電圧が印加される
ことになる。このことはゲート電圧ＶGSを逆バイアスし
たときの素子の耐圧はゲート電圧ＶGSを０Ｖとしたとき
の素子の耐圧よりもゲート電圧ＶGSの逆バイアス分だけ
低くなるということである。
の部分にはＵＭＯＳに印加するドレイン電圧ＶDSと逆バ
イアスにしたゲート電圧ＶGSとの和の電圧が印加される
ことになる。このことはゲート電圧ＶGSを逆バイアスし
たときの素子の耐圧はゲート電圧ＶGSを０Ｖとしたとき
の素子の耐圧よりもゲート電圧ＶGSの逆バイアス分だけ
低くなるということである。
【０００９】このようなトレンチ構造を有するＵＭＯＳ
の耐圧低下の対策として、例えばＵＳＰ５０７２２６６
に記載された素子構造が提案されている。図５２はＵＳ
Ｐ５０７２２６６に記載された素子の断面斜視図であ
る。図５２の素子構造ではＰベース層３の中央部がトレ
ンチ５よりも深くなっている。その他の構成は図５０の
従来のＵＭＯＳと同じ構成である。
の耐圧低下の対策として、例えばＵＳＰ５０７２２６６
に記載された素子構造が提案されている。図５２はＵＳ
Ｐ５０７２２６６に記載された素子の断面斜視図であ
る。図５２の素子構造ではＰベース層３の中央部がトレ
ンチ５よりも深くなっている。その他の構成は図５０の
従来のＵＭＯＳと同じ構成である。
【００１０】図５２の素子構造のＵＭＯＳにドレイン電
圧ＶDSを印加すると、図５０の従来のＵＭＯＳと同様に
空乏層はＰベース層３からＮ-層２へ延びるが、Ｐベー
ス層３の中央部がトレンチ５よりも深くなっているの
で、トレンチ５の先端隅部で等電位線のループが少なく
なり、トレンチ５間の等電位線からトレンチ５を包み込
む等電位線へ徐々に変化するため、トレンチ５の先端隅
部での空乏層の不連続が緩和され、トレンチ５の先端隅
部での素子の耐圧低下は緩和される。
圧ＶDSを印加すると、図５０の従来のＵＭＯＳと同様に
空乏層はＰベース層３からＮ-層２へ延びるが、Ｐベー
ス層３の中央部がトレンチ５よりも深くなっているの
で、トレンチ５の先端隅部で等電位線のループが少なく
なり、トレンチ５間の等電位線からトレンチ５を包み込
む等電位線へ徐々に変化するため、トレンチ５の先端隅
部での空乏層の不連続が緩和され、トレンチ５の先端隅
部での素子の耐圧低下は緩和される。
【００１１】さらにＰベース層３の中央部からＮ+基板
１までの距離はトレンチ５の先端からＮ+基板１までの
距離よりも短いから、降伏はＰベース層３の中央部で起
こり、耐圧はＰベース層３の中央部で決定される。従っ
てゲート電圧ＶGSを逆バイアスしたとしても、素子の耐
圧がゲート電圧ＶGSの逆バイアス分だけ低くなるという
ことはない。
１までの距離はトレンチ５の先端からＮ+基板１までの
距離よりも短いから、降伏はＰベース層３の中央部で起
こり、耐圧はＰベース層３の中央部で決定される。従っ
てゲート電圧ＶGSを逆バイアスしたとしても、素子の耐
圧がゲート電圧ＶGSの逆バイアス分だけ低くなるという
ことはない。
【００１２】しかしながら、図５２の素子構造のＵＭＯ
Ｓでは、Ｐベース層３の中央部がトレンチ５よりも深く
なっているので、必要な素子の耐圧を確保するために
は、Ｐベース層３の中央部からＮ+基板１までの距離を
長くすること、すなわちＮ-層２の厚みを厚くすること
が必要である。トレンチ構造を有するＵＭＯＳでは、オ
ン状態の電流経路がチャネル領域１１を経由してトレン
チ５の先端からドレイン電極へ向う経路となるので、Ｎ
-層２の厚みを厚くすることはオン抵抗を高くすること
になる。
Ｓでは、Ｐベース層３の中央部がトレンチ５よりも深く
なっているので、必要な素子の耐圧を確保するために
は、Ｐベース層３の中央部からＮ+基板１までの距離を
長くすること、すなわちＮ-層２の厚みを厚くすること
が必要である。トレンチ構造を有するＵＭＯＳでは、オ
ン状態の電流経路がチャネル領域１１を経由してトレン
チ５の先端からドレイン電極へ向う経路となるので、Ｎ
-層２の厚みを厚くすることはオン抵抗を高くすること
になる。
【００１３】さらに、図５２の素子構造のＵＭＯＳで
は、Ｐベース層３の中央部がトレンチ５よりも深くなっ
ているが、トレンチ５とＰベース層３との接触部ではト
レンチ５の方が深い構造となっている。このようなＰベ
ース層３を形成するに際して、通常はＰベース層３は拡
散工程により形成することになるので、隣接するトレン
チ５間の距離は少なくとも、不純物を注入する開口の長
さとＰベース層３の中央部深さの２倍との和の距離が必
要となる。これは不純物の拡散は深さ方向の距離と同じ
だけ横方向にも拡散されるからである。
は、Ｐベース層３の中央部がトレンチ５よりも深くなっ
ているが、トレンチ５とＰベース層３との接触部ではト
レンチ５の方が深い構造となっている。このようなＰベ
ース層３を形成するに際して、通常はＰベース層３は拡
散工程により形成することになるので、隣接するトレン
チ５間の距離は少なくとも、不純物を注入する開口の長
さとＰベース層３の中央部深さの２倍との和の距離が必
要となる。これは不純物の拡散は深さ方向の距離と同じ
だけ横方向にも拡散されるからである。
【００１４】ここで一般的な素子の寸法を、考慮してト
レンチ間隔を評価すると、Ｐベース層３の中央部の開口
の長さを２μｍ、トレンチの深さを２μｍ、Ｐベース層
３の中央部の深さを３μｍとすると、トレンチ間隔Ｌは
８μｍ程度とならざるを得ず、トレンチ間隔Ｌを広げる
とＵＭＯＳのオン抵抗を高くすることになる。テスト結
果によればセル間隔（素子の隣接するトレンチ中心間距
離）１μｍあたり０．１８Ωｃｍ2程度オン抵抗が高く
なる。
レンチ間隔を評価すると、Ｐベース層３の中央部の開口
の長さを２μｍ、トレンチの深さを２μｍ、Ｐベース層
３の中央部の深さを３μｍとすると、トレンチ間隔Ｌは
８μｍ程度とならざるを得ず、トレンチ間隔Ｌを広げる
とＵＭＯＳのオン抵抗を高くすることになる。テスト結
果によればセル間隔（素子の隣接するトレンチ中心間距
離）１μｍあたり０．１８Ωｃｍ2程度オン抵抗が高く
なる。
【００１５】この発明は上記の様な問題点を解決するた
めになされたもので、オン抵抗を低く保ちながら、耐圧
低下を防止できる絶縁ゲート型半導体装置とそのの製造
方法を提供することを目的とするものである。
めになされたもので、オン抵抗を低く保ちながら、耐圧
低下を防止できる絶縁ゲート型半導体装置とそのの製造
方法を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】この第１の発明にかかる
絶縁ゲート型半導体装置は、第１と第２の主面を有する
第１導電型の半導体基板と、この半導体基板の第１の主
面に配設された第２導電型の第１の半導体層と、この第
１の半導体層の表面に開口を有し、第１の半導体層の表
面から半導体基板に達する深さを有するように配設され
た溝と、この溝の内壁に配設された絶縁膜と、この絶縁
膜を介して第１の半導体層と対向するように溝の内側に
配設されるとともに制御電極と接続された導電体と、こ
の導電体と絶縁膜を介して対向するように第１の半導体
層の表面の一部に配設された第１導電型の第２の半導体
層と、この第２の半導体層の表面の一部と導電体の表面
とを覆うように配設された絶縁層と、半導体基板の第１
の主面と第１の半導体層との間に配設され、第１の半導
体層よりも不純物濃度が低い第２導電型の第３の半導体
層と、第１及び第２の半導体層表面上に配設された第１
の主電極と、半導体基板の第２の主面上に配設された第
２の主電極と、を備えたものである。この第２の発明に
かかる絶縁ゲート型半導体装置は、第３の半導体層が半
導体基板の一部を介して溝と対向するようにしたもので
ある。
絶縁ゲート型半導体装置は、第１と第２の主面を有する
第１導電型の半導体基板と、この半導体基板の第１の主
面に配設された第２導電型の第１の半導体層と、この第
１の半導体層の表面に開口を有し、第１の半導体層の表
面から半導体基板に達する深さを有するように配設され
た溝と、この溝の内壁に配設された絶縁膜と、この絶縁
膜を介して第１の半導体層と対向するように溝の内側に
配設されるとともに制御電極と接続された導電体と、こ
の導電体と絶縁膜を介して対向するように第１の半導体
層の表面の一部に配設された第１導電型の第２の半導体
層と、この第２の半導体層の表面の一部と導電体の表面
とを覆うように配設された絶縁層と、半導体基板の第１
の主面と第１の半導体層との間に配設され、第１の半導
体層よりも不純物濃度が低い第２導電型の第３の半導体
層と、第１及び第２の半導体層表面上に配設された第１
の主電極と、半導体基板の第２の主面上に配設された第
２の主電極と、を備えたものである。この第２の発明に
かかる絶縁ゲート型半導体装置は、第３の半導体層が半
導体基板の一部を介して溝と対向するようにしたもので
ある。
【００１７】この第３の発明にかかる絶縁ゲート型半導
体装置は、第２の半導体層が溝の開口に隣接して延在す
るようにしたものである。この第４の発明にかかる絶縁
ゲート型半導体装置は、第２の半導体層が複数の溝の開
口の両側に隣接して延在するとともに隣り合う溝間に延
在する第２の半導体層が第１の半導体層を介して配設さ
れるようにしたものである。
体装置は、第２の半導体層が溝の開口に隣接して延在す
るようにしたものである。この第４の発明にかかる絶縁
ゲート型半導体装置は、第２の半導体層が複数の溝の開
口の両側に隣接して延在するとともに隣り合う溝間に延
在する第２の半導体層が第１の半導体層を介して配設さ
れるようにしたものである。
【００１８】この第５の発明にかかる絶縁ゲート型半導
体装置は、第２の半導体層が溝の開口と交差して第１の
半導体層と交互に配設されたことを特徴とするものであ
る。この第６の発明にかかる絶縁ゲート型半導体装置
は、第２の半導体層が複数の溝の開口と交差して複数並
列して延在するようにしたものである。
体装置は、第２の半導体層が溝の開口と交差して第１の
半導体層と交互に配設されたことを特徴とするものであ
る。この第６の発明にかかる絶縁ゲート型半導体装置
は、第２の半導体層が複数の溝の開口と交差して複数並
列して延在するようにしたものである。
【００１９】この第７の発明にかかる絶縁ゲート型半導
体装置は、第１と第２の主面を有する第１導電型の半導
体基板と、この半導体基板の第１の主面に配設された第
２導電型の第１の半導体層と、この第１の半導体層の表
面で開口を有し互いに並行した第１の溝と第２の溝とか
らなり、その深さが第１の半導体層の表面から半導体基
板に達するように配設された複数の溝と、この溝のそれ
ぞれの内壁に配設された絶縁膜と、この絶縁膜を介して
第１の半導体層と対向するように溝の内側に配設された
導電体と、第１の溝に配設された導電体とこの第１の溝
の絶縁膜を介して対向するように第１の半導体層の表面
の一部に配設された第１導電型の第２の半導体層と、第
１の溝に配設された導電体の表面と第２の半導体層の表
面の一部とを覆うように配設された絶縁層と、第２の溝
に配設された導電体と短絡されるとともに第１及び第２
の半導体層の表面上に配設された第１の主電極と、半導
体基板の第２の主面上に配設された第２の主電極と、第
１の溝に配設された導電体と接続された制御電極と、を
備えたものである。
体装置は、第１と第２の主面を有する第１導電型の半導
体基板と、この半導体基板の第１の主面に配設された第
２導電型の第１の半導体層と、この第１の半導体層の表
面で開口を有し互いに並行した第１の溝と第２の溝とか
らなり、その深さが第１の半導体層の表面から半導体基
板に達するように配設された複数の溝と、この溝のそれ
ぞれの内壁に配設された絶縁膜と、この絶縁膜を介して
第１の半導体層と対向するように溝の内側に配設された
導電体と、第１の溝に配設された導電体とこの第１の溝
の絶縁膜を介して対向するように第１の半導体層の表面
の一部に配設された第１導電型の第２の半導体層と、第
１の溝に配設された導電体の表面と第２の半導体層の表
面の一部とを覆うように配設された絶縁層と、第２の溝
に配設された導電体と短絡されるとともに第１及び第２
の半導体層の表面上に配設された第１の主電極と、半導
体基板の第２の主面上に配設された第２の主電極と、第
１の溝に配設された導電体と接続された制御電極と、を
備えたものである。
【００２０】この第８の発明にかかる絶縁ゲート型半導
体装置は、溝の底部の導電体に絶縁膜を介して対向する
半導体基板の一部に、第１の半導体層よりも不純物濃度
が低い第２導電型の第３の半導体層が配設されたことを
特徴とするものである。この第９の発明にかかる絶縁ゲ
ート型半導体装置は、第３の半導体層が第２の溝の導電
体のみに対向して配設されるようにしたものである。
体装置は、溝の底部の導電体に絶縁膜を介して対向する
半導体基板の一部に、第１の半導体層よりも不純物濃度
が低い第２導電型の第３の半導体層が配設されたことを
特徴とするものである。この第９の発明にかかる絶縁ゲ
ート型半導体装置は、第３の半導体層が第２の溝の導電
体のみに対向して配設されるようにしたものである。
【００２１】この第１０の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第１の溝と第２の溝とが交互に
配設されるとともに第２の半導体層が第１の溝の両側に
隣接して延在するようにしたものである。この第１１の
発明にかかる絶縁ゲート型半導体装置の製造方法は、第
１の溝と第２の溝とが交互に配設されるとともに第２の
半導体層が第１及び第２の溝に交差し複数帯状に配設さ
れるようにしたものである。
導体装置の製造方法は、第１の溝と第２の溝とが交互に
配設されるとともに第２の半導体層が第１の溝の両側に
隣接して延在するようにしたものである。この第１１の
発明にかかる絶縁ゲート型半導体装置の製造方法は、第
１の溝と第２の溝とが交互に配設されるとともに第２の
半導体層が第１及び第２の溝に交差し複数帯状に配設さ
れるようにしたものである。
【００２２】この第１２の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第１と第２の主面を有する第１
導電型の半導体基板の第１の主面に第２導電型の不純物
を低濃度に注入し拡散する第１の注入工程と、この第１
の注入工程により形成された第１の半導体層の表面に第
２導電型の不純物を第１の注入工程よりも高濃度に注入
し拡散する第２の注入工程と、第２の注入工程により形
成された第２の半導体層の表面上に、この第２の半導体
層の表面の一部を除いて形成された第１の開口を有する
レジストパターンを形成し、このレジストパターンをマ
スクとして第１導電型の不純物を注入し拡散する第３の
注入工程と、第２の半導体層表面及び第３の注入工程に
より形成された第３の半導体層の表面上に、第３の半導
体層表面の一部を囲む第２の開口を有する遮蔽膜を形成
し、この遮蔽膜をマスクとして深さが半導体基板に達す
るまで半導体を除去する第１の除去工程と、第１の除去
工程により形成された溝の表面に絶縁膜を形成する工程
と、溝を埋設するように絶縁膜上に導電体を積層する第
１の積層工程と、溝内の導電体を残して、積層された導
電体を溝の開口部まで一様に除去する第２の除去工程
と、遮蔽膜表面上及び溝に埋設された導電体表面上に絶
縁層を積層する第２の積層工程と、絶縁層表面上に、第
２の半導体層表面及び第３の半導体層表面の一部を囲む
開口を有するレジストパターンを形成し、このレジスト
パターンをマスクとして絶縁層及び遮蔽膜を除去する第
３の除去工程と、第３の除去工程により露出した第２及
び第３の半導体層表面上に導電体を積層し第１の主電極
を形成する工程と、半導体基板の第２の主面上に導電体
を積層し第２の主電極を形成する工程と、溝に埋設され
た導電体と電気的に接続される制御電極を形成する工程
と、を備えたものである。
導体装置の製造方法は、第１と第２の主面を有する第１
導電型の半導体基板の第１の主面に第２導電型の不純物
を低濃度に注入し拡散する第１の注入工程と、この第１
の注入工程により形成された第１の半導体層の表面に第
２導電型の不純物を第１の注入工程よりも高濃度に注入
し拡散する第２の注入工程と、第２の注入工程により形
成された第２の半導体層の表面上に、この第２の半導体
層の表面の一部を除いて形成された第１の開口を有する
レジストパターンを形成し、このレジストパターンをマ
スクとして第１導電型の不純物を注入し拡散する第３の
注入工程と、第２の半導体層表面及び第３の注入工程に
より形成された第３の半導体層の表面上に、第３の半導
体層表面の一部を囲む第２の開口を有する遮蔽膜を形成
し、この遮蔽膜をマスクとして深さが半導体基板に達す
るまで半導体を除去する第１の除去工程と、第１の除去
工程により形成された溝の表面に絶縁膜を形成する工程
と、溝を埋設するように絶縁膜上に導電体を積層する第
１の積層工程と、溝内の導電体を残して、積層された導
電体を溝の開口部まで一様に除去する第２の除去工程
と、遮蔽膜表面上及び溝に埋設された導電体表面上に絶
縁層を積層する第２の積層工程と、絶縁層表面上に、第
２の半導体層表面及び第３の半導体層表面の一部を囲む
開口を有するレジストパターンを形成し、このレジスト
パターンをマスクとして絶縁層及び遮蔽膜を除去する第
３の除去工程と、第３の除去工程により露出した第２及
び第３の半導体層表面上に導電体を積層し第１の主電極
を形成する工程と、半導体基板の第２の主面上に導電体
を積層し第２の主電極を形成する工程と、溝に埋設され
た導電体と電気的に接続される制御電極を形成する工程
と、を備えたものである。
【００２３】この第１３の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第１の除去工程の後に、第１の
半導体層の溝内壁表面領域の第２導電型の不純物が除去
されるように溝内壁に酸化膜を形成する工程と酸化膜除
去工程とをさらに加えたものである。
導体装置の製造方法は、第１の除去工程の後に、第１の
半導体層の溝内壁表面領域の第２導電型の不純物が除去
されるように溝内壁に酸化膜を形成する工程と酸化膜除
去工程とをさらに加えたものである。
【００２４】この第１４の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第３の注入工程のレジストパタ
ーンの第１の開口が複数帯状に並列して開口されるとと
もに第１の除去工程の遮蔽膜の第２の開口が第１の開口
のそれぞれに対応する位置で第１の開口の長手方向に第
１の開口より幅の狭い帯状に開口されるようにしたもの
である。
導体装置の製造方法は、第３の注入工程のレジストパタ
ーンの第１の開口が複数帯状に並列して開口されるとと
もに第１の除去工程の遮蔽膜の第２の開口が第１の開口
のそれぞれに対応する位置で第１の開口の長手方向に第
１の開口より幅の狭い帯状に開口されるようにしたもの
である。
【００２５】この第１５の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第３の注入工程のレジストパタ
ーンの第１の開口が所定の間隔で帯状に並列して複数開
口されるとともに第１の除去工程の遮蔽膜の第２の開口
が複数の上記第１の開口と交差する方向に複数帯状に開
口されるようにしたものである。
導体装置の製造方法は、第３の注入工程のレジストパタ
ーンの第１の開口が所定の間隔で帯状に並列して複数開
口されるとともに第１の除去工程の遮蔽膜の第２の開口
が複数の上記第１の開口と交差する方向に複数帯状に開
口されるようにしたものである。
【００２６】この第１６の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第１と第２の主面を有する第１
導電型の半導体基板の第１の主面に第２導電型の不純物
を注入し拡散する第１の注入工程と、この第１の注入工
程により形成された第１の半導体層の表面上に、この第
１の半導体層の表面の一部を除いて形成された第１の開
口を有するレジストパターンを形成し、このレジストパ
ターンをマスクとして第１導電型の不純物を注入し拡散
する第２の注入工程と、第１の半導体層表面及び第２の
注入工程により形成された第２の半導体層表面上に、上
記第１の半導体層表面上に延在する第２の開口と第２の
半導体層表面の一部を囲む第３の開口とを有する遮蔽膜
を形成し、この遮蔽膜をマスクとして深さがそれぞれ半
導体基板に達するまで半導体を除去する第１の除去工程
と、第１の除去工程により、第２の開口と第３の開口に
それぞれ対応して形成された第１及び第２の溝の表面に
絶縁膜を形成する工程と、第１及び第２の溝を埋設する
ように絶縁膜上に第１の導電体を積層する第１の積層工
程と、第１及び第２の溝内の導電体を残して、積層され
た第１の導電体を第１及び第２の溝の開口部まで一様に
除去する第２の除去工程と、遮蔽膜と第１及び第２の溝
に埋設された第１の導電体との表面上に絶縁層を積層す
る第２の積層工程と、絶縁層表面上に、第１の半導体層
表面、第２の半導体層表面の一部及び第１の溝に埋設さ
れた第１の導電体表面を囲む開口を有するレジストパタ
ーンを形成し、このレジストパターンをマスクとして絶
縁層及び絶縁膜を除去する第３の除去工程と、第３の除
去工程により露出した第１及び第２の半導体層と第１の
溝に埋設された第１の導電体との表面上に第２の導電体
を積層し第１の主電極を形成する工程と、半導体基板の
第２の主面上に第２の導電体を積層し第２の主電極を形
成する工程と、第２の溝に埋設された第１の導電体と電
気的に接続される制御電極を形成する工程と、を備えた
ものである。
導体装置の製造方法は、第１と第２の主面を有する第１
導電型の半導体基板の第１の主面に第２導電型の不純物
を注入し拡散する第１の注入工程と、この第１の注入工
程により形成された第１の半導体層の表面上に、この第
１の半導体層の表面の一部を除いて形成された第１の開
口を有するレジストパターンを形成し、このレジストパ
ターンをマスクとして第１導電型の不純物を注入し拡散
する第２の注入工程と、第１の半導体層表面及び第２の
注入工程により形成された第２の半導体層表面上に、上
記第１の半導体層表面上に延在する第２の開口と第２の
半導体層表面の一部を囲む第３の開口とを有する遮蔽膜
を形成し、この遮蔽膜をマスクとして深さがそれぞれ半
導体基板に達するまで半導体を除去する第１の除去工程
と、第１の除去工程により、第２の開口と第３の開口に
それぞれ対応して形成された第１及び第２の溝の表面に
絶縁膜を形成する工程と、第１及び第２の溝を埋設する
ように絶縁膜上に第１の導電体を積層する第１の積層工
程と、第１及び第２の溝内の導電体を残して、積層され
た第１の導電体を第１及び第２の溝の開口部まで一様に
除去する第２の除去工程と、遮蔽膜と第１及び第２の溝
に埋設された第１の導電体との表面上に絶縁層を積層す
る第２の積層工程と、絶縁層表面上に、第１の半導体層
表面、第２の半導体層表面の一部及び第１の溝に埋設さ
れた第１の導電体表面を囲む開口を有するレジストパタ
ーンを形成し、このレジストパターンをマスクとして絶
縁層及び絶縁膜を除去する第３の除去工程と、第３の除
去工程により露出した第１及び第２の半導体層と第１の
溝に埋設された第１の導電体との表面上に第２の導電体
を積層し第１の主電極を形成する工程と、半導体基板の
第２の主面上に第２の導電体を積層し第２の主電極を形
成する工程と、第２の溝に埋設された第１の導電体と電
気的に接続される制御電極を形成する工程と、を備えた
ものである。
【００２７】この第１７の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第１の除去工程に続けて、第２
及び第３の開口を有する遮蔽膜をマスクとして、第１及
び第２の溝の底部の半導体基板に第２導電型の不純物を
低濃度に注入し拡散する第３の注入工程をさらに加えた
ものである。この第１８の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第２の注入工程のレジストパタ
ーンの第１の開口が帯状に所定の間隔で複数開口される
とともに第１の除去工程の遮蔽膜の第３の開口が第１の
開口に対応する位置で第１の開口の長手方向にそって第
１の開口より幅の狭い帯状に延在しかつ第１の除去工程
の遮蔽膜の第２の開口及び第３の開口がそれぞれ交互に
複数並列して配設されてなるものである。
導体装置の製造方法は、第１の除去工程に続けて、第２
及び第３の開口を有する遮蔽膜をマスクとして、第１及
び第２の溝の底部の半導体基板に第２導電型の不純物を
低濃度に注入し拡散する第３の注入工程をさらに加えた
ものである。この第１８の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第２の注入工程のレジストパタ
ーンの第１の開口が帯状に所定の間隔で複数開口される
とともに第１の除去工程の遮蔽膜の第３の開口が第１の
開口に対応する位置で第１の開口の長手方向にそって第
１の開口より幅の狭い帯状に延在しかつ第１の除去工程
の遮蔽膜の第２の開口及び第３の開口がそれぞれ交互に
複数並列して配設されてなるものである。
【００２８】この第１９の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第２の注入工程のレジストパタ
ーンの第１の開口は複数の帯状開口が所定の間隔で複数
列配設されてなるとともに、第１の除去工程の遮蔽膜の
第３の開口が第１の開口の位置と交差して帯状に延在し
かつ第１の除去工程の遮蔽膜の第２の開口及び第３の開
口がそれぞれ交互に複数並列して配設されてなるもので
ある。
導体装置の製造方法は、第２の注入工程のレジストパタ
ーンの第１の開口は複数の帯状開口が所定の間隔で複数
列配設されてなるとともに、第１の除去工程の遮蔽膜の
第３の開口が第１の開口の位置と交差して帯状に延在し
かつ第１の除去工程の遮蔽膜の第２の開口及び第３の開
口がそれぞれ交互に複数並列して配設されてなるもので
ある。
【００２９】この第２０の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第１の除去工程、絶縁膜を形成
する工程、第１の積層工程、第２の除去工程及び第２の
積層工程に替えて、第１の半導体層表面上及び第２の注
入工程により形成された第２の半導体層表面上に、第１
の半導体層表面の一部を囲む第２の開口を有する遮蔽膜
を形成し、この遮蔽膜をマスクとして深さが半導体基板
に達するまで半導体を除去する第４の除去工程と、第４
の除去工程により第１の半導体層表面に開口して形成さ
れた第１の溝の底部の半導体基板に、第２の開口を有す
る遮蔽膜をマスクとして第２導電型の不純物を低濃度に
注入し拡散する第４の注入工程と、第１の溝の表面に絶
縁膜を形成する工程と、第１の溝を埋設するように絶縁
膜及び遮蔽膜上に第１の導電体を積層する第３の積層工
程と、第１の溝内の第１の導電体を残して、積層された
第１の導電体を第１の溝の開口部まで一様に除去する第
５の除去工程と、第１の溝に埋設された導電体表面に遮
蔽膜を形成する工程と、第１の溝に埋設された導電体並
びに第１及び第２の半導体層の表面上に形成された遮蔽
膜に、第２の半導体層表面の一部を囲む第３の開口を形
成し、この遮蔽膜をマスクとして深さが半導体基板に達
するまで半導体を除去する第６の除去工程と、第６の除
去工程により第２の半導体層表面に開口して形成された
第２の溝の表面に絶縁膜を形成する工程と、第２の溝を
埋設するように絶縁膜及び遮蔽膜上に第１の導電体を積
層する第４の積層工程と、第２の溝内の第１の導電体を
残して、積層された第１の導電体を第２の溝の開口部ま
で一様に除去する第７の除去工程と、第２の溝に埋設さ
れた第１の導電体表面及び遮蔽膜上に絶縁層を形成する
第５の積層工程と、を加入するものである。
導体装置の製造方法は、第１の除去工程、絶縁膜を形成
する工程、第１の積層工程、第２の除去工程及び第２の
積層工程に替えて、第１の半導体層表面上及び第２の注
入工程により形成された第２の半導体層表面上に、第１
の半導体層表面の一部を囲む第２の開口を有する遮蔽膜
を形成し、この遮蔽膜をマスクとして深さが半導体基板
に達するまで半導体を除去する第４の除去工程と、第４
の除去工程により第１の半導体層表面に開口して形成さ
れた第１の溝の底部の半導体基板に、第２の開口を有す
る遮蔽膜をマスクとして第２導電型の不純物を低濃度に
注入し拡散する第４の注入工程と、第１の溝の表面に絶
縁膜を形成する工程と、第１の溝を埋設するように絶縁
膜及び遮蔽膜上に第１の導電体を積層する第３の積層工
程と、第１の溝内の第１の導電体を残して、積層された
第１の導電体を第１の溝の開口部まで一様に除去する第
５の除去工程と、第１の溝に埋設された導電体表面に遮
蔽膜を形成する工程と、第１の溝に埋設された導電体並
びに第１及び第２の半導体層の表面上に形成された遮蔽
膜に、第２の半導体層表面の一部を囲む第３の開口を形
成し、この遮蔽膜をマスクとして深さが半導体基板に達
するまで半導体を除去する第６の除去工程と、第６の除
去工程により第２の半導体層表面に開口して形成された
第２の溝の表面に絶縁膜を形成する工程と、第２の溝を
埋設するように絶縁膜及び遮蔽膜上に第１の導電体を積
層する第４の積層工程と、第２の溝内の第１の導電体を
残して、積層された第１の導電体を第２の溝の開口部ま
で一様に除去する第７の除去工程と、第２の溝に埋設さ
れた第１の導電体表面及び遮蔽膜上に絶縁層を形成する
第５の積層工程と、を加入するものである。
【００３０】この第２１の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第２の注入工程のレジストパタ
ーンの第１の開口が帯状に所定の間隔で複数開口される
とともに第６の除去工程の遮蔽膜の第３の開口が第１の
開口に対応する位置で第１の開口の長手方向にそって第
１の開口より幅の狭い帯状に延在しかつ第４の除去工程
の遮蔽膜の第２の開口に対応する位置それぞれと第３の
開口それぞれが交互に複数並列して配設されてなるもの
である。
導体装置の製造方法は、第２の注入工程のレジストパタ
ーンの第１の開口が帯状に所定の間隔で複数開口される
とともに第６の除去工程の遮蔽膜の第３の開口が第１の
開口に対応する位置で第１の開口の長手方向にそって第
１の開口より幅の狭い帯状に延在しかつ第４の除去工程
の遮蔽膜の第２の開口に対応する位置それぞれと第３の
開口それぞれが交互に複数並列して配設されてなるもの
である。
【００３１】この第２２の発明にかかる絶縁ゲート型半
導体装置の製造方法は、第２の注入工程のレジストパタ
ーンの第１の開口は複数の帯状開口が所定の間隔で複数
列配設されてなるとともに、第６の除去工程の遮蔽膜の
第３の開口が第１の開口の位置と交差して帯状に延在し
かつ第４の除去工程の遮蔽膜の第２の開口に対応する位
置それぞれと第３の開口それぞれが交互に複数並列する
ように配設されてなるものである。
導体装置の製造方法は、第２の注入工程のレジストパタ
ーンの第１の開口は複数の帯状開口が所定の間隔で複数
列配設されてなるとともに、第６の除去工程の遮蔽膜の
第３の開口が第１の開口の位置と交差して帯状に延在し
かつ第４の除去工程の遮蔽膜の第２の開口に対応する位
置それぞれと第３の開口それぞれが交互に複数並列する
ように配設されてなるものである。
【００３２】
【作用】第１の発明のように構成された絶縁ゲート型半
導体装置は、第１の半導体層よりも不純物濃度が低い第
２導電型の第３の半導体層を半導体基板の第１の主面と
第１の半導体層との間に配設しているので、第１の主電
極と第２の主電極との間に電圧を印加したとき、空乏層
は第３の半導体層にも延び、溝先端隅部の電界が緩和さ
れる。
導体装置は、第１の半導体層よりも不純物濃度が低い第
２導電型の第３の半導体層を半導体基板の第１の主面と
第１の半導体層との間に配設しているので、第１の主電
極と第２の主電極との間に電圧を印加したとき、空乏層
は第３の半導体層にも延び、溝先端隅部の電界が緩和さ
れる。
【００３３】第２の発明のように構成された絶縁ゲート
型半導体装置は、第３の半導体層が半導体基板の一部を
介して溝と対向しているので、チャンネル領域が第１の
半導体層に形成され、チャネル長さが短くなるから、オ
ン電圧を低くすることができる。
型半導体装置は、第３の半導体層が半導体基板の一部を
介して溝と対向しているので、チャンネル領域が第１の
半導体層に形成され、チャネル長さが短くなるから、オ
ン電圧を低くすることができる。
【００３４】第３の発明のように構成された絶縁ゲート
型半導体装置は、第２の半導体層が溝の開口に隣接して
延在しているので、形成されるチャネル幅が広くなり電
流容量を大きくできる。
型半導体装置は、第２の半導体層が溝の開口に隣接して
延在しているので、形成されるチャネル幅が広くなり電
流容量を大きくできる。
【００３５】第４の発明のように構成された絶縁ゲート
型半導体装置は、第２の半導体層が複数の溝の開口の両
側に隣接して延在するとともにり合う溝間に延在する第
２の半導体層を第１の半導体層を介して配設したので、
複数のセル領域が構成でき大電流容量の素子を構成する
ことができる。第５の発明のように構成された絶縁ゲー
ト型半導体装置は、第２の半導体層を溝の開口と交差し
て第１の半導体層と交互に配設したので、溝間隔を狭く
でき、セルの高密度化を図ることができる。
型半導体装置は、第２の半導体層が複数の溝の開口の両
側に隣接して延在するとともにり合う溝間に延在する第
２の半導体層を第１の半導体層を介して配設したので、
複数のセル領域が構成でき大電流容量の素子を構成する
ことができる。第５の発明のように構成された絶縁ゲー
ト型半導体装置は、第２の半導体層を溝の開口と交差し
て第１の半導体層と交互に配設したので、溝間隔を狭く
でき、セルの高密度化を図ることができる。
【００３６】第６の発明のように構成された絶縁ゲート
型半導体装置は、第２の半導体層を複数の溝の開口と交
差して複数並列して延在させたので、セル領域を多数形
成でき、大電流容量の素子を構成することができる。第
７の発明のように構成された絶縁ゲート型半導体装置
は、制御電極と接続された導電体が配設された第１の溝
と第１の主電極と短絡された導電体が配設された第２の
溝とを備えているので、第２の溝を介して第１の溝相互
の距離を短縮でき、溝先端隅部相互間で電界が干渉し、
溝先端隅部の電界が相互に引張り合うので、溝先端隅部
の電界が緩和される。
型半導体装置は、第２の半導体層を複数の溝の開口と交
差して複数並列して延在させたので、セル領域を多数形
成でき、大電流容量の素子を構成することができる。第
７の発明のように構成された絶縁ゲート型半導体装置
は、制御電極と接続された導電体が配設された第１の溝
と第１の主電極と短絡された導電体が配設された第２の
溝とを備えているので、第２の溝を介して第１の溝相互
の距離を短縮でき、溝先端隅部相互間で電界が干渉し、
溝先端隅部の電界が相互に引張り合うので、溝先端隅部
の電界が緩和される。
【００３７】第８の発明のように構成された絶縁ゲート
型半導体装置は、溝の底部の導電体に絶縁膜を介して対
向する半導体基板の一部に、第１の半導体層よりも不純
物濃度が低い第２導電型の第３の半導体層を配設してい
るので、溝先端隅部相互間で電界が干渉し易くなり溝先
端隅部の電界がより緩和される。第９の発明のように構
成された絶縁ゲート型半導体装置は、第３の半導体層を
第２の溝の導電体のみに対向して配設したので、オン電
圧を低く押さえることができる。
型半導体装置は、溝の底部の導電体に絶縁膜を介して対
向する半導体基板の一部に、第１の半導体層よりも不純
物濃度が低い第２導電型の第３の半導体層を配設してい
るので、溝先端隅部相互間で電界が干渉し易くなり溝先
端隅部の電界がより緩和される。第９の発明のように構
成された絶縁ゲート型半導体装置は、第３の半導体層を
第２の溝の導電体のみに対向して配設したので、オン電
圧を低く押さえることができる。
【００３８】第１０の発明のように構成された絶縁ゲー
ト型半導体装置は、第１の溝と第２の溝とが交互に配設
されるとともに第２の半導体層が第１の溝の両側に隣接
して延在ているので、形成されるチャネル幅が広くな
る。第１１の発明のように構成された絶縁ゲート型半導
体装置は、第１の溝と第２の溝とが交互に配設されると
ともに第２の半導体層が第１及び第２の溝に交差し複数
帯状に配設されたので溝間隔を狭く、複数の溝が配設で
き、セルの高密度化を図ることができる。
ト型半導体装置は、第１の溝と第２の溝とが交互に配設
されるとともに第２の半導体層が第１の溝の両側に隣接
して延在ているので、形成されるチャネル幅が広くな
る。第１１の発明のように構成された絶縁ゲート型半導
体装置は、第１の溝と第２の溝とが交互に配設されると
ともに第２の半導体層が第１及び第２の溝に交差し複数
帯状に配設されたので溝間隔を狭く、複数の溝が配設で
き、セルの高密度化を図ることができる。
【００３９】第１２の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１と第２の主面を有す
る第１導電型の半導体基板の第１の主面に第２導電型の
不純物を低濃度に注入し拡散する第１の注入工程と、こ
の第１の注入工程により形成された第１の半導体層の表
面に第２導電型の不純物を第１の注入工程よりも高濃度
に注入し拡散する第２の注入工程とを備えているので、
第１の半導体層よりも不純物濃度が低い第２導電型の第
３の半導体層を半導体基板の第１の主面と第１の半導体
層との間に配設することができる。
ト型半導体装置の製造方法は、第１と第２の主面を有す
る第１導電型の半導体基板の第１の主面に第２導電型の
不純物を低濃度に注入し拡散する第１の注入工程と、こ
の第１の注入工程により形成された第１の半導体層の表
面に第２導電型の不純物を第１の注入工程よりも高濃度
に注入し拡散する第２の注入工程とを備えているので、
第１の半導体層よりも不純物濃度が低い第２導電型の第
３の半導体層を半導体基板の第１の主面と第１の半導体
層との間に配設することができる。
【００４０】第１３の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の除去工程の後に、
第１の半導体層の溝内壁表面領域の第２導電型の不純物
が除去されるように溝内壁に酸化膜を形成する工程と酸
化膜除去工程とをさらに加えたので、第３の半導体層を
半導体基板の一部を介して溝と対向させることができ
る。
ト型半導体装置の製造方法は、第１の除去工程の後に、
第１の半導体層の溝内壁表面領域の第２導電型の不純物
が除去されるように溝内壁に酸化膜を形成する工程と酸
化膜除去工程とをさらに加えたので、第３の半導体層を
半導体基板の一部を介して溝と対向させることができ
る。
【００４１】第１４の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の開口が複数帯状に
並列して開口されレジストパターンを用いる第３の注入
工程と、第１の開口のそれぞれに対応する位置で第１の
開口の長手方向に第１の開口より幅の狭い帯状に第２の
開口が開口されている遮蔽膜を用いる第１の除去工程と
を備えているので、第２の半導体層を複数の溝の開口の
両側に沿って延在させるとともに隣接する溝間に延在す
る第２の半導体層を第１の半導体層を介して配設するこ
とができる。
ト型半導体装置の製造方法は、第１の開口が複数帯状に
並列して開口されレジストパターンを用いる第３の注入
工程と、第１の開口のそれぞれに対応する位置で第１の
開口の長手方向に第１の開口より幅の狭い帯状に第２の
開口が開口されている遮蔽膜を用いる第１の除去工程と
を備えているので、第２の半導体層を複数の溝の開口の
両側に沿って延在させるとともに隣接する溝間に延在す
る第２の半導体層を第１の半導体層を介して配設するこ
とができる。
【００４２】第１５の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の開口が所定の間隔
で帯状に並列して複数開口されたレジストパターンを用
いる第３の注入工程と、第２の開口が複数の第１の開口
と交差する方向に複数帯状に開口された遮蔽膜を用いる
第１の除去工程とを備えているので、第２の半導体層を
複数の溝の開口と交差して複数並列して延在させること
ができる。
ト型半導体装置の製造方法は、第１の開口が所定の間隔
で帯状に並列して複数開口されたレジストパターンを用
いる第３の注入工程と、第２の開口が複数の第１の開口
と交差する方向に複数帯状に開口された遮蔽膜を用いる
第１の除去工程とを備えているので、第２の半導体層を
複数の溝の開口と交差して複数並列して延在させること
ができる。
【００４３】第１６の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の注入工程により形
成された第１の半導体層の表面上に、この第１の半導体
層の表面の一部を除いて形成された第１の開口を有する
レジストパターンを形成し、このレジストパターンをマ
スクとして第１導電型の不純物を注入し拡散する第２の
注入工程と、第１の半導体層表面及び第２の注入工程に
より形成された第２の半導体層表面上に、第１の半導体
層表面上に延在する第２の開口と第２の半導体層表面の
一部を囲む第３の開口とを有する遮蔽膜を形成し、この
遮蔽膜をマスクとして深さがそれぞれ半導体基板に達す
るまで半導体を除去する第１の除去工程とを備えている
ので、第１導電型の半導体基板の第１の主面上に第２導
電型の第１の半導体層を配設し、この第１の半導体層の
表面で開口を有し互いに並行した第１の溝と第２の溝と
からなり、その深さが第１の半導体層の表面から半導体
基板に達するような複数の溝を配設し、この溝のそれぞ
れの内壁に絶縁膜を配設し、この絶縁膜を介して第１の
半導体層と対向するように溝の内側に導電体を配設し、
第１の溝に配設された導電体とこの第１の溝の絶縁膜を
介して対向するように第１の半導体層の表面の一部に第
１導電型の第２の半導体層を配設することができる。
ト型半導体装置の製造方法は、第１の注入工程により形
成された第１の半導体層の表面上に、この第１の半導体
層の表面の一部を除いて形成された第１の開口を有する
レジストパターンを形成し、このレジストパターンをマ
スクとして第１導電型の不純物を注入し拡散する第２の
注入工程と、第１の半導体層表面及び第２の注入工程に
より形成された第２の半導体層表面上に、第１の半導体
層表面上に延在する第２の開口と第２の半導体層表面の
一部を囲む第３の開口とを有する遮蔽膜を形成し、この
遮蔽膜をマスクとして深さがそれぞれ半導体基板に達す
るまで半導体を除去する第１の除去工程とを備えている
ので、第１導電型の半導体基板の第１の主面上に第２導
電型の第１の半導体層を配設し、この第１の半導体層の
表面で開口を有し互いに並行した第１の溝と第２の溝と
からなり、その深さが第１の半導体層の表面から半導体
基板に達するような複数の溝を配設し、この溝のそれぞ
れの内壁に絶縁膜を配設し、この絶縁膜を介して第１の
半導体層と対向するように溝の内側に導電体を配設し、
第１の溝に配設された導電体とこの第１の溝の絶縁膜を
介して対向するように第１の半導体層の表面の一部に第
１導電型の第２の半導体層を配設することができる。
【００４４】第１７の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の除去工程に続け
て、第２及び第３の開口を有する遮蔽膜をマスクとし
て、第１及び第２の溝の底部の半導体基板に第２導電型
の不純物を低濃度に注入し拡散する第３の注入工程をさ
らに加えたので、第１及び第２の溝の底部の導電体に絶
縁膜を介して対向する半導体基板の一部に、第１の半導
体層よりも不純物濃度が低い第２導電型の第３の半導体
層が配設することができる。
ト型半導体装置の製造方法は、第１の除去工程に続け
て、第２及び第３の開口を有する遮蔽膜をマスクとし
て、第１及び第２の溝の底部の半導体基板に第２導電型
の不純物を低濃度に注入し拡散する第３の注入工程をさ
らに加えたので、第１及び第２の溝の底部の導電体に絶
縁膜を介して対向する半導体基板の一部に、第１の半導
体層よりも不純物濃度が低い第２導電型の第３の半導体
層が配設することができる。
【００４５】第１８の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の開口が帯状に所定
の間隔で複数開口されたレジストパターンを用いる第２
の注入工程と、第３の開口が第１の開口に対応する位置
で第１の開口の長手方向にそって第１の開口より幅の狭
い帯状に延在しかつ第２の開口及び第３の開口がそれぞ
れ交互に複数並列して配設された遮蔽膜を用いる第１の
除去工程とを備えているので、複数のセルを形成でき
る。
ト型半導体装置の製造方法は、第１の開口が帯状に所定
の間隔で複数開口されたレジストパターンを用いる第２
の注入工程と、第３の開口が第１の開口に対応する位置
で第１の開口の長手方向にそって第１の開口より幅の狭
い帯状に延在しかつ第２の開口及び第３の開口がそれぞ
れ交互に複数並列して配設された遮蔽膜を用いる第１の
除去工程とを備えているので、複数のセルを形成でき
る。
【００４６】第１９の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、複数の帯状開口が所定の
間隔で複数列配設されてなる第１の開口を有するレジス
トパターンを用いる第２の注入工程と、第３の開口が第
１の開口の位置と交差して帯状に延在しかつ第２の開口
及び第３の開口がそれぞれ交互に複数並列して配設され
てなる遮蔽膜を用いる第１の除去工程とを備えているの
で、複数のセルを形成できる。
ト型半導体装置の製造方法は、複数の帯状開口が所定の
間隔で複数列配設されてなる第１の開口を有するレジス
トパターンを用いる第２の注入工程と、第３の開口が第
１の開口の位置と交差して帯状に延在しかつ第２の開口
及び第３の開口がそれぞれ交互に複数並列して配設され
てなる遮蔽膜を用いる第１の除去工程とを備えているの
で、複数のセルを形成できる。
【００４７】第２０の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の半導体層表面上及
び第２の注入工程により形成された第２の半導体層表面
上に、第１の半導体層表面の一部を囲む第２の開口を有
する遮蔽膜を形成し、この遮蔽膜をマスクとして深さが
半導体基板に達するまで半導体を除去する第４の除去工
程と、第４の除去工程により第１の半導体層表面に開口
して形成された第１の溝の底部の半導体基板に、第２の
開口を有する遮蔽膜をマスクとして第２導電型の不純物
を低濃度に注入する第４の注入工程と、第１の溝の表面
に絶縁膜を形成する工程と、第１の溝を埋設するように
絶縁膜及び遮蔽膜上に第１の導電体を積層する第３の積
層工程と、第１の溝内の第１の導電体を残して、積層さ
れた第１の導電体を第１の溝の開口部まで一様に除去す
る第５の除去工程と、第１の溝に埋設された導電体表面
に遮蔽膜を形成する工程と、第１の溝に埋設された導電
体並びに第１及び第２の半導体層の表面上に形成された
遮蔽膜に、第２の半導体層表面の一部を囲む第３の開口
を形成し、この遮蔽膜をマスクとして深さが半導体基板
に達するまで半導体を除去する第６の除去工程と、第６
の除去工程により第２の半導体層表面に開口して形成さ
れた第２の溝の表面に絶縁膜を形成する工程と、第２の
溝を埋設するように絶縁膜及び遮蔽膜上に第１の導電体
を積層する第４の積層工程と、第２の溝内の第１の導電
体を残して、積層された第１の導電体を第２の溝の開口
部まで一様に除去する第７の除去工程と、第２の溝に埋
設された第１の導電体表面及び遮蔽膜上に絶縁層を形成
する第５の積層工程とを備えているので、第２の溝の底
部の上記導電体に上記絶縁膜を介して対向する上記半導
体基板の一部に、第１の半導体層よりも不純物濃度が低
い第２導電型の第３の半導体層が配設することができ
る。
ト型半導体装置の製造方法は、第１の半導体層表面上及
び第２の注入工程により形成された第２の半導体層表面
上に、第１の半導体層表面の一部を囲む第２の開口を有
する遮蔽膜を形成し、この遮蔽膜をマスクとして深さが
半導体基板に達するまで半導体を除去する第４の除去工
程と、第４の除去工程により第１の半導体層表面に開口
して形成された第１の溝の底部の半導体基板に、第２の
開口を有する遮蔽膜をマスクとして第２導電型の不純物
を低濃度に注入する第４の注入工程と、第１の溝の表面
に絶縁膜を形成する工程と、第１の溝を埋設するように
絶縁膜及び遮蔽膜上に第１の導電体を積層する第３の積
層工程と、第１の溝内の第１の導電体を残して、積層さ
れた第１の導電体を第１の溝の開口部まで一様に除去す
る第５の除去工程と、第１の溝に埋設された導電体表面
に遮蔽膜を形成する工程と、第１の溝に埋設された導電
体並びに第１及び第２の半導体層の表面上に形成された
遮蔽膜に、第２の半導体層表面の一部を囲む第３の開口
を形成し、この遮蔽膜をマスクとして深さが半導体基板
に達するまで半導体を除去する第６の除去工程と、第６
の除去工程により第２の半導体層表面に開口して形成さ
れた第２の溝の表面に絶縁膜を形成する工程と、第２の
溝を埋設するように絶縁膜及び遮蔽膜上に第１の導電体
を積層する第４の積層工程と、第２の溝内の第１の導電
体を残して、積層された第１の導電体を第２の溝の開口
部まで一様に除去する第７の除去工程と、第２の溝に埋
設された第１の導電体表面及び遮蔽膜上に絶縁層を形成
する第５の積層工程とを備えているので、第２の溝の底
部の上記導電体に上記絶縁膜を介して対向する上記半導
体基板の一部に、第１の半導体層よりも不純物濃度が低
い第２導電型の第３の半導体層が配設することができ
る。
【００４８】第２１の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、帯状に所定の間隔で複数
開口された第１の開口を有するレジストパターンを用い
る第２の注入工程と、第３の開口が第１の開口に対応す
る位置で第１の開口の長手方向にそって第１の開口より
幅の狭い帯状に延在しかつ第４の除去工程の遮蔽膜の第
２の開口に対応する位置それぞれと第３の開口それぞれ
が交互に複数並列して配設されてなる遮蔽膜を用いる第
６の除去工程とを備えているので、複数のセルを形成で
きる。
ト型半導体装置の製造方法は、帯状に所定の間隔で複数
開口された第１の開口を有するレジストパターンを用い
る第２の注入工程と、第３の開口が第１の開口に対応す
る位置で第１の開口の長手方向にそって第１の開口より
幅の狭い帯状に延在しかつ第４の除去工程の遮蔽膜の第
２の開口に対応する位置それぞれと第３の開口それぞれ
が交互に複数並列して配設されてなる遮蔽膜を用いる第
６の除去工程とを備えているので、複数のセルを形成で
きる。
【００４９】第２２の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、複数の帯状開口が所定の
間隔で複数列配設されてなる第１の開口を有するレジス
トパターンを用いる第２の注入工程と、第３の開口が第
１の開口の位置と交差して帯状に延在しかつ第４の除去
工程の遮蔽膜の第２の開口に対応する位置それぞれと第
３の開口それぞれが交互に複数並列するように配設され
てなる遮蔽膜を用いる第６の除去工程とを備えているの
で、複数のセルを形成できる。
ト型半導体装置の製造方法は、複数の帯状開口が所定の
間隔で複数列配設されてなる第１の開口を有するレジス
トパターンを用いる第２の注入工程と、第３の開口が第
１の開口の位置と交差して帯状に延在しかつ第４の除去
工程の遮蔽膜の第２の開口に対応する位置それぞれと第
３の開口それぞれが交互に複数並列するように配設され
てなる遮蔽膜を用いる第６の除去工程とを備えているの
で、複数のセルを形成できる。
【００５０】
実施例１ 図１はこの発明の一実施例である絶縁ゲート型半導体装
置の平面図である。以下絶縁ゲート型半導体装置の一例
として、ＵＭＯＳを用いて説明する。図２は図１に示し
たＵＭＯＳの一部セルの部分平面図、図３は図２に示し
た一部セルのＡ−Ａ断面での部分断面図である。図２は
図３のソース電極４９および層間絶縁膜４８を取り除い
た状態で描かれている。図１において、３０はＵＭＯ
Ｓ、３１は第１の主電極としてのソース電極、３２はゲ
ート配線、３３は制御電極としてのゲートパッド、３４
は一部セルである。
置の平面図である。以下絶縁ゲート型半導体装置の一例
として、ＵＭＯＳを用いて説明する。図２は図１に示し
たＵＭＯＳの一部セルの部分平面図、図３は図２に示し
た一部セルのＡ−Ａ断面での部分断面図である。図２は
図３のソース電極４９および層間絶縁膜４８を取り除い
た状態で描かれている。図１において、３０はＵＭＯ
Ｓ、３１は第１の主電極としてのソース電極、３２はゲ
ート配線、３３は制御電極としてのゲートパッド、３４
は一部セルである。
【００５１】図２及び図３において、４１はＮ+基板、
４２はＮ-層で、Ｎ+基板４１とＮ-層とで半導体基板と
している。４３は第１の半導体層としてのＰベース層、
４４は第２の半導体層としてのＮ+ソース領域、４５は
溝としてのトレンチ、４６は絶縁膜、４７は導電体とし
てのポリシリコン、４８は絶縁層としての層間絶縁膜、
４９は第１の主電極としてのソース電極で図１で示した
ソース電極３１の一部である。５０は第２の主電極とし
てのドレイン電極、５１は第３の半導体層としてのＰ-
層、５２はチャネル領域である。
４２はＮ-層で、Ｎ+基板４１とＮ-層とで半導体基板と
している。４３は第１の半導体層としてのＰベース層、
４４は第２の半導体層としてのＮ+ソース領域、４５は
溝としてのトレンチ、４６は絶縁膜、４７は導電体とし
てのポリシリコン、４８は絶縁層としての層間絶縁膜、
４９は第１の主電極としてのソース電極で図１で示した
ソース電極３１の一部である。５０は第２の主電極とし
てのドレイン電極、５１は第３の半導体層としてのＰ-
層、５２はチャネル領域である。
【００５２】絶縁膜４６は通常は熱酸化膜でＳiＯ2、ポ
リシリコン４７はＰ型不純物がドープされ、ゲートとな
る。層間絶縁膜４８はボロンとリンを含有したシリケー
トガラス（以下ＢＰＳＧという）、ソース電極４９はＳ
i含有のＡｌ（以下Ａｌ−Ｓｉという）、ドレイン電極
５０はＴiＮiＡuでそれぞれ形成されている。ゲート配
線３２はセルのゲートと接続されていて、ゲートからゲ
ートパッドまでの経路のポリシリコン部分を少なくし
て、ゲートからゲートパッドまでの電気抵抗を下げると
ともに、素子の制御動作を素子全面で均一にする機能を
有している。
リシリコン４７はＰ型不純物がドープされ、ゲートとな
る。層間絶縁膜４８はボロンとリンを含有したシリケー
トガラス（以下ＢＰＳＧという）、ソース電極４９はＳ
i含有のＡｌ（以下Ａｌ−Ｓｉという）、ドレイン電極
５０はＴiＮiＡuでそれぞれ形成されている。ゲート配
線３２はセルのゲートと接続されていて、ゲートからゲ
ートパッドまでの経路のポリシリコン部分を少なくし
て、ゲートからゲートパッドまでの電気抵抗を下げると
ともに、素子の制御動作を素子全面で均一にする機能を
有している。
【００５３】この実施例のＵＭＯＳでは、Ｎ+基板４１
の表面にＮ-層４２が配設され、このＮ-層４２の上にＰ
-層５１が配設され、その上にＰベース層４３が配設さ
れている。Ｐベース層４３の表面にＮ+ソース領域４４
が間隔をおいて帯状に配設され、このＮ+ソース領域４
４の帯状形状の長手方向に沿って、Ｎ+ソース領域４４
の表面からＮ-層４２に貫通する溝４５が配設されてい
る。溝４５の内壁には、絶縁膜４６が配設され、溝４５
内部には、Ｎ+ソース領域４４の表面の開口部までポリ
シリコン４７が埋設されている。隣り合う溝４５相互
は、溝４５に隣接しているＮ+ソース領域４４とこのＮ+
ソース領域４４の間に配設されたＰベース層４３の露出
面とを介して配設されている。
の表面にＮ-層４２が配設され、このＮ-層４２の上にＰ
-層５１が配設され、その上にＰベース層４３が配設さ
れている。Ｐベース層４３の表面にＮ+ソース領域４４
が間隔をおいて帯状に配設され、このＮ+ソース領域４
４の帯状形状の長手方向に沿って、Ｎ+ソース領域４４
の表面からＮ-層４２に貫通する溝４５が配設されてい
る。溝４５の内壁には、絶縁膜４６が配設され、溝４５
内部には、Ｎ+ソース領域４４の表面の開口部までポリ
シリコン４７が埋設されている。隣り合う溝４５相互
は、溝４５に隣接しているＮ+ソース領域４４とこのＮ+
ソース領域４４の間に配設されたＰベース層４３の露出
面とを介して配設されている。
【００５４】ポリシリコン４７の表面は層間絶縁膜４８
で覆われており、この層間絶縁膜４８、Ｎ+ソース領域
４４及びＰベース層４３が配置された素子の表面上に、
Ｎ+ソース領域４４とＰベース層４３とが短絡するよう
にソース電極４９とポリシリコン４７と接続されたゲー
ト配線３２およびゲートパッド３３とが配設されてい
る。またＮ+基板４１のもう一方の表面上にドレイン電
極が配設されている。
で覆われており、この層間絶縁膜４８、Ｎ+ソース領域
４４及びＰベース層４３が配置された素子の表面上に、
Ｎ+ソース領域４４とＰベース層４３とが短絡するよう
にソース電極４９とポリシリコン４７と接続されたゲー
ト配線３２およびゲートパッド３３とが配設されてい
る。またＮ+基板４１のもう一方の表面上にドレイン電
極が配設されている。
【００５５】たとえば耐圧が６０Ｖ級の素子での各部分
の寸法を示すと、トレンチ間隔が約３μｍでセルピッチ
では約５μｍとなる。Ｐベース層４３表面からＮ-層４
２の底面までの深さは約８．５μｍ、トレンチ４５の深
さは２〜３μｍである。トレンチの先端はＰベース層４
３からＮ-層４２に０．５μｍ程度堀込まれている。Ｎ+
基板４１は３４０μｍ程度で、Ｎ型不純物としては通常
Ａsが使用される。
の寸法を示すと、トレンチ間隔が約３μｍでセルピッチ
では約５μｍとなる。Ｐベース層４３表面からＮ-層４
２の底面までの深さは約８．５μｍ、トレンチ４５の深
さは２〜３μｍである。トレンチの先端はＰベース層４
３からＮ-層４２に０．５μｍ程度堀込まれている。Ｎ+
基板４１は３４０μｍ程度で、Ｎ型不純物としては通常
Ａsが使用される。
【００５６】次に動作について説明する。ソース電極４
９とドレイン電極５０との間に所定のドレイン電圧ＶDS
を、またソース電極４９とゲート４７との間に所定のゲ
ート電圧ＶGSを印加すると、絶縁膜４６はゲート絶縁膜
として機能し、この絶縁膜４６の近傍で、Ｐベース層４
３とＰ-層５２のチャネル領域５２がＮ型に反転し、電
荷の通路であるチャネルが形成される。このチャネルに
よりソースとドレインとの間が導通することになる。こ
のオン状態にあるときソース電極４９とゲート４７との
間に印加されていたゲート電圧ＶGSを０Ｖにするか、ま
たは逆バイアスにすることによりゲートはオフされ、Ｎ
型に反転していたチャネル領域５２がＰ領域にもどり、
ソースとドレインとの間が非導通すなわちオフ状態とな
る。
９とドレイン電極５０との間に所定のドレイン電圧ＶDS
を、またソース電極４９とゲート４７との間に所定のゲ
ート電圧ＶGSを印加すると、絶縁膜４６はゲート絶縁膜
として機能し、この絶縁膜４６の近傍で、Ｐベース層４
３とＰ-層５２のチャネル領域５２がＮ型に反転し、電
荷の通路であるチャネルが形成される。このチャネルに
よりソースとドレインとの間が導通することになる。こ
のオン状態にあるときソース電極４９とゲート４７との
間に印加されていたゲート電圧ＶGSを０Ｖにするか、ま
たは逆バイアスにすることによりゲートはオフされ、Ｎ
型に反転していたチャネル領域５２がＰ領域にもどり、
ソースとドレインとの間が非導通すなわちオフ状態とな
る。
【００５７】このオフ状態においてドレイン電圧が印加
された場合、Ｐ-層５１がなければ空乏層はＰベース層
４３にはほとんど延びないが、Ｐベース層４３とＮ-層
４２との間にＰ-層５１が配設されているので、空乏層
はＰ-層５１にも延びる。このため、Ｐ-層５１へ延びた
空乏層がトレンチ４５の先端隅部の電位分布を引っ張
り、トレンチ４５の先端隅部の電界集中が緩和されるた
めに素子の耐圧が高くなる。
された場合、Ｐ-層５１がなければ空乏層はＰベース層
４３にはほとんど延びないが、Ｐベース層４３とＮ-層
４２との間にＰ-層５１が配設されているので、空乏層
はＰ-層５１にも延びる。このため、Ｐ-層５１へ延びた
空乏層がトレンチ４５の先端隅部の電位分布を引っ張
り、トレンチ４５の先端隅部の電界集中が緩和されるた
めに素子の耐圧が高くなる。
【００５８】図４はこの発明の実施例１のＵＭＯＳのド
レイン電圧印加時の電界をシミュレーションにより検討
した結果を示すグラフである。このシミュレーションで
は、Ｎ-層２の不純物濃度を１Ωｃｍ、Ｐベース層表面
からＮ-層４２の底面まで厚みを８．５μｍとした。図
４の左上隅の矩形部分がトレンチ構造の部分である。
レイン電圧印加時の電界をシミュレーションにより検討
した結果を示すグラフである。このシミュレーションで
は、Ｎ-層２の不純物濃度を１Ωｃｍ、Ｐベース層表面
からＮ-層４２の底面まで厚みを８．５μｍとした。図
４の左上隅の矩形部分がトレンチ構造の部分である。
【００５９】図４と従来例の電界を示すグラフである図
５１とを比較すると、図４に示したこの実施例の場合
は、空乏層がＰ-層５１へも延びており、電界が横方向
に延ばされていて、トレンチ４５の先端隅部の電界集中
が緩和されていることがわかる。シミュレーションでは
Ｐ-層５１が無い場合の素子の耐圧は８２Ｖであるのに
対し、Ｐ-層５１を設けた場合には素子の耐圧は９８Ｖ
に上昇した。また、この構成ではトレンチ４５相互の間
隔を広げる必要はなく、製造プロセスの許す限りトレン
チ４５相互の間隔を狭くすることができるので、オン電
圧を低く抑えることができる。
５１とを比較すると、図４に示したこの実施例の場合
は、空乏層がＰ-層５１へも延びており、電界が横方向
に延ばされていて、トレンチ４５の先端隅部の電界集中
が緩和されていることがわかる。シミュレーションでは
Ｐ-層５１が無い場合の素子の耐圧は８２Ｖであるのに
対し、Ｐ-層５１を設けた場合には素子の耐圧は９８Ｖ
に上昇した。また、この構成ではトレンチ４５相互の間
隔を広げる必要はなく、製造プロセスの許す限りトレン
チ４５相互の間隔を狭くすることができるので、オン電
圧を低く抑えることができる。
【００６０】又、この実施例においては、Ｎ+ソース領
域４４がゲート絶縁膜４６を介してトレンチ４７に隣接
し、トレンチ４７の長手方向に沿って延びるように設け
られているので、ゲート幅が大きくなり、素子の電流密
度を大きくすることができる。
域４４がゲート絶縁膜４６を介してトレンチ４７に隣接
し、トレンチ４７の長手方向に沿って延びるように設け
られているので、ゲート幅が大きくなり、素子の電流密
度を大きくすることができる。
【００６１】次にこの実施例のＵＭＯＳの製造方法の一
例を説明する。図５〜図１４は各工程での素子を示す部
分断面図である。まず、Ｎ+基板６０上にＮ-層６１が形
成される（図５参照）。次にＮ-層６１にＰ型の不純物
が注入され拡散することによりＰ-層６２が形成される
（図６参照）。
例を説明する。図５〜図１４は各工程での素子を示す部
分断面図である。まず、Ｎ+基板６０上にＮ-層６１が形
成される（図５参照）。次にＮ-層６１にＰ型の不純物
が注入され拡散することによりＰ-層６２が形成される
（図６参照）。
【００６２】このＰ-層６２の表面にＰ型の不純物が注
入され、Ｎ-層６１と接して所定の厚みのＰ-層６２を残
すように、Ｐ型の不純物が拡散されＰベース層６３が形
成される（図７参照）。このＰベース層６３の表面にレ
ジストを積層し、写真製版工程により、第１の開口とし
ての帯状開口を複数並列して設けたレジストパターン６
４が形成され、このレジストパターン６４をマスクとし
てＰベース層６３の表面にＮ型不純物を高濃度に注入し
拡散されてＮ+ソース領域６５が形成される（図８参
照）。
入され、Ｎ-層６１と接して所定の厚みのＰ-層６２を残
すように、Ｐ型の不純物が拡散されＰベース層６３が形
成される（図７参照）。このＰベース層６３の表面にレ
ジストを積層し、写真製版工程により、第１の開口とし
ての帯状開口を複数並列して設けたレジストパターン６
４が形成され、このレジストパターン６４をマスクとし
てＰベース層６３の表面にＮ型不純物を高濃度に注入し
拡散されてＮ+ソース領域６５が形成される（図８参
照）。
【００６３】この後Ｐベース層６３及びＮ+ソース領域
６５の表面上に遮蔽膜としての酸化膜６６を形成し、こ
の酸化膜６６でＮ+ソース領域６５それぞれの表面に第
２の開口としてのＮ+ソース領域６５より狭い幅で帯状
の開口を設けたシリコンエッチング用マスクが形成さ
れ、このシリコンエッチング用マスクをマスクとしてＲ
ＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）に
よりエッチングを行い、Ｎ+ソース領域６５表面からＮ-
層６１まで貫通するトレンチ６７を形成する（図９参
照）。
６５の表面上に遮蔽膜としての酸化膜６６を形成し、こ
の酸化膜６６でＮ+ソース領域６５それぞれの表面に第
２の開口としてのＮ+ソース領域６５より狭い幅で帯状
の開口を設けたシリコンエッチング用マスクが形成さ
れ、このシリコンエッチング用マスクをマスクとしてＲ
ＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）に
よりエッチングを行い、Ｎ+ソース領域６５表面からＮ-
層６１まで貫通するトレンチ６７を形成する（図９参
照）。
【００６４】次いでトレンチ６７の表面に熱酸化膜を形
成し、Ｐベース層６３、Ｎ+ソース領域６５及びトレン
チ６７の表面に形成されている酸化膜の上に、Ｐ型不純
物がドープされたポリシリコン６９が積層されトレンチ
６７を埋設する（図１０参照）。次に積層されたポリシ
リコン６９を、トレンチ６７に埋設されたポリシリコン
６９を残すようにトレンチ６７の開口部までエッチバッ
クする（図１１参照）。
成し、Ｐベース層６３、Ｎ+ソース領域６５及びトレン
チ６７の表面に形成されている酸化膜の上に、Ｐ型不純
物がドープされたポリシリコン６９が積層されトレンチ
６７を埋設する（図１０参照）。次に積層されたポリシ
リコン６９を、トレンチ６７に埋設されたポリシリコン
６９を残すようにトレンチ６７の開口部までエッチバッ
クする（図１１参照）。
【００６５】この後Ｐベース層６３とＮ+ソース領域６
５との表面上の酸化膜６８表面及びトレンチ６７に埋設
されたポリシリコン６９の表面上にＢＰＳＧ７０を積層
する（図１２参照）。次いでこのＢＰＳＧ７０の表面上
にレジスト７１を積層し、写真製版工程により、隣接す
るトレンチ６７相互間のＰベース層６３表面とＮ+ソー
ス領域６５の一部を囲みトレンチ６７に並列する帯状の
開口を設けたレジストパターンが形成され、このレジス
トパターンをマスクとしてＢＰＳＧ７０及び酸化膜６８
のエッチングを行い、トレンチ６７に埋設されたポリシ
リコン６９の表面上に層間絶縁膜７０を形成する（図１
３参照）。
５との表面上の酸化膜６８表面及びトレンチ６７に埋設
されたポリシリコン６９の表面上にＢＰＳＧ７０を積層
する（図１２参照）。次いでこのＢＰＳＧ７０の表面上
にレジスト７１を積層し、写真製版工程により、隣接す
るトレンチ６７相互間のＰベース層６３表面とＮ+ソー
ス領域６５の一部を囲みトレンチ６７に並列する帯状の
開口を設けたレジストパターンが形成され、このレジス
トパターンをマスクとしてＢＰＳＧ７０及び酸化膜６８
のエッチングを行い、トレンチ６７に埋設されたポリシ
リコン６９の表面上に層間絶縁膜７０を形成する（図１
３参照）。
【００６６】その後エッチングで露出したＰベース層６
３とＮ+ソース領域６５とが短絡するように、Ｐベース
層６３、Ｎ+ソース領域６５及び層間絶縁膜７０が配設
された素子表面上にＡｌ−Ｓiが積層され、ソース電極
とトレンチ６７のポリシリコン６９に接続されたゲート
配線とゲートパッドとが同時に形成される（図１４参
照）。
３とＮ+ソース領域６５とが短絡するように、Ｐベース
層６３、Ｎ+ソース領域６５及び層間絶縁膜７０が配設
された素子表面上にＡｌ−Ｓiが積層され、ソース電極
とトレンチ６７のポリシリコン６９に接続されたゲート
配線とゲートパッドとが同時に形成される（図１４参
照）。
【００６７】更にＮ+基板６０の表面上にドレイン電極
が形成される。 実施例２ 図１５はこの発明の第２の実施例の一例であるＵＭＯＳ
の部分断面図である。図１５において、Ｐ-層５１はト
レンチ４５の絶縁膜４６とＮ-層４２を介して対向して
いる。他の構成は実施例１のＵＭＯＳと同じ構成であ
る。
が形成される。 実施例２ 図１５はこの発明の第２の実施例の一例であるＵＭＯＳ
の部分断面図である。図１５において、Ｐ-層５１はト
レンチ４５の絶縁膜４６とＮ-層４２を介して対向して
いる。他の構成は実施例１のＵＭＯＳと同じ構成であ
る。
【００６８】実施例１の動作の説明で述べたように、ソ
ース電極４９とドレイン電極５０との間に所定のドレイ
ン電圧ＶDSを、またソース電極４９とゲート４７との間
に所定のゲート電圧ＶGSを印加すると、絶縁膜４６近傍
のＰ型半導体層がＮ型半導体領域に反転し電荷の通路で
あるチャネルが形成され、このチャネルによりソースと
ドレインとの間が導通することになる。実施例１ではＰ
ベース層４３とＰ-層５２とがチャネル領域５２として
Ｎ型に反転し電荷の通路であるチャネルを形成するが、
実施例２のＵＭＯＳでは、チャネル領域５２としてＮ型
に反転するのはＰベース層４３のみであるので、Ｐベー
ス層４３より不純物濃度が低いＰ-層５２が無くチャネ
ル領域が短くなる。したがって実施例１のＵＭＯＳのチ
ャネル領域５２から不純物濃度の低いＰ-層５２のチャ
ネルが除かれる分だけオン抵抗を小さくすることができ
る。
ース電極４９とドレイン電極５０との間に所定のドレイ
ン電圧ＶDSを、またソース電極４９とゲート４７との間
に所定のゲート電圧ＶGSを印加すると、絶縁膜４６近傍
のＰ型半導体層がＮ型半導体領域に反転し電荷の通路で
あるチャネルが形成され、このチャネルによりソースと
ドレインとの間が導通することになる。実施例１ではＰ
ベース層４３とＰ-層５２とがチャネル領域５２として
Ｎ型に反転し電荷の通路であるチャネルを形成するが、
実施例２のＵＭＯＳでは、チャネル領域５２としてＮ型
に反転するのはＰベース層４３のみであるので、Ｐベー
ス層４３より不純物濃度が低いＰ-層５２が無くチャネ
ル領域が短くなる。したがって実施例１のＵＭＯＳのチ
ャネル領域５２から不純物濃度の低いＰ-層５２のチャ
ネルが除かれる分だけオン抵抗を小さくすることができ
る。
【００６９】図１６は実施例２のＵＭＯＳの製造方法の
工程における素子の部分断面図である。実施例２のＵＭ
ＯＳの製造方法は、実施例１のＵＭＯＳの製造方法に一
部の工程を付け加えたものである。すなわち、図９で示
したトレンチ６７の形成まで同じで、この後トレンチ形
成マスクを除去した後、酸化工程を施すとトレンチ６７
の側壁に露出しているＰ-層６２の表面からＰ型不純物
が酸化膜の中に引き出される。この酸化工程の後にエッ
チングをおこなうことによりＰ型不純物が含まれた酸化
膜を除去する。この酸化工程とエッチング工程を繰り返
すことにより、トレンチ６７に隣接するＰ-層６２のＰ
型不純物が除かれ、Ｐ型不純物が注入される前のＮ-層
６１となる（図１６参照）。
工程における素子の部分断面図である。実施例２のＵＭ
ＯＳの製造方法は、実施例１のＵＭＯＳの製造方法に一
部の工程を付け加えたものである。すなわち、図９で示
したトレンチ６７の形成まで同じで、この後トレンチ形
成マスクを除去した後、酸化工程を施すとトレンチ６７
の側壁に露出しているＰ-層６２の表面からＰ型不純物
が酸化膜の中に引き出される。この酸化工程の後にエッ
チングをおこなうことによりＰ型不純物が含まれた酸化
膜を除去する。この酸化工程とエッチング工程を繰り返
すことにより、トレンチ６７に隣接するＰ-層６２のＰ
型不純物が除かれ、Ｐ型不純物が注入される前のＮ-層
６１となる（図１６参照）。
【００７０】これ以降の工程は、実施例１のＵＭＯＳの
製造方法に示したように、トレンチ６７の表面に熱酸化
膜を形成し、Ｐベース層６３、Ｎ+ソース領域６５及び
トレンチ６７のそれぞれの表面に形成されている酸化膜
６８上に、Ｐ型不純物がドープされたポリシリコン６９
が積層されトレンチ６７を埋設する（図１０参照）工程
を行ない、以下は実施例１のＵＭＯＳの製造方法と同じ
である。
製造方法に示したように、トレンチ６７の表面に熱酸化
膜を形成し、Ｐベース層６３、Ｎ+ソース領域６５及び
トレンチ６７のそれぞれの表面に形成されている酸化膜
６８上に、Ｐ型不純物がドープされたポリシリコン６９
が積層されトレンチ６７を埋設する（図１０参照）工程
を行ない、以下は実施例１のＵＭＯＳの製造方法と同じ
である。
【００７１】実施例３ 図１７はこの発明のさらに他の実施例をしめすＵＭＯＳ
の部分平面図であり、図１８は図１７のＡ−Ａ断面の部
分断面図、図１９は図１７のＢ−Ｂ断面の部分断面図で
ある。図１７は図１８及び図１９のソース電極４９およ
び層間絶縁膜４８を取り除いた状態で描かれている。
の部分平面図であり、図１８は図１７のＡ−Ａ断面の部
分断面図、図１９は図１７のＢ−Ｂ断面の部分断面図で
ある。図１７は図１８及び図１９のソース電極４９およ
び層間絶縁膜４８を取り除いた状態で描かれている。
【００７２】実施例１及び実施例２のＵＭＯＳにおいて
は、Ｎ+ソース領域４４がトレンチ４７に隣接して、そ
の長手方向に沿って延びるように設けられていたが、こ
の実施例では、Ｎ+ソース領域４４をトレンチ４７と直
交させて、Ｐベース層４３の露出面と交互になるように
設けている。
は、Ｎ+ソース領域４４がトレンチ４７に隣接して、そ
の長手方向に沿って延びるように設けられていたが、こ
の実施例では、Ｎ+ソース領域４４をトレンチ４７と直
交させて、Ｐベース層４３の露出面と交互になるように
設けている。
【００７３】図１８および図１９において、Ｐ-層５１
はＰベース層４３とＮ-層４２との間に設けられてい
る。Ｎ+ソース領域４４はＰベース層４３の表面領域に
設けられていて、Ｎ+ソース領域４４の下のＰベース層
４３を介して表面に露出したＰベース層４３は連続して
いる。このような構成を採ることにより、実施例１のＵ
ＭＯＳと同様に耐圧を高くすることができるとともに複
数のセルを構成する場合、密度高くトレンチ４５を配置
することができる。
はＰベース層４３とＮ-層４２との間に設けられてい
る。Ｎ+ソース領域４４はＰベース層４３の表面領域に
設けられていて、Ｎ+ソース領域４４の下のＰベース層
４３を介して表面に露出したＰベース層４３は連続して
いる。このような構成を採ることにより、実施例１のＵ
ＭＯＳと同様に耐圧を高くすることができるとともに複
数のセルを構成する場合、密度高くトレンチ４５を配置
することができる。
【００７４】すなわち、Ｎ+ソース領域４４がトレンチ
４５と並列して配置されている場合、トレンチ４５のポ
リシリコン４７は層間絶縁膜４８で覆われていて、この
層間絶縁膜４８上に形成されるソース電極４９とＮ+ソ
ース領域４４及びＰベース層４３とのコンタクトをとる
ことが必要であるから、隣接するトレンチ４５の間にＮ
+ソース領域４４同士がＰベース層４３を挟んで配置さ
れねばならない。
４５と並列して配置されている場合、トレンチ４５のポ
リシリコン４７は層間絶縁膜４８で覆われていて、この
層間絶縁膜４８上に形成されるソース電極４９とＮ+ソ
ース領域４４及びＰベース層４３とのコンタクトをとる
ことが必要であるから、隣接するトレンチ４５の間にＮ
+ソース領域４４同士がＰベース層４３を挟んで配置さ
れねばならない。
【００７５】通常、Ｎ+ソース領域４４は拡散で形成す
るため拡散深さ分に相当する横幅が必要である。また、
Ｎ+ソース領域４４の露出面にトレンチ４５のポリシリ
コン４７を覆う層間絶縁膜４８を形成する際に、後工程
でＮ+ソース領域４４とＰベース層４３とを短絡させる
ためのコンタクトをとることが必要となるために、マス
ク合わせの余裕分として、例えば溝の片側で０．５〜１
μｍ程度を見込む必要がある。これらのことからＮ+ソ
ース領域４４の幅を狭くし難く、Ｎ+ソース領域４４の
幅が広くなり、トレンチ間隔Ｌを小さくすることに製造
プロセスの上から制限がある。
るため拡散深さ分に相当する横幅が必要である。また、
Ｎ+ソース領域４４の露出面にトレンチ４５のポリシリ
コン４７を覆う層間絶縁膜４８を形成する際に、後工程
でＮ+ソース領域４４とＰベース層４３とを短絡させる
ためのコンタクトをとることが必要となるために、マス
ク合わせの余裕分として、例えば溝の片側で０．５〜１
μｍ程度を見込む必要がある。これらのことからＮ+ソ
ース領域４４の幅を狭くし難く、Ｎ+ソース領域４４の
幅が広くなり、トレンチ間隔Ｌを小さくすることに製造
プロセスの上から制限がある。
【００７６】しかしながら、Ｎ+ソース領域４４をトレ
ンチ４７と直交させて、Ｐベース層４３と交互に設けた
場合には、隣り合うトレンチ４７相互間にはＮ+ソース
領域４４の間にＰベース層４３を露出させて設ける必要
がなく、トレンチ間隔Ｌを十分小さくすることができ
る。このためセルを密度高く配置することができ、素子
の小型化をはかることができる。
ンチ４７と直交させて、Ｐベース層４３と交互に設けた
場合には、隣り合うトレンチ４７相互間にはＮ+ソース
領域４４の間にＰベース層４３を露出させて設ける必要
がなく、トレンチ間隔Ｌを十分小さくすることができ
る。このためセルを密度高く配置することができ、素子
の小型化をはかることができる。
【００７７】製造工程は、実施例１のＵＭＯＳと同様で
ある。 実施例４ 図２０はこの発明のさらに他の実施例をしめすＵＭＯＳ
の部分断面図である。図２１はこの実施例のＮ+ソース
領域４４を含む断面での部分断面図である。この部分の
平面図は実施例３における図１７と同様である。図２０
は図１７のＡ−Ａ断面に相当する部分の部分断面図、図
２１は図１７のＢ−Ｂ断面図に相当する部分の部分断面
図である。
ある。 実施例４ 図２０はこの発明のさらに他の実施例をしめすＵＭＯＳ
の部分断面図である。図２１はこの実施例のＮ+ソース
領域４４を含む断面での部分断面図である。この部分の
平面図は実施例３における図１７と同様である。図２０
は図１７のＡ−Ａ断面に相当する部分の部分断面図、図
２１は図１７のＢ−Ｂ断面図に相当する部分の部分断面
図である。
【００７８】この実施例のＵＭＯＳはＮ+ソース領域４
４をトレンチ４７と直交させて、Ｐベース層４３の露出
面と交互になるように設け、さらにＰ-層５１はトレン
チ４５の絶縁膜４６とＮ-層４２を介して対向してい
る。他の構成は実施例３のＵＭＯＳと同じ構成である。
この構成にすることにより、耐圧を高くするとともにオ
ン電圧は低く抑えてセルを密度高く配置することがで
き、素子の小型化をはかることができる。製造工程は、
実施例２のＵＭＯＳと同様である。
４をトレンチ４７と直交させて、Ｐベース層４３の露出
面と交互になるように設け、さらにＰ-層５１はトレン
チ４５の絶縁膜４６とＮ-層４２を介して対向してい
る。他の構成は実施例３のＵＭＯＳと同じ構成である。
この構成にすることにより、耐圧を高くするとともにオ
ン電圧は低く抑えてセルを密度高く配置することがで
き、素子の小型化をはかることができる。製造工程は、
実施例２のＵＭＯＳと同様である。
【００７９】実施例５ 図２２はこの発明のさらに他の一実施例であるＵＭＯＳ
の一部セルの部分平面図で、素子全体の平面図は図１と
同様であり、この部分平面図は図１の例えば３４に相当
する部分の平面図である。図２３は図２２に示した一部
セルのＡ−Ａ断面での部分断面図である。図２２は図２
３のソース電極４９および層間絶縁膜４８を取り除いた
状態で描かれている。
の一部セルの部分平面図で、素子全体の平面図は図１と
同様であり、この部分平面図は図１の例えば３４に相当
する部分の平面図である。図２３は図２２に示した一部
セルのＡ−Ａ断面での部分断面図である。図２２は図２
３のソース電極４９および層間絶縁膜４８を取り除いた
状態で描かれている。
【００８０】図２３において、Ｎ+基板４１の表面にＮ-
層４２が配設され、このＮ-層４２の上にＰ-層５１が配
設され、その上にＰベース層４３が配設されている。Ｐ
ベース層４３の表面にＮ+ソース領域４４が間隔をおい
て帯状に並列して配設され、このＮ+ソース領域４４の
帯状形状の長手方向に沿ってＮ+ソース領域４４の表面
からＮ-層４２に貫通する第１の溝としてのトレンチ４
５と、隣接するＮ+ソース領域４４相互間のＰベース層
４３の表面からＮ-層４２に貫通する第２の溝としての
トレンチ５５とが配設されている。溝４５および溝５５
の内壁には絶縁膜４６が配設されているが、溝４５の絶
縁膜４６がゲート絶縁膜として働く。溝４５および溝５
５の内部には、それぞれの表面の開口部までポリシリコ
ン４７が埋設されている。
層４２が配設され、このＮ-層４２の上にＰ-層５１が配
設され、その上にＰベース層４３が配設されている。Ｐ
ベース層４３の表面にＮ+ソース領域４４が間隔をおい
て帯状に並列して配設され、このＮ+ソース領域４４の
帯状形状の長手方向に沿ってＮ+ソース領域４４の表面
からＮ-層４２に貫通する第１の溝としてのトレンチ４
５と、隣接するＮ+ソース領域４４相互間のＰベース層
４３の表面からＮ-層４２に貫通する第２の溝としての
トレンチ５５とが配設されている。溝４５および溝５５
の内壁には絶縁膜４６が配設されているが、溝４５の絶
縁膜４６がゲート絶縁膜として働く。溝４５および溝５
５の内部には、それぞれの表面の開口部までポリシリコ
ン４７が埋設されている。
【００８１】溝４５のポリシリコン４７の表面は層間絶
縁膜４８で覆われており、この層間絶縁膜４８、溝５５
のポリシリコン４７の表面、Ｎ+ソース領域４４及びＰ
ベース層４３が配置された素子表面上にソース電極４９
が配設されていて、溝５５のポリシリコン４７とＰベー
ス層４３とＮ+ソース領域４４とはソース電極４９によ
り電気的に接続されている。またＮ+基板４１のもう一
方の表面上にドレイン電極が配設されている。溝５５に
形成されたトレンチ構造を以下において仮にダミートレ
ンチと名付ける。
縁膜４８で覆われており、この層間絶縁膜４８、溝５５
のポリシリコン４７の表面、Ｎ+ソース領域４４及びＰ
ベース層４３が配置された素子表面上にソース電極４９
が配設されていて、溝５５のポリシリコン４７とＰベー
ス層４３とＮ+ソース領域４４とはソース電極４９によ
り電気的に接続されている。またＮ+基板４１のもう一
方の表面上にドレイン電極が配設されている。溝５５に
形成されたトレンチ構造を以下において仮にダミートレ
ンチと名付ける。
【００８２】たとえば耐圧が６０Ｖ級の素子での各部分
の寸法を示すと、溝４５と溝５５とのトレンチ間隔が
１．５μｍ、トレンチの幅を１μｍとすると、ダミート
レンチ１個を通常のトレンチの間に設けた場合の、通常
のトレンチ間のピッチをセルピッチと規定すると、セル
ピッチは５μｍ程度となる。その他の構成は実施例１の
ＵＭＯＳと同様である。また各部分は実施例１と同様の
材料で構成されている。
の寸法を示すと、溝４５と溝５５とのトレンチ間隔が
１．５μｍ、トレンチの幅を１μｍとすると、ダミート
レンチ１個を通常のトレンチの間に設けた場合の、通常
のトレンチ間のピッチをセルピッチと規定すると、セル
ピッチは５μｍ程度となる。その他の構成は実施例１の
ＵＭＯＳと同様である。また各部分は実施例１と同様の
材料で構成されている。
【００８３】次に動作について説明する。図２４はシミ
ュレーションにより求めたＵＭＯＳのセルピッチと耐圧
との関係を示すグラフである。このシミュレーションに
用いたセルのモデルは、図５０に示したセル構造を用い
てセルピッチを変化させたときの耐圧の変化を求めてい
る。トレンチの溝幅は一定であるので、セルピッチの変
化はトレンチ間隔の変化と等価である。
ュレーションにより求めたＵＭＯＳのセルピッチと耐圧
との関係を示すグラフである。このシミュレーションに
用いたセルのモデルは、図５０に示したセル構造を用い
てセルピッチを変化させたときの耐圧の変化を求めてい
る。トレンチの溝幅は一定であるので、セルピッチの変
化はトレンチ間隔の変化と等価である。
【００８４】図２４において、ドレイン電圧を印加した
状態での素子の耐圧は、セルピッチが５μｍ以下になる
と、ゲート電圧ＶGSが０Ｖの場合の耐圧はトレンチ間隔
が狭くなってもあまり変動は無く若干低下するのに対し
てゲート電圧ＶGSが逆バイアスの場合の耐圧はセルピッ
チが狭くなるほど上昇し、バイアスが０Ｖの場合の耐圧
に接近してくるので、逆バイアスの場合の耐圧はセルピ
ッチが狭くなるほど上昇することになる。
状態での素子の耐圧は、セルピッチが５μｍ以下になる
と、ゲート電圧ＶGSが０Ｖの場合の耐圧はトレンチ間隔
が狭くなってもあまり変動は無く若干低下するのに対し
てゲート電圧ＶGSが逆バイアスの場合の耐圧はセルピッ
チが狭くなるほど上昇し、バイアスが０Ｖの場合の耐圧
に接近してくるので、逆バイアスの場合の耐圧はセルピ
ッチが狭くなるほど上昇することになる。
【００８５】従って従来の素子においても、トレンチ間
隔を十分短くすれば素子の耐圧が上昇する。これはトレ
ンチ間隔が広い場合、Ｎ-層２へ突出したトレンチ５の
先端隅部には、ドレイン電圧ＶDSと逆バイアスにしたゲ
ート電圧ＶGSとの和の電圧による電界が形成される。し
かしセルピッチが５μｍ以下になると隣接するトレンチ
５の先端隅部でも同様の電圧による電界が形成され、互
いに隣り合うトレンチが互いに干渉してそれぞれの先端
隅部の電位分布を相互に引き合い、このためにトレンチ
４５の先端隅部の電界集中が緩和されるために素子の耐
圧が高くなると考えられる。
隔を十分短くすれば素子の耐圧が上昇する。これはトレ
ンチ間隔が広い場合、Ｎ-層２へ突出したトレンチ５の
先端隅部には、ドレイン電圧ＶDSと逆バイアスにしたゲ
ート電圧ＶGSとの和の電圧による電界が形成される。し
かしセルピッチが５μｍ以下になると隣接するトレンチ
５の先端隅部でも同様の電圧による電界が形成され、互
いに隣り合うトレンチが互いに干渉してそれぞれの先端
隅部の電位分布を相互に引き合い、このためにトレンチ
４５の先端隅部の電界集中が緩和されるために素子の耐
圧が高くなると考えられる。
【００８６】しかしながら、従来構造ではトレンチ５毎
にＮ+ソース領域を設けるとＮ+ソース領域は拡散で形成
するため拡散深さ分に相当する横幅が必要であること、
Ｎ+ソース領域の露出面にトレンチのポリシリコンを覆
う層間絶縁膜を形成する際に、後工程でＮ+ソース領域
とＰベース層とを短絡させることが必要となるために、
マスク合わせの余裕分を見込む必要があるのでＮ+ソー
ス領域の幅を狭くすることは製造プロセスの上から難し
い。
にＮ+ソース領域を設けるとＮ+ソース領域は拡散で形成
するため拡散深さ分に相当する横幅が必要であること、
Ｎ+ソース領域の露出面にトレンチのポリシリコンを覆
う層間絶縁膜を形成する際に、後工程でＮ+ソース領域
とＰベース層とを短絡させることが必要となるために、
マスク合わせの余裕分を見込む必要があるのでＮ+ソー
ス領域の幅を狭くすることは製造プロセスの上から難し
い。
【００８７】この実施例ではＮ+ソース領域４４を有し
ないダミートレンチを通常のトレンチ４５の間に設ける
ことにより、マスク合わせの余裕分を少なくしてダミー
トレンチと通常のトレンチ４５相互間の距離を短くし
て、耐圧を高めるものである。ダミートレンチを設けた
素子においては、通常のトレンチとダミートレンチとの
ピッチが５μｍ以下になるとトレンチ４５の先端隅部の
電界は印加電圧相当に強くなるが、隣接するトレンチ５
５（ダミートレンチ）の先端隅部でもソース電圧相当の
電界が形成されるので、通常のトレンチとダミートレン
チの両者の電位分布が互いに干渉して、トレンチ４５と
トレンチ５５それぞれの先端隅部の電位分布が相互に引
き合いトレンチ４５の先端隅部の電界集中が緩和され
る。このために素子の耐圧が高くなる。
ないダミートレンチを通常のトレンチ４５の間に設ける
ことにより、マスク合わせの余裕分を少なくしてダミー
トレンチと通常のトレンチ４５相互間の距離を短くし
て、耐圧を高めるものである。ダミートレンチを設けた
素子においては、通常のトレンチとダミートレンチとの
ピッチが５μｍ以下になるとトレンチ４５の先端隅部の
電界は印加電圧相当に強くなるが、隣接するトレンチ５
５（ダミートレンチ）の先端隅部でもソース電圧相当の
電界が形成されるので、通常のトレンチとダミートレン
チの両者の電位分布が互いに干渉して、トレンチ４５と
トレンチ５５それぞれの先端隅部の電位分布が相互に引
き合いトレンチ４５の先端隅部の電界集中が緩和され
る。このために素子の耐圧が高くなる。
【００８８】次にこの実施例に係るＵＭＯＳの製造方法
の一例を説明する。図２５〜図３３が各工程での素子を
示す断面図である。Ｎ+基板６０上にＮ-層６１が形成さ
れる（図２５参照）。次にＮ-層６１にＰ型の不純物が
注入され拡散することによりＰベース層６３が形成され
る（図２６参照）。
の一例を説明する。図２５〜図３３が各工程での素子を
示す断面図である。Ｎ+基板６０上にＮ-層６１が形成さ
れる（図２５参照）。次にＮ-層６１にＰ型の不純物が
注入され拡散することによりＰベース層６３が形成され
る（図２６参照）。
【００８９】このＰベース層６３の表面にレジストを積
層し、写真製版工程により、第１の開口としての帯状開
口を複数設けたレジストパターン６４が形成され、この
レジストパターン６４をマスクとしてＰベース層６３の
表面にＮ型不純物を高濃度に注入し拡散されてＮ+ソー
ス領域６５が形成される（図２７参照）。
層し、写真製版工程により、第１の開口としての帯状開
口を複数設けたレジストパターン６４が形成され、この
レジストパターン６４をマスクとしてＰベース層６３の
表面にＮ型不純物を高濃度に注入し拡散されてＮ+ソー
ス領域６５が形成される（図２７参照）。
【００９０】この後Ｐベース層６３及びＮ+ソース領域
６５の表面上に酸化膜６４を形成し、この酸化膜６４で
Ｐベース層６３の表面に第２の開口としての帯状の開口
を、Ｎ+ソース領域６５の表面にＮ+ソース領域６５より
狭い幅で第３の開口としての帯状の開口を設けたシリコ
ンエッチング用マスクが形成され、このシリコンエッチ
ング用マスクをマスクとしてＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）によりエッチングを行い、
Ｐベース層６３の表面およびＮ+ソース領域６５表面か
らＮ-層６１まで貫通するトレンチ６７を形成する（図
２８参照）。
６５の表面上に酸化膜６４を形成し、この酸化膜６４で
Ｐベース層６３の表面に第２の開口としての帯状の開口
を、Ｎ+ソース領域６５の表面にＮ+ソース領域６５より
狭い幅で第３の開口としての帯状の開口を設けたシリコ
ンエッチング用マスクが形成され、このシリコンエッチ
ング用マスクをマスクとしてＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）によりエッチングを行い、
Ｐベース層６３の表面およびＮ+ソース領域６５表面か
らＮ-層６１まで貫通するトレンチ６７を形成する（図
２８参照）。
【００９１】次いでトレンチ６７の表面に熱酸化膜を形
成し、Ｐベース層６３、Ｎ+ソース領域６５及びトレン
チ６７の表面に形成された酸化膜６８上に、Ｐ型不純物
がドープされたポリシリコン６９が積層されトレンチ６
７を埋設する（図２９参照）。次に積層されたポリシリ
コン６９を、トレンチ６７に埋設されたポリシリコン６
９を残すようにトレンチ６７の開口部までエッチバック
する（図３０参照）。この後Ｐベース層６３、Ｎ+ソー
ス領域６５及びトレンチ６７に埋設されたポリシリコン
６９の表面上にＢＰＳＧ７０を積層する（図３１参
照）。
成し、Ｐベース層６３、Ｎ+ソース領域６５及びトレン
チ６７の表面に形成された酸化膜６８上に、Ｐ型不純物
がドープされたポリシリコン６９が積層されトレンチ６
７を埋設する（図２９参照）。次に積層されたポリシリ
コン６９を、トレンチ６７に埋設されたポリシリコン６
９を残すようにトレンチ６７の開口部までエッチバック
する（図３０参照）。この後Ｐベース層６３、Ｎ+ソー
ス領域６５及びトレンチ６７に埋設されたポリシリコン
６９の表面上にＢＰＳＧ７０を積層する（図３１参
照）。
【００９２】次いでこのＢＰＳＧ７０の表面上にレジス
ト７１を積層し、写真製版工程により、Ｐベース層６３
表面とＰベース層６３表面に設けられたトレンチ６７の
開口部とＮ+ソース領域６５の一部とを囲みＮ+ソース領
域６５の一部とこのＮ+ソース領域６５に設けられたト
レンチ６７の開口部とを除く開口を設けたレジストパタ
ーンが形成され、このレジストパターンをマスクとして
ＢＰＳＧ７０及び酸化膜６８のエッチングを行い、トレ
ンチ６７に埋設されたポリシリコン６９の表面上に層間
絶縁膜７０を形成する（図３２参照）。
ト７１を積層し、写真製版工程により、Ｐベース層６３
表面とＰベース層６３表面に設けられたトレンチ６７の
開口部とＮ+ソース領域６５の一部とを囲みＮ+ソース領
域６５の一部とこのＮ+ソース領域６５に設けられたト
レンチ６７の開口部とを除く開口を設けたレジストパタ
ーンが形成され、このレジストパターンをマスクとして
ＢＰＳＧ７０及び酸化膜６８のエッチングを行い、トレ
ンチ６７に埋設されたポリシリコン６９の表面上に層間
絶縁膜７０を形成する（図３２参照）。
【００９３】その後Ｐベース層６３とＮ+ソース領域６
５とが短絡するように、エッチングで露出したＰベース
層６３とＮ+ソース領域６５との表面上並びに層間絶縁
膜７０上にＡｌ−Ｓiが積層され、ソース電極とトレン
チ６７に埋設されたポリシリコン６９に接続されたゲー
ト配線とゲートパッドとが同時に形成される（図３３参
照）。更にＮ+基板６０の表面上にドレイン電極が形成
される。
５とが短絡するように、エッチングで露出したＰベース
層６３とＮ+ソース領域６５との表面上並びに層間絶縁
膜７０上にＡｌ−Ｓiが積層され、ソース電極とトレン
チ６７に埋設されたポリシリコン６９に接続されたゲー
ト配線とゲートパッドとが同時に形成される（図３３参
照）。更にＮ+基板６０の表面上にドレイン電極が形成
される。
【００９４】実施例６ 図３４はこの発明のさらに他の実施例を示す部分断面図
である。この実施例のＵＭＯＳは、実施例５のＵＭＯＳ
のトレンチ４５及びトレンチ５５それぞれの底部に対向
するＮ-層４２に第３の半導体層としてのＰ-領域５４が
形成されている。その他の構成は実施例５と同様であ
る。このようにＰ-領域５４を配設するすることによ
り、トレンチ４５及びトレンチ５５の先端の電位分布が
Ｐ-領域５４に沿うようにのびるので、隣接するトレン
チ間相互で電界が干渉し易くなり、それぞれのトレンチ
の先端隅部の電界が緩和されるため素子の耐圧がさらに
高くなる。
である。この実施例のＵＭＯＳは、実施例５のＵＭＯＳ
のトレンチ４５及びトレンチ５５それぞれの底部に対向
するＮ-層４２に第３の半導体層としてのＰ-領域５４が
形成されている。その他の構成は実施例５と同様であ
る。このようにＰ-領域５４を配設するすることによ
り、トレンチ４５及びトレンチ５５の先端の電位分布が
Ｐ-領域５４に沿うようにのびるので、隣接するトレン
チ間相互で電界が干渉し易くなり、それぞれのトレンチ
の先端隅部の電界が緩和されるため素子の耐圧がさらに
高くなる。
【００９５】この実施例のＵＭＯＳの製造方法を説明す
る。図３５は製造工程での素子を示す部分断面図であ
る。この実施例のＵＭＯＳの製造方法は実施例５のＵＭ
ＯＳの製造方法とほぼ同じであり、実施例５のＵＭＯＳ
の製造方法においてトレンチ６７を形成する（図２８参
照）まで同じで、この後、シリコンエッチング用マスク
６６をマスクとしてＰ型不純物を低濃度に注入し拡散す
ることにより、トレンチ６７の底部のＮ-層６１にＰ-領
域８１を形成する（図３５参照）。
る。図３５は製造工程での素子を示す部分断面図であ
る。この実施例のＵＭＯＳの製造方法は実施例５のＵＭ
ＯＳの製造方法とほぼ同じであり、実施例５のＵＭＯＳ
の製造方法においてトレンチ６７を形成する（図２８参
照）まで同じで、この後、シリコンエッチング用マスク
６６をマスクとしてＰ型不純物を低濃度に注入し拡散す
ることにより、トレンチ６７の底部のＮ-層６１にＰ-領
域８１を形成する（図３５参照）。
【００９６】次いでトレンチ６７の表面に熱酸化膜を形
成し、Ｐベース層６３、Ｎ+ソース領域６５及びトレン
チ６７の表面上に形成された酸化膜６８の上に、Ｐ型不
純物がドープされたポリシリコン６９が積層されトレン
チ６７を埋設する（図２９参照）。これ以降の工程は、
実施例５のＵＭＯＳの製造方法と同じである。 実施例７
成し、Ｐベース層６３、Ｎ+ソース領域６５及びトレン
チ６７の表面上に形成された酸化膜６８の上に、Ｐ型不
純物がドープされたポリシリコン６９が積層されトレン
チ６７を埋設する（図２９参照）。これ以降の工程は、
実施例５のＵＭＯＳの製造方法と同じである。 実施例７
【００９７】図３６はこの発明のさらに他の実施例を示
す部分断面図である。この実施例のＵＭＯＳは、実施例
５のＵＭＯＳのトレンチ５５の底部に対向するＮ-層４
２にＰ-領域５４が形成されている。その他の構成は実
施例５と同様である。
す部分断面図である。この実施例のＵＭＯＳは、実施例
５のＵＭＯＳのトレンチ５５の底部に対向するＮ-層４
２にＰ-領域５４が形成されている。その他の構成は実
施例５と同様である。
【００９８】このようにＰ-領域５４を配設するするこ
とにより、トレンチ５５の先端の電位分布がＰ-領域５
４に沿うようにのびるので、隣接するトレンチとの間で
電界が干渉し易くなり、トレンチの先端隅部の電界が緩
和されるため耐圧が高くなる。
とにより、トレンチ５５の先端の電位分布がＰ-領域５
４に沿うようにのびるので、隣接するトレンチとの間で
電界が干渉し易くなり、トレンチの先端隅部の電界が緩
和されるため耐圧が高くなる。
【００９９】さらに、ソース電極４９からドレイン電極
５０への電流経路はトレンチ４５の近傍のチャネル領域
５２を経由する経路であるから、この経路上にはＰ-領
域５４を設けていないからオン電圧は低く抑えられる。
次にこの実施例に係るＵＭＯＳの製造方法を説明する。
図３７〜図４８が各工程での素子を示す断面図である。
Ｎ+基板６０上にＮ-層６１が形成される（図３７参
照）。
５０への電流経路はトレンチ４５の近傍のチャネル領域
５２を経由する経路であるから、この経路上にはＰ-領
域５４を設けていないからオン電圧は低く抑えられる。
次にこの実施例に係るＵＭＯＳの製造方法を説明する。
図３７〜図４８が各工程での素子を示す断面図である。
Ｎ+基板６０上にＮ-層６１が形成される（図３７参
照）。
【０１００】次にＮ-層６１にＰ型の不純物が注入され
拡散することによりＰベース層６３が形成される（図３
８参照）。このＰベース層６３の表面にレジスト６４を
積層し、写真製版工程により、第１の開口としての帯状
開口を複数設けたレジストパターンが形成され、このレ
ジストパターンをマスクとしてＰベース層６３の表面に
Ｎ型不純物を高濃度に注入し拡散されてＮ+ソース領域
６５が形成される（図３９参照）。
拡散することによりＰベース層６３が形成される（図３
８参照）。このＰベース層６３の表面にレジスト６４を
積層し、写真製版工程により、第１の開口としての帯状
開口を複数設けたレジストパターンが形成され、このレ
ジストパターンをマスクとしてＰベース層６３の表面に
Ｎ型不純物を高濃度に注入し拡散されてＮ+ソース領域
６５が形成される（図３９参照）。
【０１０１】この後Ｐベース層６３及びＮ+ソース領域
６５の表面上に遮蔽膜としての酸化膜６６を形成し、こ
の酸化膜でＰベース層６３の表面に第２の開口としての
帯状の開口を設けたシリコンエッチング用マスクが形成
され、このシリコンエッチング用マスクをマスクとして
ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）
によりエッチングを行い、Ｐベース層６３表面からＮ-
層６１まで貫通するトレンチ６７を形成し、シリコンエ
ッチング用マスクをマスクとしてＰ型不純物を低濃度に
注入し拡散することにより、トレンチ６７の底部のＮ-
層６１にＰ-領域８１を形成する（図４０参照）。
６５の表面上に遮蔽膜としての酸化膜６６を形成し、こ
の酸化膜でＰベース層６３の表面に第２の開口としての
帯状の開口を設けたシリコンエッチング用マスクが形成
され、このシリコンエッチング用マスクをマスクとして
ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）
によりエッチングを行い、Ｐベース層６３表面からＮ-
層６１まで貫通するトレンチ６７を形成し、シリコンエ
ッチング用マスクをマスクとしてＰ型不純物を低濃度に
注入し拡散することにより、トレンチ６７の底部のＮ-
層６１にＰ-領域８１を形成する（図４０参照）。
【０１０２】次いでトレンチ６７の表面に熱酸化膜を形
成し、素子表面上にＰ型不純物がドープされたポリシリ
コン６９を積層しトレンチ６７を埋設する（図４１参
照）。次に積層されたポリシリコン６９を、トレンチ６
７に埋設されたポリシリコン６９を残すようにトレンチ
６７の開口部までエッチバックする（図４２参照）。
成し、素子表面上にＰ型不純物がドープされたポリシリ
コン６９を積層しトレンチ６７を埋設する（図４１参
照）。次に積層されたポリシリコン６９を、トレンチ６
７に埋設されたポリシリコン６９を残すようにトレンチ
６７の開口部までエッチバックする（図４２参照）。
【０１０３】次いでトレンチ６７の開口部までエッチバ
ックしたポリシリコン６９の表面に酸化膜を形成し、素
子表面を覆った酸化膜でＮ+ソース領域６５それぞれの
表面に、Ｐベース層６３の表面に形成されたトレンチ６
７に沿って第３の開口としての帯状の開口を形成したシ
リコンエッチング用マスク８４が形成され、このシリコ
ンエッチング用マスク８４をマスクとしてＲＩＥ（Ｒｅ
ａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）によりエッチン
グを行い、Ｎ+ソース領域６５表面からＮ-層６１まで貫
通するトレンチ８２を形成する（図４３参照）。次いで
トレンチ８２の表面に熱酸化膜を形成し、素子表面上に
Ｐ型不純物がドープされたポリシリコン８３を積層しト
レンチ８２を埋設する（図４４参照）。
ックしたポリシリコン６９の表面に酸化膜を形成し、素
子表面を覆った酸化膜でＮ+ソース領域６５それぞれの
表面に、Ｐベース層６３の表面に形成されたトレンチ６
７に沿って第３の開口としての帯状の開口を形成したシ
リコンエッチング用マスク８４が形成され、このシリコ
ンエッチング用マスク８４をマスクとしてＲＩＥ（Ｒｅ
ａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）によりエッチン
グを行い、Ｎ+ソース領域６５表面からＮ-層６１まで貫
通するトレンチ８２を形成する（図４３参照）。次いで
トレンチ８２の表面に熱酸化膜を形成し、素子表面上に
Ｐ型不純物がドープされたポリシリコン８３を積層しト
レンチ８２を埋設する（図４４参照）。
【０１０４】次に積層されたポリシリコン８３を、トレ
ンチ８２に埋設されたポリシリコン８３を残すようにト
レンチ８２の開口部までエッチバックする（図４５参
照）。図４０〜図４２の工程と図４３〜図４５の工程と
は入れ換えても構わない。次いで素子表面上にＢＰＳＧ
７０を積層する（図４６参照）。次いでこのＢＰＳＧ７
０の表面上にレジストを積層し、写真製版工程により、
Ｐベース層６３表面とＰベース層６３表面に開口部が設
けられたトレンチ６９の開口部とＮ+ソース領域６５の
一部とを囲みＮ+ソース領域６５の一部とこのＮ+ソース
領域６５に開口部が設けられたトレンチ８２の開口部と
を除く開口を設けたレジストパターン７１が形成され、
このレジストパターンをマスクとしてＢＰＳＧ７０及び
酸化膜６８のエッチングを行い、トレンチ８２に埋設さ
れたポリシリコン８３の表面上に層間絶縁膜を形成する
（図４７参照）。
ンチ８２に埋設されたポリシリコン８３を残すようにト
レンチ８２の開口部までエッチバックする（図４５参
照）。図４０〜図４２の工程と図４３〜図４５の工程と
は入れ換えても構わない。次いで素子表面上にＢＰＳＧ
７０を積層する（図４６参照）。次いでこのＢＰＳＧ７
０の表面上にレジストを積層し、写真製版工程により、
Ｐベース層６３表面とＰベース層６３表面に開口部が設
けられたトレンチ６９の開口部とＮ+ソース領域６５の
一部とを囲みＮ+ソース領域６５の一部とこのＮ+ソース
領域６５に開口部が設けられたトレンチ８２の開口部と
を除く開口を設けたレジストパターン７１が形成され、
このレジストパターンをマスクとしてＢＰＳＧ７０及び
酸化膜６８のエッチングを行い、トレンチ８２に埋設さ
れたポリシリコン８３の表面上に層間絶縁膜を形成する
（図４７参照）。
【０１０５】その後Ｐベース層６３とＮ+ソース領域６
５とが短絡するように、エッチングで露出したＰベース
層６３とＮ+ソース領域６５との表面上並びに層間絶縁
膜上にＡｌ−Ｓiが積層され、ソース電極とトレンチ６
７に埋設されたポリシリコン６９に接続されたゲート配
線とゲートパッドとが同時に形成される（図４８参
照）。更にＮ+基板６０の表面上にドレイン電極が形成
される。
５とが短絡するように、エッチングで露出したＰベース
層６３とＮ+ソース領域６５との表面上並びに層間絶縁
膜上にＡｌ−Ｓiが積層され、ソース電極とトレンチ６
７に埋設されたポリシリコン６９に接続されたゲート配
線とゲートパッドとが同時に形成される（図４８参
照）。更にＮ+基板６０の表面上にドレイン電極が形成
される。
【０１０６】実施例８ 図４９はこの発明のさらに他の実施例を示す部分平面図
である。この実施例のＵＭＯＳは、Ｐベース層４３の表
面に帯状のＮ+ソース領域４４を列状に複数配置し、こ
の帯状のＮ+ソース領域４４と交差するようにトレンチ
４７を直交させて配置したものである。Ｎ+ソース領域
４４の下層はＰベース層４３となっていて、表面に露出
したＰベース層４３と繋がってる。Ｎ+ソース領域４４
の配置の他は実施例５〜実施例７と同じ構成である。
である。この実施例のＵＭＯＳは、Ｐベース層４３の表
面に帯状のＮ+ソース領域４４を列状に複数配置し、こ
の帯状のＮ+ソース領域４４と交差するようにトレンチ
４７を直交させて配置したものである。Ｎ+ソース領域
４４の下層はＰベース層４３となっていて、表面に露出
したＰベース層４３と繋がってる。Ｎ+ソース領域４４
の配置の他は実施例５〜実施例７と同じ構成である。
【０１０７】このような構成にすることにより、Ｐベー
ス層４３及びＮ+ソース領域４４とソース電極４９との
コンタクトを、トレンチ４７と直交するＮ+ソース領域
４４の表面で層間絶縁膜４８から露出している位置で自
在にとることができる。従って層間絶縁膜４８を形成す
る際のマスク合わせの余裕分が少なくてもよいから、ト
レンチ４７に隣接させてその長手方向にＮ+ソース領域
４４を延在させる場合よりも、ゲートとしてのトレンチ
とダミートレンチとの間隔を短くできるので、さらにセ
ルを高密度に配置でき、素子の小型化を図ることができ
る。
ス層４３及びＮ+ソース領域４４とソース電極４９との
コンタクトを、トレンチ４７と直交するＮ+ソース領域
４４の表面で層間絶縁膜４８から露出している位置で自
在にとることができる。従って層間絶縁膜４８を形成す
る際のマスク合わせの余裕分が少なくてもよいから、ト
レンチ４７に隣接させてその長手方向にＮ+ソース領域
４４を延在させる場合よりも、ゲートとしてのトレンチ
とダミートレンチとの間隔を短くできるので、さらにセ
ルを高密度に配置でき、素子の小型化を図ることができ
る。
【０１０８】ところで、上記説明ではこの発明をＮチャ
ネルのＵＭＯＳについて説明してきたが、Ｐチャネルの
ＵＭＯＳについてこの発明を適用できることは云うまで
もない。
ネルのＵＭＯＳについて説明してきたが、Ｐチャネルの
ＵＭＯＳについてこの発明を適用できることは云うまで
もない。
【０１０９】
【発明の効果】この発明は以上説明したように構成され
ているので以下に示すような効果がある。第１の発明の
ように構成された絶縁ゲート型半導体装置は、第１の半
導体層よりも不純物濃度が低い第２導電型の第３の半導
体層を半導体基板の第１の主面と第１の半導体層との間
に配設しているので、第１の主電極と第２の主電極との
間に電圧を印加したとき、空乏層は第３の半導体層にも
延び、溝先端隅部の電界が緩和されるから、耐圧の高い
絶縁ゲート型半導体装置を構成できる。
ているので以下に示すような効果がある。第１の発明の
ように構成された絶縁ゲート型半導体装置は、第１の半
導体層よりも不純物濃度が低い第２導電型の第３の半導
体層を半導体基板の第１の主面と第１の半導体層との間
に配設しているので、第１の主電極と第２の主電極との
間に電圧を印加したとき、空乏層は第３の半導体層にも
延び、溝先端隅部の電界が緩和されるから、耐圧の高い
絶縁ゲート型半導体装置を構成できる。
【０１１０】第２の発明のように構成された絶縁ゲート
型半導体装置は、第３の半導体層が半導体基板の一部を
介して溝と対向しているので、チャンネル領域が第１の
半導体層に形成され、チャネル長さが短くなり、オン電
圧を低くすることができるから、耐圧が高く、消費電力
の少ない絶縁ゲート型半導体装置を構成できる。
型半導体装置は、第３の半導体層が半導体基板の一部を
介して溝と対向しているので、チャンネル領域が第１の
半導体層に形成され、チャネル長さが短くなり、オン電
圧を低くすることができるから、耐圧が高く、消費電力
の少ない絶縁ゲート型半導体装置を構成できる。
【０１１１】第３の発明のように構成された絶縁ゲート
型半導体装置は、第２の半導体層が溝の開口に隣接して
延在しているので、形成されるチャネル幅が広くなるか
ら、素子の電流密度を高くできる。第４の発明のように
構成された絶縁ゲート型半導体装置は、第２の半導体層
が複数の溝の開口の両側に隣接して延在するとともに隣
り合う溝間に延在する第２の半導体層を第１の半導体層
を介して配設したので、複数のセル領域が構成でき大電
流容量の素子を構成することができる。
型半導体装置は、第２の半導体層が溝の開口に隣接して
延在しているので、形成されるチャネル幅が広くなるか
ら、素子の電流密度を高くできる。第４の発明のように
構成された絶縁ゲート型半導体装置は、第２の半導体層
が複数の溝の開口の両側に隣接して延在するとともに隣
り合う溝間に延在する第２の半導体層を第１の半導体層
を介して配設したので、複数のセル領域が構成でき大電
流容量の素子を構成することができる。
【０１１２】第５の発明のように構成された絶縁ゲート
型半導体装置は、第２の半導体層を溝の開口と交差して
第１の半導体層と交互に配設したので、溝間隔を狭くで
き、セルの高密度化を図ることができる。延いては小型
の絶縁ゲート型半導体装置を提供できる。第６の発明の
ように構成された絶縁ゲート型半導体装置は、第２の半
導体層を複数の溝の開口と交差して複数並列して延在さ
せたので、セル領域を多数形成でき、大容量の素子を構
成することができる。
型半導体装置は、第２の半導体層を溝の開口と交差して
第１の半導体層と交互に配設したので、溝間隔を狭くで
き、セルの高密度化を図ることができる。延いては小型
の絶縁ゲート型半導体装置を提供できる。第６の発明の
ように構成された絶縁ゲート型半導体装置は、第２の半
導体層を複数の溝の開口と交差して複数並列して延在さ
せたので、セル領域を多数形成でき、大容量の素子を構
成することができる。
【０１１３】第７の発明のように構成された絶縁ゲート
型半導体装置は、制御電極と接続された導電体が配設さ
れた第１の溝と第１の主電極と短絡された導電体が配設
された第２の溝とを備えているので、第２の溝を介して
第１の溝相互の距離を短縮でき、溝先端隅部相互間で電
界が干渉し、溝先端隅部の電界が相互に引張り合うの
で、溝先端隅部の電界が緩和されるから、耐圧の高い絶
縁ゲート型半導体装置を構成できる。
型半導体装置は、制御電極と接続された導電体が配設さ
れた第１の溝と第１の主電極と短絡された導電体が配設
された第２の溝とを備えているので、第２の溝を介して
第１の溝相互の距離を短縮でき、溝先端隅部相互間で電
界が干渉し、溝先端隅部の電界が相互に引張り合うの
で、溝先端隅部の電界が緩和されるから、耐圧の高い絶
縁ゲート型半導体装置を構成できる。
【０１１４】第８の発明のように構成された絶縁ゲート
型半導体装置は、溝の底部の導電体に絶縁膜を介して対
向する半導体基板の一部に、第１の半導体層よりも不純
物濃度が低い第２導電型の第３の半導体層を配設してい
るので、溝先端隅部相互間で電界が干渉し易くなり溝先
端隅部の電界がより緩和されるから、さらに耐圧の高い
絶縁ゲート型半導体装置を構成できる。第９の発明のよ
うに構成された絶縁ゲート型半導体装置は、第３の半導
体層を第２の溝の導電体のみに対向して配設したので、
オン電圧を低く押さえることができるから、耐圧が高
く、消費電力の少ない絶縁ゲート型半導体装置を構成で
きる。
型半導体装置は、溝の底部の導電体に絶縁膜を介して対
向する半導体基板の一部に、第１の半導体層よりも不純
物濃度が低い第２導電型の第３の半導体層を配設してい
るので、溝先端隅部相互間で電界が干渉し易くなり溝先
端隅部の電界がより緩和されるから、さらに耐圧の高い
絶縁ゲート型半導体装置を構成できる。第９の発明のよ
うに構成された絶縁ゲート型半導体装置は、第３の半導
体層を第２の溝の導電体のみに対向して配設したので、
オン電圧を低く押さえることができるから、耐圧が高
く、消費電力の少ない絶縁ゲート型半導体装置を構成で
きる。
【０１１５】第１０の発明のように構成された絶縁ゲー
ト型半導体装置は、第１の溝と第２の溝とが交互に配設
されるとともに第２の半導体層が第１の溝の両側に隣接
して延在しているので、形成されるチャネル幅が広くな
るから、素子の電流密度を大きくでき大容量化を図るこ
とができる。第１１の発明のように構成された絶縁ゲー
ト型半導体装置は、第１の溝と第２の溝とが交互に配設
されるとともに第２の半導体層が第１及び第２の溝に交
差し複数帯状に配設されたので溝間隔を狭く、複数の溝
が配設でき、セルの高密度化と大容量化を図ることがで
きる。
ト型半導体装置は、第１の溝と第２の溝とが交互に配設
されるとともに第２の半導体層が第１の溝の両側に隣接
して延在しているので、形成されるチャネル幅が広くな
るから、素子の電流密度を大きくでき大容量化を図るこ
とができる。第１１の発明のように構成された絶縁ゲー
ト型半導体装置は、第１の溝と第２の溝とが交互に配設
されるとともに第２の半導体層が第１及び第２の溝に交
差し複数帯状に配設されたので溝間隔を狭く、複数の溝
が配設でき、セルの高密度化と大容量化を図ることがで
きる。
【０１１６】第１２の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１と第２の主面を有す
る第１導電型の半導体基板の第１の主面に第２導電型の
不純物を低濃度に注入し拡散する第１の注入工程と、こ
の第１の注入工程により形成された第１の半導体層の表
面に第２導電型の不純物を第１の注入工程よりも高濃度
に注入し拡散する第２の注入工程とを備えているので、
第１の半導体層よりも不純物濃度が低い第２導電型の第
３の半導体層を半導体基板の第１の主面と第１の半導体
層との間に配設することができるから、耐圧の高い絶縁
ゲート型半導体装置を形成することができる。
ト型半導体装置の製造方法は、第１と第２の主面を有す
る第１導電型の半導体基板の第１の主面に第２導電型の
不純物を低濃度に注入し拡散する第１の注入工程と、こ
の第１の注入工程により形成された第１の半導体層の表
面に第２導電型の不純物を第１の注入工程よりも高濃度
に注入し拡散する第２の注入工程とを備えているので、
第１の半導体層よりも不純物濃度が低い第２導電型の第
３の半導体層を半導体基板の第１の主面と第１の半導体
層との間に配設することができるから、耐圧の高い絶縁
ゲート型半導体装置を形成することができる。
【０１１７】第１３の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の除去工程の後に、
第１の半導体層の溝内壁表面領域の第２導電型の不純物
が除去されるように溝内壁に酸化膜を形成する工程と酸
化膜除去工程とをさらに加えたので、第３の半導体層を
半導体基板の一部を介して溝と対向させることができる
から、耐圧が高く、消費電力の少ない絶縁ゲート型半導
体装置を形成することができる。
ト型半導体装置の製造方法は、第１の除去工程の後に、
第１の半導体層の溝内壁表面領域の第２導電型の不純物
が除去されるように溝内壁に酸化膜を形成する工程と酸
化膜除去工程とをさらに加えたので、第３の半導体層を
半導体基板の一部を介して溝と対向させることができる
から、耐圧が高く、消費電力の少ない絶縁ゲート型半導
体装置を形成することができる。
【０１１８】第１４の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の開口が複数帯状に
並列して開口されレジストパターンを用いる第３の注入
工程と、第１の開口のそれぞれに対応する位置で第１の
開口の長手方向に第１の開口より幅の狭い帯状に第２の
開口が開口されている遮蔽膜を用いる第１の除去工程と
を備えているので、第２の半導体層を複数の溝の開口の
両側に沿って延在させるとともに隣接する溝間に延在す
る第２の半導体層を第１の半導体層を介して配設するこ
とができるから、素子の電流密度が高く、容量の大きな
絶縁ゲート型半導体装置を形成することができる。
ト型半導体装置の製造方法は、第１の開口が複数帯状に
並列して開口されレジストパターンを用いる第３の注入
工程と、第１の開口のそれぞれに対応する位置で第１の
開口の長手方向に第１の開口より幅の狭い帯状に第２の
開口が開口されている遮蔽膜を用いる第１の除去工程と
を備えているので、第２の半導体層を複数の溝の開口の
両側に沿って延在させるとともに隣接する溝間に延在す
る第２の半導体層を第１の半導体層を介して配設するこ
とができるから、素子の電流密度が高く、容量の大きな
絶縁ゲート型半導体装置を形成することができる。
【０１１９】第１５の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の開口が所定の間隔
で帯状に並列して複数開口されたレジストパターンを用
いる第３の注入工程と、第２の開口が複数の第１の開口
と交差する方向に複数帯状に開口された遮蔽膜を用いる
第１の除去工程とを備えているので、第２の半導体層を
複数の溝の開口と交差して複数並列して延在させること
ができるから、小型で高密度に素子が配列された絶縁ゲ
ート型半導体装置を形成することができる。
ト型半導体装置の製造方法は、第１の開口が所定の間隔
で帯状に並列して複数開口されたレジストパターンを用
いる第３の注入工程と、第２の開口が複数の第１の開口
と交差する方向に複数帯状に開口された遮蔽膜を用いる
第１の除去工程とを備えているので、第２の半導体層を
複数の溝の開口と交差して複数並列して延在させること
ができるから、小型で高密度に素子が配列された絶縁ゲ
ート型半導体装置を形成することができる。
【０１２０】第１６の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の注入工程により形
成された第１の半導体層の表面上に、この第１の半導体
層の表面の一部を除いて形成された第１の開口を有する
レジストパターンを形成し、このレジストパターンをマ
スクとして第１導電型の不純物を注入し拡散する第２の
注入工程と、第１の半導体層表面及び第２の注入工程に
より形成された第２の半導体層表面上に、第１の半導体
層表面上に延在する第２の開口と第２の半導体層表面の
一部を囲む第３の開口とを有する遮蔽膜を形成し、この
遮蔽膜をマスクとして深さがそれぞれ半導体基板に達す
るまで半導体を除去する第１の除去工程とを備えている
ので、第１導電型の半導体基板の第１の主面上に第２導
電型の第１の半導体層を配設し、この第１の半導体層の
表面で開口を有し互いに並行した第１の溝と第２の溝と
からなり、その深さが第１の半導体層の表面から半導体
基板に達するような複数の溝を配設し、この溝のそれぞ
れの内壁に絶縁膜を配設設し、この絶縁膜を介して第１
の半導体層と対向するように溝の内側に導電体を配し、
第１の溝に配設された導電体とこの第１の溝の絶縁膜を
介して対向するように第１の半導体層の表面の一部に第
１導電型の第２の半導体層を配設することができるか
ら、耐圧の高い絶縁ゲート型半導体装置を形成すること
ができる。
ト型半導体装置の製造方法は、第１の注入工程により形
成された第１の半導体層の表面上に、この第１の半導体
層の表面の一部を除いて形成された第１の開口を有する
レジストパターンを形成し、このレジストパターンをマ
スクとして第１導電型の不純物を注入し拡散する第２の
注入工程と、第１の半導体層表面及び第２の注入工程に
より形成された第２の半導体層表面上に、第１の半導体
層表面上に延在する第２の開口と第２の半導体層表面の
一部を囲む第３の開口とを有する遮蔽膜を形成し、この
遮蔽膜をマスクとして深さがそれぞれ半導体基板に達す
るまで半導体を除去する第１の除去工程とを備えている
ので、第１導電型の半導体基板の第１の主面上に第２導
電型の第１の半導体層を配設し、この第１の半導体層の
表面で開口を有し互いに並行した第１の溝と第２の溝と
からなり、その深さが第１の半導体層の表面から半導体
基板に達するような複数の溝を配設し、この溝のそれぞ
れの内壁に絶縁膜を配設設し、この絶縁膜を介して第１
の半導体層と対向するように溝の内側に導電体を配し、
第１の溝に配設された導電体とこの第１の溝の絶縁膜を
介して対向するように第１の半導体層の表面の一部に第
１導電型の第２の半導体層を配設することができるか
ら、耐圧の高い絶縁ゲート型半導体装置を形成すること
ができる。
【０１２１】第１７の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の除去工程に続け
て、第２及び第３の開口を有する遮蔽膜をマスクとし
て、第１及び第２の溝の底部の半導体基板に第２導電型
の不純物を低濃度に注入し拡散する第３の注入工程をさ
らに加えたので、第１及び第２の溝の底部の導電体に絶
縁膜を介して対向する半導体基板の一部に、第１の半導
体層よりも不純物濃度が低い第２導電型の第３の半導体
層が配設することができるから、さらに耐圧の高い絶縁
ゲート型半導体装置を形成できる。
ト型半導体装置の製造方法は、第１の除去工程に続け
て、第２及び第３の開口を有する遮蔽膜をマスクとし
て、第１及び第２の溝の底部の半導体基板に第２導電型
の不純物を低濃度に注入し拡散する第３の注入工程をさ
らに加えたので、第１及び第２の溝の底部の導電体に絶
縁膜を介して対向する半導体基板の一部に、第１の半導
体層よりも不純物濃度が低い第２導電型の第３の半導体
層が配設することができるから、さらに耐圧の高い絶縁
ゲート型半導体装置を形成できる。
【０１２２】第１８の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の開口が帯状に所定
の間隔で複数開口されたレジストパターンを用いる第２
の注入工程と、第３の開口が第１の開口に対応する位置
で第１の開口の長手方向にそって第１の開口より幅の狭
い帯状に延在しかつ第２の開口及び第３の開口がそれぞ
れ交互に複数並列して配設された遮蔽膜を用いる第１の
除去工程とを備えているので、複数のセルを形成できる
から、素子の電流密度が高く容量の大きい絶縁ゲート型
半導体装置を形成することができる。
ト型半導体装置の製造方法は、第１の開口が帯状に所定
の間隔で複数開口されたレジストパターンを用いる第２
の注入工程と、第３の開口が第１の開口に対応する位置
で第１の開口の長手方向にそって第１の開口より幅の狭
い帯状に延在しかつ第２の開口及び第３の開口がそれぞ
れ交互に複数並列して配設された遮蔽膜を用いる第１の
除去工程とを備えているので、複数のセルを形成できる
から、素子の電流密度が高く容量の大きい絶縁ゲート型
半導体装置を形成することができる。
【０１２３】第１９の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、複数の帯状開口が所定の
間隔で複数列配設されてなる第１の開口を有するレジス
トパターンを用いる第２の注入工程と、第３の開口が第
１の開口の位置に交差して帯状に延在しかつ第２の開口
及び第３の開口がそれぞれ交互に複数並列して配設され
てなる遮蔽膜を用いる第１の除去工程とを備えているの
で、複数のセルを形成できるから、小型で高密度に素子
を配置した絶縁ゲート型半導体装置を形成できる。
ト型半導体装置の製造方法は、複数の帯状開口が所定の
間隔で複数列配設されてなる第１の開口を有するレジス
トパターンを用いる第２の注入工程と、第３の開口が第
１の開口の位置に交差して帯状に延在しかつ第２の開口
及び第３の開口がそれぞれ交互に複数並列して配設され
てなる遮蔽膜を用いる第１の除去工程とを備えているの
で、複数のセルを形成できるから、小型で高密度に素子
を配置した絶縁ゲート型半導体装置を形成できる。
【０１２４】第２０の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、第１の半導体層表面上及
び第２の注入工程により形成された第２の半導体層表面
上に、第１の半導体層表面の一部を囲む第２の開口を有
する遮蔽膜を形成し、この遮蔽膜をマスクとして深さが
半導体基板に達するまで半導体を除去する第４の除去工
程と、第４の除去工程により第１の半導体層表面に開口
して形成された第１の溝の底部の半導体基板に、第２の
開口を有する遮蔽膜をマスクとして第２導電型の不純物
を低濃度に注入する第４の注入工程と、第１の溝の表面
に絶縁膜を形成する工程と、第１の溝を埋設するように
絶縁膜及び遮蔽膜上に第１の導電体を積層する第３の積
層工程と、第１の溝内の第１の導電体を残して、積層さ
れた第１の導電体を第１の溝の開口部まで一様に除去す
る第５の除去工程と、第１の溝に埋設された導電体表面
に遮蔽膜を形成する工程と、第１の溝に埋設された導電
体並びに第１及び第２の半導体層の表面上に形成された
遮蔽膜に、第２の半導体層表面の一部を囲む第３の開口
を形成し、この遮蔽膜をマスクとして深さが半導体基板
に達するまで半導体を除去する第６の除去工程と、第６
の除去工程により第２の半導体層表面に開口して形成さ
れた第２の溝の表面に絶縁膜を形成する工程と、第２の
溝を埋設するように絶縁膜及び遮蔽膜上に第１の導電体
を積層する第４の積層工程と、第２の溝内の第１の導電
体を残して、積層された第１の導電体を第２の溝の開口
部まで一様に除去する第７の除去工程と、第２の溝に埋
設された第１の導電体表面及び遮蔽膜上に絶縁層を形成
する第５の積層工程とを備えているので、第２の溝の底
部の上記導電体に上記絶縁膜を介して対向する上記半導
体基板の一部に、第１の半導体層よりも不純物濃度が低
い第２導電型の第３の半導体層が配設することができる
から、耐圧が高く、消費電力の少ない絶縁ゲート型半導
体装置を形成できる。
ト型半導体装置の製造方法は、第１の半導体層表面上及
び第２の注入工程により形成された第２の半導体層表面
上に、第１の半導体層表面の一部を囲む第２の開口を有
する遮蔽膜を形成し、この遮蔽膜をマスクとして深さが
半導体基板に達するまで半導体を除去する第４の除去工
程と、第４の除去工程により第１の半導体層表面に開口
して形成された第１の溝の底部の半導体基板に、第２の
開口を有する遮蔽膜をマスクとして第２導電型の不純物
を低濃度に注入する第４の注入工程と、第１の溝の表面
に絶縁膜を形成する工程と、第１の溝を埋設するように
絶縁膜及び遮蔽膜上に第１の導電体を積層する第３の積
層工程と、第１の溝内の第１の導電体を残して、積層さ
れた第１の導電体を第１の溝の開口部まで一様に除去す
る第５の除去工程と、第１の溝に埋設された導電体表面
に遮蔽膜を形成する工程と、第１の溝に埋設された導電
体並びに第１及び第２の半導体層の表面上に形成された
遮蔽膜に、第２の半導体層表面の一部を囲む第３の開口
を形成し、この遮蔽膜をマスクとして深さが半導体基板
に達するまで半導体を除去する第６の除去工程と、第６
の除去工程により第２の半導体層表面に開口して形成さ
れた第２の溝の表面に絶縁膜を形成する工程と、第２の
溝を埋設するように絶縁膜及び遮蔽膜上に第１の導電体
を積層する第４の積層工程と、第２の溝内の第１の導電
体を残して、積層された第１の導電体を第２の溝の開口
部まで一様に除去する第７の除去工程と、第２の溝に埋
設された第１の導電体表面及び遮蔽膜上に絶縁層を形成
する第５の積層工程とを備えているので、第２の溝の底
部の上記導電体に上記絶縁膜を介して対向する上記半導
体基板の一部に、第１の半導体層よりも不純物濃度が低
い第２導電型の第３の半導体層が配設することができる
から、耐圧が高く、消費電力の少ない絶縁ゲート型半導
体装置を形成できる。
【０１２５】第２１の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、帯状に所定の間隔で複数
開口された第１の開口を有するレジストパターンを用い
る第２の注入工程と、第３の開口が第１の開口に対応す
る位置で第１の開口の長手方向にそって第１の開口より
幅の狭い帯状に延在しかつ第４の除去工程の遮蔽膜の第
２の開口に対応する位置それぞれと第３の開口それぞれ
が交互に複数並列して配設されてなる遮蔽膜を用いる第
６の除去工程とを備えているので、複数のセルを形成で
きるから、電流密度が高く大容量の絶縁ゲート型半導体
装置を形成できる。
ト型半導体装置の製造方法は、帯状に所定の間隔で複数
開口された第１の開口を有するレジストパターンを用い
る第２の注入工程と、第３の開口が第１の開口に対応す
る位置で第１の開口の長手方向にそって第１の開口より
幅の狭い帯状に延在しかつ第４の除去工程の遮蔽膜の第
２の開口に対応する位置それぞれと第３の開口それぞれ
が交互に複数並列して配設されてなる遮蔽膜を用いる第
６の除去工程とを備えているので、複数のセルを形成で
きるから、電流密度が高く大容量の絶縁ゲート型半導体
装置を形成できる。
【０１２６】第２２の発明のように構成された絶縁ゲー
ト型半導体装置の製造方法は、複数の帯状開口が所定の
間隔で複数列配設されてなる第１の開口を有するレジス
トパターンを用いる第２の注入工程と、第３の開口が第
１の開口の位置と交差して帯状に延在しかつ第４の除去
工程の遮蔽膜の第２の開口に対応する位置それぞれと第
３の開口それぞれが交互に複数並列するように配設され
てなる遮蔽膜を用いる第６の除去工程とを備えているの
で、複数のセルを形成できるから、小型で高密度に素子
を配置した絶縁ゲート型半導体装置を形成することがで
きる。
ト型半導体装置の製造方法は、複数の帯状開口が所定の
間隔で複数列配設されてなる第１の開口を有するレジス
トパターンを用いる第２の注入工程と、第３の開口が第
１の開口の位置と交差して帯状に延在しかつ第４の除去
工程の遮蔽膜の第２の開口に対応する位置それぞれと第
３の開口それぞれが交互に複数並列するように配設され
てなる遮蔽膜を用いる第６の除去工程とを備えているの
で、複数のセルを形成できるから、小型で高密度に素子
を配置した絶縁ゲート型半導体装置を形成することがで
きる。
【図１】この発明の一実施例である絶縁ゲート型半導体
装置の平面図である。
装置の平面図である。
【図２】図１の絶縁ゲート型半導体装置の一部セルの部
分平面図である。
分平面図である。
【図３】図２に示した一部セルのＡ−Ａ断面での部分断
面図である。
面図である。
【図４】この発明の絶縁ゲート型半導体装置のドレイン
電圧印加時の電界のグラフである。
電圧印加時の電界のグラフである。
【図５】この発明の絶縁ゲート型半導体装置の製造工程
の素子の部分断面図である。
の素子の部分断面図である。
【図６】この発明の絶縁ゲート型半導体装置の製造工程
の素子の部分断面図である。
の素子の部分断面図である。
【図７】この発明の絶縁ゲート型半導体装置の製造工程
の素子の部分断面図である。
の素子の部分断面図である。
【図８】この発明の絶縁ゲート型半導体装置の製造工程
の素子の部分断面図である。
の素子の部分断面図である。
【図９】この発明の絶縁ゲート型半導体装置の製造工程
の素子の部分断面図である。
の素子の部分断面図である。
【図１０】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図１１】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図１２】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図１３】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図１４】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図１５】この発明の他の一例である絶縁ゲート型半導
体装置の部分断面図である。
体装置の部分断面図である。
【図１６】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図１７】この発明のさらに他の一実施例である絶縁ゲ
ート型半導体装置の部分平面図である。
ート型半導体装置の部分平面図である。
【図１８】図１７の絶縁ゲート型半導体装置のＡ−Ａ断
面の部分断面図である。
面の部分断面図である。
【図１９】図１７の絶縁ゲート型半導体装置のＢ−Ｂ断
面の部分断面図である。
面の部分断面図である。
【図２０】この発明のさらに他の一実施例である絶縁ゲ
ート型半導体装置の部分断面図である。
ート型半導体装置の部分断面図である。
【図２１】図２０の絶縁ゲート型半導体装置の他の断面
の部分断面図である。
の部分断面図である。
【図２２】この発明のさらに他の一実施例である絶縁ゲ
ート型半導体装置の部分平面図である。
ート型半導体装置の部分平面図である。
【図２３】図２２に示した部分平面図のＡ−Ａ断面での
部分断面図である。
部分断面図である。
【図２４】絶縁ゲート型半導体装置のセルピッチと耐圧
との関係を示すグラフである。
との関係を示すグラフである。
【図２５】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図２６】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図２７】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図２８】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図２９】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図３０】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図３１】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図３２】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図３３】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図３４】この発明のさらに他の一実施例である絶縁ゲ
ート型半導体装置の部分断面図である。
ート型半導体装置の部分断面図である。
【図３５】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図３６】この発明のさらに他の一実施例である絶縁ゲ
ート型半導体装置の部分断面図である。
ート型半導体装置の部分断面図である。
【図３７】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図３８】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図３９】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４０】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４１】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４２】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４３】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４４】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４５】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４６】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４７】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４８】この発明の絶縁ゲート型半導体装置の製造工
程の素子の部分断面図である。
程の素子の部分断面図である。
【図４９】この発明のさらに他の一実施例である絶縁ゲ
ート型半導体装置の部分平面図である。
ート型半導体装置の部分平面図である。
【図５０】従来の絶縁ゲート型半導体装置の断面図であ
る。
る。
【図５１】従来の絶縁ゲート型半導体装置のドレイン電
圧印加時の電界のグラフである。
圧印加時の電界のグラフである。
【図５２】従来の絶縁ゲート型半導体装置の部分断面斜
視図である。
視図である。
４１ Ｎ+基板、 ４３ Ｐベース層、 ４５ ト
レンチ、 ４６ 絶縁膜、 ４７ ポリシリコン、
４４ Ｎ+ソース領域、 ４８ 層間絶縁膜、
４９ ソース電極、 ５０ ドレイン電極、 ５
５ トレンチ、３３ ゲートパッド
レンチ、 ４６ 絶縁膜、 ４７ ポリシリコン、
４４ Ｎ+ソース領域、 ４８ 層間絶縁膜、
４９ ソース電極、 ５０ ドレイン電極、 ５
５ トレンチ、３３ ゲートパッド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年４月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正内容】
【００８０】図２３において、Ｎ+基板４１の表面にＮ-
層４２が配設され、このＮ-層４２の上にＰベース層４
３が配設されている。Ｐベース層４３の表面にＮ+ソー
ス領域４４が間隔をおいて帯状に並列して配設され、こ
のＮ+ソース領域４４の帯状形状の長手方向に沿ってＮ+
ソース領域４４の表面からＮ-層４２に貫通する第１の
溝としてのトレンチ４５と、隣接するＮ+ソース領域４
４相互間のＰベース層４３の表面からＮ-層４２に貫通
する第２の溝としてのトレンチ５５とが配設されてい
る。溝４５および溝５５の内壁には絶縁膜４６が配設さ
れているが、溝４５の絶縁膜４６がゲート絶縁膜として
働く。溝４５および溝５５の内部には、それぞれの表面
の開口部までポリシリコン４７が埋設されている。
層４２が配設され、このＮ-層４２の上にＰベース層４
３が配設されている。Ｐベース層４３の表面にＮ+ソー
ス領域４４が間隔をおいて帯状に並列して配設され、こ
のＮ+ソース領域４４の帯状形状の長手方向に沿ってＮ+
ソース領域４４の表面からＮ-層４２に貫通する第１の
溝としてのトレンチ４５と、隣接するＮ+ソース領域４
４相互間のＰベース層４３の表面からＮ-層４２に貫通
する第２の溝としてのトレンチ５５とが配設されてい
る。溝４５および溝５５の内壁には絶縁膜４６が配設さ
れているが、溝４５の絶縁膜４６がゲート絶縁膜として
働く。溝４５および溝５５の内部には、それぞれの表面
の開口部までポリシリコン４７が埋設されている。
Claims (22)
- 【請求項１】 第１と第２の主面を有する第１導電型の
半導体基板と、 この半導体基板の第１の主面に配設された第２導電型の
第１の半導体層と、 この第１の半導体層の表面に開口を有し、上記第１の半
導体層の表面から上記半導体基板に達する深さを有する
ように配設された溝と、 この溝の内壁に配設された絶縁膜と、 この絶縁膜を介して上記第１の半導体層と対向するよう
に上記溝の内側に配設されるとともに制御電極と接続さ
れた導電体と、 この導電体と上記絶縁膜を介して対向するように上記第
１の半導体層の表面の一部に配設された第１導電型の第
２の半導体層と、 この第２の半導体層の表面の一部と上記導電体の表面と
を覆うように配設された絶縁層と、 上記半導体基板の第１の主面と上記第１の半導体層との
間に配設され、上記第１の半導体層よりも不純物濃度が
低い第２導電型の第３の半導体層と、 上記第１及び第２の半導体層表面上に配設された第１の
主電極と、 上記半導体基板の第２の主面上に配設された第２の主電
極と、を備えた絶縁ゲート型半導体装置。 - 【請求項２】 上記第３の半導体層が上記半導体基板の
一部を介して上記溝と対向していることを特徴とする請
求項１記載の絶縁ゲート型半導体装置。 - 【請求項３】 上記第２の半導体層が上記溝の開口に隣
接して延在することを特徴とする請求項１または請求項
２のいずれか１項に記載の絶縁ゲート型半導体装置。 - 【請求項４】 上記第２の半導体層が複数の上記溝の開
口の両側に隣接して延在するとともに隣り合う上記溝間
に延在する上記第２の半導体層が上記第１の半導体層を
介して配設されたことを特徴とする請求項３記載の絶縁
ゲート型半導体装置。 - 【請求項５】 上記第２の半導体層が上記溝の開口と交
差して上記第１の半導体層と交互に配設されたことを特
徴とする請求項１または請求項２のいずれか１項に記載
の絶縁ゲート型半導体装置。 - 【請求項６】 上記第２の半導体層が複数の上記溝の開
口と交差して複数並列して延在することを特徴とする請
求項５記載の絶縁ゲート型半導体装置。 - 【請求項７】 第１と第２の主面を有する第１導電型の
半導体基板と、 この半導体基板の第１の主面に配設された第２導電型の
第１の半導体層と、 この第１の半導体層の表面で開口を有し互いに並行した
第１の溝と第２の溝とからなり、その深さが上記第１の
半導体層の表面から上記半導体基板に達するように配設
された複数の溝と、 この溝のそれぞれの内壁に配設された絶縁膜と、 この絶縁膜を介して上記第１の半導体層と対向するよう
に上記溝の内側に配設された導電体と、 上記第１の溝に配設された上記導電体とこの第１の溝の
絶縁膜を介して対向するように上記第１の半導体層の表
面の一部に配設された第１導電型の第２の半導体層と、 上記第１の溝に配設された上記導電体の表面と上記第２
の半導体層の表面の一部とを覆うように配設された絶縁
層と、 上記第２の溝に配設された上記導電体と短絡されるとと
もに上記第１及び第２の半導体層の表面上に配設された
第１の主電極と、 上記半導体基板の第２の主面上に配設された第２の主電
極と、 上記第１の溝に配設された上記導電体と接続された制御
電極と、を備えた絶縁ゲート型半導体装置。 - 【請求項８】 上記溝の底部の上記導電体に上記絶縁膜
を介して対向する上記半導体基板の一部に、上記第１の
半導体層よりも不純物濃度が低い第２導電型の第３の半
導体層が配設されたことを特徴とする請求項７記載の絶
縁ゲート型半導体装置。 - 【請求項９】 上記第３の半導体層が上記第２の溝の上
記導電体のみに対向して配設されたことを特徴とする請
求項８記載の絶縁ゲート型半導体装置。 - 【請求項１０】 上記第１の溝と第２の溝とが交互に配
設されるとともに上記第２の半導体層が上記第１の溝の
両側に隣接して延在することを特徴とする請求項７乃至
請求項９のいずれか１項に記載の絶縁ゲート型半導体装
置。 - 【請求項１１】 上記第１の溝と第２の溝とが交互に配
設されるとともに上記第２の半導体層が上記第１及び第
２の溝に交差し複数帯状に配設されたことを特徴とする
請求項７乃至請求項９のいずれか１項に記載の絶縁ゲー
ト型半導体装置。 - 【請求項１２】 第１と第２の主面を有する第１導電型
の半導体基板の第１の主面に第２導電型の不純物を低濃
度に注入し拡散する第１の注入工程と、 この第１の注入工程により形成された第１の半導体層の
表面に第２導電型の不純物を上記第１の注入工程よりも
高濃度に注入し拡散する第２の注入工程と、 第２の注入工程により形成された第２の半導体層の表面
上に、この第２の半導体層の表面の一部を除いて形成さ
れた第１の開口を有するレジストパターンを形成し、こ
のレジストパターンをマスクとして第１導電型の不純物
を注入し拡散する第３の注入工程と、 上記第２の半導体層表面及び上記第３の注入工程により
形成された第３の半導体層の表面上に、上記第３の半導
体層表面の一部を囲む第２の開口を有する遮蔽膜を形成
し、この遮蔽膜をマスクとして深さが上記半導体基板に
達するまで半導体を除去する第１の除去工程と、 第１の除去工程により形成された溝の表面に絶縁膜を形
成する工程と、 上記溝を埋設するように上記絶縁膜上に導電体を積層す
る第１の積層工程と、 上記溝内の導電体を残して、積層された上記導電体を上
記溝の開口部まで一様に除去する第２の除去工程と、 上記遮蔽膜表面上及び上記溝に埋設された導電体表面上
に絶縁層を積層する第２の積層工程と、 絶縁層表面上に、上記第２の半導体層表面及び第３の半
導体層表面の一部を囲む開口を有するレジストパターン
を形成し、このレジストパターンをマスクとして絶縁層
及び遮蔽膜を除去する第３の除去工程と、 第３の除去工程により露出した上記第２及び第３の半導
体層表面上に導電体を積層し第１の主電極を形成する工
程と、 上記半導体基板の第２の主面上に導電体を積層し第２の
主電極を形成する工程と、 上記溝に埋設された導電体と電気的に接続される制御電
極を形成する工程と、を備えた絶縁ゲート型半導体装置
の製造方法。 - 【請求項１３】 上記第１の除去工程の後に、上記第１
の半導体層の上記溝内壁表面領域の第２導電型の不純物
が除去されるように上記溝内壁に酸化膜を形成する工程
と酸化膜除去工程とをさらに加えたことを特徴とする請
求項１２記載の絶縁ゲート型半導体装置の製造方法。 - 【請求項１４】 上記第３の注入工程のレジストパター
ンの第１の開口が複数帯状に並列して開口されるととも
に上記第１の除去工程の遮蔽膜の第２の開口が上記第１
の開口のそれぞれに対応する位置で上記第１の開口の長
手方向に上記第１の開口より幅の狭い帯状に開口されて
いることを特徴とする請求項１２または請求項１３のい
ずれか１項に記載の絶縁ゲート型半導体装置の製造方
法。 - 【請求項１５】 上記第３の注入工程のレジストパター
ンの第１の開口が所定の間隔で帯状に並列して複数開口
されるとともに第１の除去工程の遮蔽膜の第２の開口が
複数の上記第１の開口と交差する方向に複数帯状に開口
されていることを特徴とする請求項１２または請求項１
３のいずれか１項に記載の絶縁ゲート型半導体装置の製
造方法。 - 【請求項１６】 第１と第２の主面を有する第１導電型
の半導体基板の第１の主面に第２導電型の不純物を注入
し拡散する第１の注入工程と、 この第１の注入工程により形成された第１の半導体層の
表面上に、この第１の半導体層の表面の一部を除いて形
成された第１の開口を有するレジストパターンを形成
し、このレジストパターンをマスクとして第１導電型の
不純物を注入し拡散する第２の注入工程と、 上記第１の半導体層表面及び上記第２の注入工程により
形成された第２の半導体層表面上に、上記第１の半導体
層表面上に延在する第２の開口と第２の半導体層表面の
一部を囲む第３の開口とを有する遮蔽膜を形成し、この
遮蔽膜をマスクとして深さがそれぞれ上記半導体基板に
達するまで半導体を除去する第１の除去工程と、 第１の除去工程により、上記第２の開口と第３の開口に
それぞれ対応して形成された第１及び第２の溝の表面に
絶縁膜を形成する工程と、 上記第１及び第２の溝を埋設するように上記絶縁膜上に
第１の導電体を積層する第１の積層工程と、 上記第１及び第２の溝内の導電体を残して、積層された
上記第１の導電体を上記第１及び第２の溝の開口部まで
一様に除去する第２の除去工程と、 上記遮蔽膜と上記第１及び第２の溝に埋設された第１の
導電体との表面上に絶縁層を積層する第２の積層工程
と、 絶縁層表面上に、上記第１の半導体層表面、第２の半導
体層表面の一部及び第１の溝に埋設された上記第１の導
電体表面を囲む開口を有するレジストパターンを形成
し、このレジストパターンをマスクとして絶縁層及び遮
蔽膜を除去する第３の除去工程と、 第３の除去工程により露出した上記第１及び第２の半導
体層と上記第１の溝に埋設された上記第１の導電体との
表面上に第２の導電体を積層し第１の主電極を形成する
工程と、 上記半導体基板の第２の主面上に第２の導電体を積層し
第２の主電極を形成する工程と、 上記第２の溝に埋設された上記第１の導電体と電気的に
接続される制御電極を形成する工程と、を備えた絶縁ゲ
ート型半導体装置の製造方法。 - 【請求項１７】 上記第１の除去工程に続けて、上記第
２の開口及び第３の開口を有する遮蔽膜をマスクとし
て、上記第１及び第２の溝の底部の半導体基板に第２導
電型の不純物を低濃度に注入し拡散する第３の注入工程
をさらに加えたことを特徴とする請求項１６記載の絶縁
ゲート型半導体装置の製造方法。 - 【請求項１８】 上記第２の注入工程のレジストパター
ンの第１の開口が帯状に所定の間隔で複数開口されると
ともに上記第１の除去工程の遮蔽膜の第３の開口が上記
第１の開口に対応する位置で上記第１の開口の長手方向
にそって上記第１の開口より幅の狭い帯状に延在しかつ
上記第１の除去工程の遮蔽膜の第２の開口及び第３の開
口がそれぞれ交互に複数並列して配設されてなることを
特徴とする請求項１６または請求項１７のいずれか１項
に記載の絶縁ゲート型半導体装置の製造方法。 - 【請求項１９】 上記第２の注入工程のレジストパター
ンの第１の開口は複数の帯状開口が所定の間隔で複数列
配設されてなるとともに、上記第１の除去工程の遮蔽膜
の第３の開口が上記第１の開口の位置と交差して帯状に
延在しかつ上記第１の除去工程の遮蔽膜の第２の開口及
び第３の開口がそれぞれ交互に複数並列して配設されて
なることを特徴とする請求項１６または請求項１７のい
ずれか１項に記載の絶縁ゲート型半導体装置の製造方
法。 - 【請求項２０】 上記第１の除去工程、絶縁膜を形成す
る工程、第１の積層工程、第２の除去工程及び第２の積
層工程に替えて、 上記第１の半導体層表面上及び上記第２の注入工程によ
り形成された第２の半導体層表面上に、上記第１の半導
体層表面の一部を囲む第２の開口を有する遮蔽膜を形成
し、この遮蔽膜をマスクとして深さが上記半導体基板に
達するまで半導体を除去する第４の除去工程と、 第４の除去工程により上記第１の半導体層表面に開口し
て形成された第１の溝の底部の半導体基板に、上記第２
の開口を有する遮蔽膜をマスクとして第２導電型の不純
物を低濃度に注入し拡散する第４の注入工程と、 上記第１の溝の表面に絶縁膜を形成する工程と、 上記第１の溝を埋設するように上記絶縁膜及び上記遮蔽
膜上に第１の導電体を積層する第３の積層工程と、 上記第１の溝内の第１の導電体を残して、積層された上
記第１の導電体を上記第１の溝の開口部まで一様に除去
する第５の除去工程と、 上記第１の溝に埋設された導電体表面に遮蔽膜を形成す
る工程と、 上記第１の溝に埋設された導電体並びに第１及び第２の
半導体層の表面上に形成された遮蔽膜に、上記第２の半
導体層表面の一部を囲む第３の開口を形成し、この遮蔽
膜をマスクとして深さが上記半導体基板に達するまで半
導体を除去する第６の除去工程と、 第６の除去工程により上記第２の半導体層表面に開口し
て形成された第２の溝の表面に絶縁膜を形成する工程
と、 上記第２の溝を埋設するように絶縁膜及び遮蔽膜上に第
１の導電体を積層する第４の積層工程と、 上記第２の溝内の第１の導電体を残して、積層された上
記第１の導電体を上記第２の溝の開口部まで一様に除去
する第７の除去工程と、 上記第２の溝に埋設された第１の導電体表面及び遮蔽膜
上に絶縁層を形成する第５の積層工程と、を加入するこ
とを特徴とする請求項１６記載の絶縁ゲート型半導体装
置の製造方法。 - 【請求項２１】 上記第２の注入工程のレジストパター
ンの第１の開口が帯状に所定の間隔で複数開口されると
ともに上記第６の除去工程の遮蔽膜の第３の開口が上記
第１の開口に対応する位置で上記第１の開口の長手方向
にそって上記第１の開口より幅の狭い帯状に延在しかつ
上記第４の除去工程の遮蔽膜の第２の開口に対応する位
置それぞれと上記第３の開口それぞれが交互に複数並列
して配設されてなることを特徴とする請求項２０記載の
絶縁ゲート型半導体装置の製造方法。 - 【請求項２２】 上記第２の注入工程のレジストパター
ンの第１の開口は複数の帯状開口が所定の間隔で複数列
配設されてなるとともに、上記第６の除去工程の遮蔽膜
の第３の開口が上記第１の開口の位置と交差して帯状に
延在しかつ上記第４の除去工程の遮蔽膜の上記第２の開
口に対応する位置それぞれと上記第３の開口それぞれが
交互に複数並列するように配設されたことを特徴とする
請求項２０記載の絶縁ゲート型半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30910694A JP3307785B2 (ja) | 1994-12-13 | 1994-12-13 | 絶縁ゲート型半導体装置 |
| EP98113298A EP0881692B1 (en) | 1994-12-13 | 1995-12-01 | Insulated gate semiconductor device and method of manufacturing the same |
| EP95118971A EP0717450B1 (en) | 1994-12-13 | 1995-12-01 | Vertical insulated gate semiconductor device and method of manufacturing the same |
| DE69530232T DE69530232T2 (de) | 1994-12-13 | 1995-12-01 | Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung derselben |
| DE69510020T DE69510020T2 (de) | 1994-12-13 | 1995-12-01 | Vertikale Halbleiteranordnung mit isoliertem Gate und Vefahren zur Herstellung |
| KR1019950049279A KR100288906B1 (ko) | 1994-12-13 | 1995-12-13 | 절연게이트형 반도체장치 및 그의 제조방법 |
| US08/900,825 US5864159A (en) | 1994-12-13 | 1997-07-25 | Insulated gate semiconductor device structure to prevent a reduction in breakdown voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30910694A JP3307785B2 (ja) | 1994-12-13 | 1994-12-13 | 絶縁ゲート型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167711A true JPH08167711A (ja) | 1996-06-25 |
| JP3307785B2 JP3307785B2 (ja) | 2002-07-24 |
Family
ID=17988965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30910694A Expired - Lifetime JP3307785B2 (ja) | 1994-12-13 | 1994-12-13 | 絶縁ゲート型半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5864159A (ja) |
| EP (2) | EP0881692B1 (ja) |
| JP (1) | JP3307785B2 (ja) |
| KR (1) | KR100288906B1 (ja) |
| DE (2) | DE69510020T2 (ja) |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015738A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置 |
| JP2002026324A (ja) * | 2000-04-04 | 2002-01-25 | Internatl Rectifier Corp | 改良された低電圧パワーｍｏｓｆｅｔ素子およびその製造処理 |
| JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
| JP2003069017A (ja) * | 2001-08-30 | 2003-03-07 | Shindengen Electric Mfg Co Ltd | トランジスタ、ダイオード |
| JP2003309263A (ja) | 2002-03-22 | 2003-10-31 | Siliconix Inc | トレンチゲートｍｉｓデバイスの構造及び製造方法 |
| JP2003536274A (ja) * | 2000-06-16 | 2003-12-02 | ゼネラル セミコンダクター，インク． | 二重拡散ボディプロファイルを有するトレンチ金属酸化膜半導体電界効果トランジスタ |
| JP2004047967A (ja) * | 2002-05-22 | 2004-02-12 | Denso Corp | 半導体装置及びその製造方法 |
| US6734494B2 (en) | 2002-05-29 | 2004-05-11 | Nec Electronics Corporation | Vertical field effect transistor |
| US6747295B2 (en) | 1999-09-30 | 2004-06-08 | Kabushiki Kaisha Toshiba | Semiconductor device with trench gate |
| JP2005116822A (ja) * | 2003-10-08 | 2005-04-28 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2006093193A (ja) * | 2004-09-21 | 2006-04-06 | Toyota Motor Corp | 半導体装置およびその製造方法 |
| JP2006210547A (ja) * | 2005-01-27 | 2006-08-10 | Fuji Electric Device Technology Co Ltd | 絶縁ゲート型半導体装置とその製造方法 |
| US7229872B2 (en) | 2000-04-04 | 2007-06-12 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| JP2008103375A (ja) * | 2006-10-17 | 2008-05-01 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2009026797A (ja) * | 2007-07-17 | 2009-02-05 | Mitsubishi Electric Corp | 半導体装置 |
| JP2009094203A (ja) * | 2007-10-05 | 2009-04-30 | Denso Corp | 炭化珪素半導体装置 |
| JP2011119416A (ja) * | 2009-12-03 | 2011-06-16 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| DE102012204420A1 (de) | 2011-04-19 | 2012-10-25 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| JP2013077613A (ja) * | 2011-09-29 | 2013-04-25 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
| US8552468B2 (en) | 2009-06-04 | 2013-10-08 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP2013219171A (ja) * | 2012-04-09 | 2013-10-24 | Renesas Electronics Corp | 半導体装置 |
| WO2016006263A1 (ja) * | 2014-07-11 | 2016-01-14 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2016100466A (ja) * | 2014-11-21 | 2016-05-30 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| US9577089B2 (en) | 2010-03-02 | 2017-02-21 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| JP2017168665A (ja) * | 2016-03-16 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
| US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
| US11114559B2 (en) | 2011-05-18 | 2021-09-07 | Vishay-Siliconix, LLC | Semiconductor device having reduced gate charges and superior figure of merit |
| US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
| US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
| US11316013B2 (en) | 2019-06-26 | 2022-04-26 | Fuji Electric Co., Ltd. | Nitride semiconductor device |
Families Citing this family (85)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0853818A4 (en) * | 1995-08-21 | 1998-11-11 | Siliconix Inc | LOW-VOLTAGE SHORT CHANNEL DUAL DIFFUSION MOS TRANSISTOR |
| US6133587A (en) * | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| JP3410286B2 (ja) | 1996-04-01 | 2003-05-26 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| US5894149A (en) * | 1996-04-11 | 1999-04-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having high breakdown voltage and method of manufacturing the same |
| EP0893830A1 (en) * | 1996-12-11 | 1999-01-27 | The Kansai Electric Power Co., Inc. | Insulated gate semiconductor device |
| US6172398B1 (en) * | 1997-08-11 | 2001-01-09 | Magepower Semiconductor Corp. | Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage |
| JP3329707B2 (ja) * | 1997-09-30 | 2002-09-30 | 株式会社東芝 | 半導体装置 |
| US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
| US6342709B1 (en) | 1997-12-10 | 2002-01-29 | The Kansai Electric Power Co., Inc. | Insulated gate semiconductor device |
| US6200841B1 (en) * | 1997-12-30 | 2001-03-13 | Anam Semiconductor Inc. | MOS transistor that inhibits punchthrough and method for fabricating the same |
| GB9808234D0 (en) * | 1998-04-17 | 1998-06-17 | Koninkl Philips Electronics Nv | Mnufacture of trench-gate semiconductor devices |
| WO1999056323A1 (fr) | 1998-04-27 | 1999-11-04 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur et son procede de fabrication |
| US6084264A (en) * | 1998-11-25 | 2000-07-04 | Siliconix Incorporated | Trench MOSFET having improved breakdown and on-resistance characteristics |
| US6351009B1 (en) * | 1999-03-01 | 2002-02-26 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
| EP2261961B1 (de) * | 1999-03-04 | 2019-07-17 | Infineon Technologies AG | Verfahren zur Herstellung einer vertikalen MOS-Transistoranordnung |
| DE19922187C2 (de) * | 1999-05-12 | 2001-04-26 | Siemens Ag | Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US6373098B1 (en) * | 1999-05-25 | 2002-04-16 | Fairchild Semiconductor Corporation | Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device |
| US6204529B1 (en) * | 1999-08-27 | 2001-03-20 | Hsing Lan Lung | 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate |
| JP2001284584A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4240752B2 (ja) * | 2000-05-01 | 2009-03-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| US6555895B1 (en) | 2000-07-17 | 2003-04-29 | General Semiconductor, Inc. | Devices and methods for addressing optical edge effects in connection with etched trenches |
| US6534828B1 (en) * | 2000-09-19 | 2003-03-18 | Fairchild Semiconductor Corporation | Integrated circuit device including a deep well region and associated methods |
| EP2463912B1 (en) * | 2001-01-19 | 2015-07-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| KR100485556B1 (ko) * | 2001-02-02 | 2005-04-27 | 미쓰비시덴키 가부시키가이샤 | 절연 게이트형 바이폴라 트랜지스터, 반도체 장치, 절연게이트형 바이폴라 트랜지스터의 제조 방법 및 반도체장치의 제조 방법 |
| JP4823435B2 (ja) * | 2001-05-29 | 2011-11-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US6551881B1 (en) * | 2001-10-01 | 2003-04-22 | Koninklijke Philips Electronics N.V. | Self-aligned dual-oxide umosfet device and a method of fabricating same |
| GB0125710D0 (en) * | 2001-10-26 | 2001-12-19 | Koninkl Philips Electronics Nv | Transistor device |
| US6943426B2 (en) * | 2002-08-14 | 2005-09-13 | Advanced Analogic Technologies, Inc. | Complementary analog bipolar transistors with trench-constrained isolation diffusion |
| JP3964819B2 (ja) | 2003-04-07 | 2007-08-22 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP4799829B2 (ja) * | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ及びインバータ回路 |
| KR100574317B1 (ko) * | 2004-02-19 | 2006-04-26 | 삼성전자주식회사 | 게이트 구조물, 이를 갖는 반도체 장치 및 그 형성 방법 |
| GB0403934D0 (en) * | 2004-02-21 | 2004-03-24 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and the manufacture thereof |
| US7400014B2 (en) * | 2004-04-20 | 2008-07-15 | International Rectifier Corporation | ACCUFET with schottky source contact |
| JP4721653B2 (ja) * | 2004-05-12 | 2011-07-13 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置 |
| KR100830389B1 (ko) * | 2004-05-12 | 2008-05-20 | 도요다 지도샤 가부시끼가이샤 | 절연 게이트형 반도체 장치 |
| DE102004029435B4 (de) * | 2004-06-18 | 2017-02-16 | Infineon Technologies Ag | Feldplattentrenchtransistor |
| US7465986B2 (en) | 2004-08-27 | 2008-12-16 | International Rectifier Corporation | Power semiconductor device including insulated source electrodes inside trenches |
| JP5048273B2 (ja) * | 2006-05-10 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 絶縁ゲート型半導体装置 |
| JP5128100B2 (ja) * | 2006-09-29 | 2013-01-23 | 三菱電機株式会社 | 電力用半導体装置 |
| JP5040240B2 (ja) * | 2006-09-29 | 2012-10-03 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| DE102006056809B9 (de) | 2006-12-01 | 2009-01-15 | Infineon Technologies Austria Ag | Anschlussstruktur für ein elektronisches Bauelement |
| KR100790257B1 (ko) * | 2006-12-27 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| KR100791773B1 (ko) * | 2006-12-27 | 2008-01-04 | 동부일렉트로닉스 주식회사 | 트랜치 게이트 모스 소자 제조 방법 |
| US10062788B2 (en) * | 2008-07-30 | 2018-08-28 | Maxpower Semiconductor Inc. | Semiconductor on insulator devices containing permanent charge |
| US7964913B2 (en) * | 2007-01-09 | 2011-06-21 | Maxpower Semiconductor, Inc. | Power MOS transistor incorporating fixed charges that balance the charge in the drift region |
| US8330186B2 (en) * | 2008-07-30 | 2012-12-11 | Maxpower Semiconductor, Inc. | Lateral devices containing permanent charge |
| US8564057B1 (en) | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
| US20090057713A1 (en) * | 2007-08-31 | 2009-03-05 | Infineon Technologies Austria Ag | Semiconductor device with a semiconductor body |
| US8704295B1 (en) | 2008-02-14 | 2014-04-22 | Maxpower Semiconductor, Inc. | Schottky and MOSFET+Schottky structures, devices, and methods |
| CN102007584B (zh) | 2008-02-14 | 2013-01-16 | 马克斯半导体股份有限公司 | 半导体装置结构及其相关工艺 |
| EP2248158A4 (en) * | 2008-02-14 | 2011-06-22 | Maxpower Semiconductor Inc | EDGE DETERMINATION WITH IMPROVED PUNCHING VOLTAGE |
| US7911021B2 (en) * | 2008-06-02 | 2011-03-22 | Maxpower Semiconductor Inc. | Edge termination for semiconductor devices |
| US7910439B2 (en) * | 2008-06-11 | 2011-03-22 | Maxpower Semiconductor Inc. | Super self-aligned trench MOSFET devices, methods, and systems |
| US20100308400A1 (en) * | 2008-06-20 | 2010-12-09 | Maxpower Semiconductor Inc. | Semiconductor Power Switches Having Trench Gates |
| US8310001B2 (en) * | 2008-07-15 | 2012-11-13 | Maxpower Semiconductor Inc. | MOSFET switch with embedded electrostatic charge |
| EP2308095A1 (en) | 2008-07-25 | 2011-04-13 | Nxp B.V. | A trench-gate semiconductor device |
| US7960783B2 (en) * | 2008-08-25 | 2011-06-14 | Maxpower Semiconductor Inc. | Devices containing permanent charge |
| WO2010065428A2 (en) * | 2008-12-01 | 2010-06-10 | Maxpower Semiconductor Inc. | Mos-gated power devices, methods, and integrated circuits |
| US7989293B2 (en) * | 2009-02-24 | 2011-08-02 | Maxpower Semiconductor, Inc. | Trench device structure and fabrication |
| US8232579B2 (en) * | 2009-03-11 | 2012-07-31 | Infineon Technologies Austria Ag | Semiconductor device and method for producing a semiconductor device |
| US8319278B1 (en) | 2009-03-31 | 2012-11-27 | Maxpower Semiconductor, Inc. | Power device structures and methods using empty space zones |
| US8847307B2 (en) | 2010-04-13 | 2014-09-30 | Maxpower Semiconductor, Inc. | Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges |
| WO2010120704A2 (en) * | 2009-04-13 | 2010-10-21 | Maxpower Semiconductor Inc. | Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges |
| US8330214B2 (en) * | 2009-05-28 | 2012-12-11 | Maxpower Semiconductor, Inc. | Power semiconductor device |
| DE102011079747A1 (de) | 2010-07-27 | 2012-02-02 | Denso Corporation | Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür |
| JP5825201B2 (ja) * | 2012-03-05 | 2015-12-02 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US8866222B2 (en) * | 2012-03-07 | 2014-10-21 | Infineon Technologies Austria Ag | Charge compensation semiconductor device |
| TWI497608B (zh) * | 2012-03-13 | 2015-08-21 | Maxpower Semiconductor Inc | Gold - oxygen Half - efficiency Electro - crystal Structure and Process Method |
| CN103367144A (zh) * | 2012-03-26 | 2013-10-23 | 马克斯半导体股份有限公司 | 沟槽式井区电场屏蔽功率mosfet结构及制作方法 |
| JP2013232533A (ja) * | 2012-04-27 | 2013-11-14 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP6064371B2 (ja) * | 2012-05-30 | 2017-01-25 | 株式会社デンソー | 半導体装置 |
| JP2014060336A (ja) | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
| JP6164604B2 (ja) | 2013-03-05 | 2017-07-19 | ローム株式会社 | 半導体装置 |
| JP6164636B2 (ja) | 2013-03-05 | 2017-07-19 | ローム株式会社 | 半導体装置 |
| US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
| US9666663B2 (en) | 2013-08-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| US9076838B2 (en) | 2013-09-13 | 2015-07-07 | Infineon Technologies Ag | Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing |
| US9224854B2 (en) | 2013-10-03 | 2015-12-29 | Texas Instruments Incorporated | Trench gate trench field plate vertical MOSFET |
| US9385228B2 (en) | 2013-11-27 | 2016-07-05 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| US9105679B2 (en) | 2013-11-27 | 2015-08-11 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier regions |
| US9553179B2 (en) | 2014-01-31 | 2017-01-24 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier structure |
| DE102015113493B4 (de) * | 2015-08-14 | 2018-07-12 | Infineon Technologies Ag | Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements |
| DE102018107568B4 (de) | 2018-03-29 | 2021-01-07 | Infineon Technologies Ag | Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors |
| JP7085975B2 (ja) * | 2018-12-17 | 2022-06-17 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56167360A (en) * | 1980-05-26 | 1981-12-23 | Mitsubishi Electric Corp | Diffused resistance element in semiconductor device |
| JPS598374A (ja) * | 1982-07-05 | 1984-01-17 | Matsushita Electronics Corp | 縦型構造電界効果トランジスタの製造方法 |
| US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
| JPH01125858A (ja) * | 1987-11-10 | 1989-05-18 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH0783118B2 (ja) * | 1988-06-08 | 1995-09-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| JPH0368173A (ja) * | 1989-08-05 | 1991-03-25 | Fuji Electric Co Ltd | 半導体装置 |
| JP2894820B2 (ja) * | 1990-10-25 | 1999-05-24 | 株式会社東芝 | 半導体装置 |
| JP2941405B2 (ja) * | 1990-10-25 | 1999-08-25 | 株式会社東芝 | 半導体装置 |
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| JPH0582792A (ja) * | 1991-09-25 | 1993-04-02 | Toshiba Corp | 半導体装置の製造方法 |
| JP2810821B2 (ja) * | 1992-03-30 | 1998-10-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| GB9215653D0 (en) * | 1992-07-23 | 1992-09-09 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| US5385853A (en) * | 1992-12-02 | 1995-01-31 | International Business Machines Corporation | Method of fabricating a metal oxide semiconductor heterojunction field effect transistor (MOSHFET) |
| JP2561413B2 (ja) * | 1993-02-23 | 1996-12-11 | 日産自動車株式会社 | 半導体装置 |
-
1994
- 1994-12-13 JP JP30910694A patent/JP3307785B2/ja not_active Expired - Lifetime
-
1995
- 1995-12-01 EP EP98113298A patent/EP0881692B1/en not_active Expired - Lifetime
- 1995-12-01 DE DE69510020T patent/DE69510020T2/de not_active Expired - Lifetime
- 1995-12-01 DE DE69530232T patent/DE69530232T2/de not_active Expired - Lifetime
- 1995-12-01 EP EP95118971A patent/EP0717450B1/en not_active Expired - Lifetime
- 1995-12-13 KR KR1019950049279A patent/KR100288906B1/ko not_active IP Right Cessation
-
1997
- 1997-07-25 US US08/900,825 patent/US5864159A/en not_active Expired - Lifetime
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015738A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置 |
| US6747295B2 (en) | 1999-09-30 | 2004-06-08 | Kabushiki Kaisha Toshiba | Semiconductor device with trench gate |
| JP2002026324A (ja) * | 2000-04-04 | 2002-01-25 | Internatl Rectifier Corp | 改良された低電圧パワーｍｏｓｆｅｔ素子およびその製造処理 |
| US7229872B2 (en) | 2000-04-04 | 2007-06-12 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| US8487368B2 (en) | 2000-04-04 | 2013-07-16 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| JP2003536274A (ja) * | 2000-06-16 | 2003-12-02 | ゼネラル セミコンダクター，インク． | 二重拡散ボディプロファイルを有するトレンチ金属酸化膜半導体電界効果トランジスタ |
| JP2002083963A (ja) * | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体素子 |
| JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
| JP2003069017A (ja) * | 2001-08-30 | 2003-03-07 | Shindengen Electric Mfg Co Ltd | トランジスタ、ダイオード |
| US9324858B2 (en) | 2002-03-22 | 2016-04-26 | Vishay-Siliconix | Trench-gated MIS devices |
| JP2012060147A (ja) * | 2002-03-22 | 2012-03-22 | Siliconix Inc | トレンチゲートｍｉｓデバイスの構造及び製造方法 |
| JP2003309263A (ja) | 2002-03-22 | 2003-10-31 | Siliconix Inc | トレンチゲートｍｉｓデバイスの構造及び製造方法 |
| JP2004047967A (ja) * | 2002-05-22 | 2004-02-12 | Denso Corp | 半導体装置及びその製造方法 |
| US6734494B2 (en) | 2002-05-29 | 2004-05-11 | Nec Electronics Corporation | Vertical field effect transistor |
| JP4538211B2 (ja) * | 2003-10-08 | 2010-09-08 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005116822A (ja) * | 2003-10-08 | 2005-04-28 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP4498796B2 (ja) * | 2004-03-29 | 2010-07-07 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2006093193A (ja) * | 2004-09-21 | 2006-04-06 | Toyota Motor Corp | 半導体装置およびその製造方法 |
| JP2006210547A (ja) * | 2005-01-27 | 2006-08-10 | Fuji Electric Device Technology Co Ltd | 絶縁ゲート型半導体装置とその製造方法 |
| JP2008103375A (ja) * | 2006-10-17 | 2008-05-01 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2009026797A (ja) * | 2007-07-17 | 2009-02-05 | Mitsubishi Electric Corp | 半導体装置 |
| JP2009094203A (ja) * | 2007-10-05 | 2009-04-30 | Denso Corp | 炭化珪素半導体装置 |
| US8552468B2 (en) | 2009-06-04 | 2013-10-08 | Mitsubishi Electric Corporation | Power semiconductor device |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| US9893168B2 (en) | 2009-10-21 | 2018-02-13 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| JP2011119416A (ja) * | 2009-12-03 | 2011-06-16 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| US10453953B2 (en) | 2010-03-02 | 2019-10-22 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| US9577089B2 (en) | 2010-03-02 | 2017-02-21 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| DE102012204420A1 (de) | 2011-04-19 | 2012-10-25 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| US8698195B2 (en) | 2011-04-19 | 2014-04-15 | Mitsubishi Electric Corporation | Semiconductor device |
| US11114559B2 (en) | 2011-05-18 | 2021-09-07 | Vishay-Siliconix, LLC | Semiconductor device having reduced gate charges and superior figure of merit |
| JP2013077613A (ja) * | 2011-09-29 | 2013-04-25 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
| JP2013219171A (ja) * | 2012-04-09 | 2013-10-24 | Renesas Electronics Corp | 半導体装置 |
| JP6022082B2 (ja) * | 2014-07-11 | 2016-11-09 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9831316B2 (en) | 2014-07-11 | 2017-11-28 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| WO2016006263A1 (ja) * | 2014-07-11 | 2016-01-14 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
| US10444262B2 (en) | 2014-08-19 | 2019-10-15 | Vishay-Siliconix | Vertical sense devices in vertical trench MOSFET |
| US10527654B2 (en) | 2014-08-19 | 2020-01-07 | Vishay SIliconix, LLC | Vertical sense devices in vertical trench MOSFET |
| JP2016100466A (ja) * | 2014-11-21 | 2016-05-30 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2017168665A (ja) * | 2016-03-16 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
| US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
| US11316013B2 (en) | 2019-06-26 | 2022-04-26 | Fuji Electric Co., Ltd. | Nitride semiconductor device |
| US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0881692A2 (en) | 1998-12-02 |
| EP0717450A3 (en) | 1997-01-08 |
| DE69530232T2 (de) | 2004-02-05 |
| DE69510020D1 (de) | 1999-07-08 |
| JP3307785B2 (ja) | 2002-07-24 |
| US5864159A (en) | 1999-01-26 |
| EP0717450A2 (en) | 1996-06-19 |
| KR100288906B1 (ko) | 2001-06-01 |
| KR960026962A (ko) | 1996-07-22 |
| EP0881692A3 (en) | 1998-12-16 |
| EP0881692B1 (en) | 2003-04-02 |
| DE69510020T2 (de) | 2000-03-02 |
| DE69530232D1 (de) | 2003-05-08 |
| EP0717450B1 (en) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08167711A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| EP0772242B1 (en) | Single feature size MOS technology power device | |
| CN101371343B (zh) | 自对准沟槽mosfet结构和制造方法 | |
| US5877528A (en) | Structure to provide effective channel-stop in termination areas for trenched power transistors | |
| US8089122B2 (en) | Vertical trench gate transistor semiconductor device and method for fabricating the same | |
| KR100789033B1 (ko) | 종형게이트 반도체장치 및 그 제조방법 | |
| KR100642803B1 (ko) | 엷게 도핑된 소스 구조를 구비한 트렌치 ｄｍｏｓ트랜지스터 | |
| KR19990037698A (ko) | 트랜지스터 및 그 형성 방법 | |
| JP2001244462A (ja) | トランジスタ及びその製造方法 | |
| JPH0936362A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPH11103056A (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| KR20060040592A (ko) | 에지 종단 구조체를 갖는 반도체 장치 및 그 형성 방법 | |
| JPH11191559A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| KR20060136407A (ko) | 종형게이트 반도체장치 및 그 제조방법 | |
| JPWO2003065459A1 (ja) | 半導体装置 | |
| JP6792345B2 (ja) | 半導体装置の製造方法 | |
| KR100904785B1 (ko) | 박형층 실리콘 온 인슐레이터(ｓｏｉ) 디바이스 | |
| JP4623656B2 (ja) | 縦型ゲート半導体装置およびその製造方法 | |
| KR20050030538A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| US6492691B2 (en) | High integration density MOS technology power device structure | |
| KR100396956B1 (ko) | 트렌치 트랜지스터 및 그의 제조방법 | |
| CN117352554B (zh) | 一种具有栅极沟槽的半导体功率器件 | |
| KR100694327B1 (ko) | 반도체 디바이스 | |
| WO2001020684A1 (en) | Trench dmos transistor having improved trench structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140517 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |