JP2003069017A - トランジスタ、ダイオード - Google Patents
トランジスタ、ダイオードInfo
- Publication number
- JP2003069017A JP2003069017A JP2001260869A JP2001260869A JP2003069017A JP 2003069017 A JP2003069017 A JP 2003069017A JP 2001260869 A JP2001260869 A JP 2001260869A JP 2001260869 A JP2001260869 A JP 2001260869A JP 2003069017 A JP2003069017 A JP 2003069017A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- narrow groove
- drain
- drain layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims description 75
- 239000000463 material Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 16
- 239000000945 filler Substances 0.000 abstract description 17
- 239000011800 void material Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 200
- 239000010408 film Substances 0.000 description 114
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 239000010409 thin film Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 238000002513 implantation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
供する。 【解決手段】直方体の細溝20の底部を半導体エピタキ
シャル成長物で充填する場合に、細溝20の側面に{1
0 0}面を露出させる。細溝20内の各面から等速
度でエピタキシャル成長し、ボイドの無い充填物22が
得られる。充填物22の濃度や幅等を最適値に設定する
ことで、充填物22内部が完全に空乏化するときには、
ドレイン層12の充填物22間に位置する部分も完全に
空乏化し、ドレイン層12内に広がった空乏層中の電界
強度を一定にすることができる。
Description
オードに係り、特に、細溝内に半導体結晶がエピタキシ
ャル成長された構造を有するトランジスタとダイオード
に関する。
2の断面図を示している。このトランジスタ102は、
トレンチ型パワーMOSFETであり、N+型不純物が
シリコン単結晶中に高濃度にドープされた半導体基板1
11と、該半導体基板111上にエピタキシャル成長法
によって形成されたN-型のシリコンエピタキシャル層
から成るドレイン層112とを有している。
ン層112とを有する処理基板を示しており、この処理
基板110に半導体製造プロセスが施された結果、ドレ
イン層112内部の表面側に、P型のボディ層113が
形成されており、該ボディ層113内部の表面近傍に、
P+型のオーミック領域116と、N+型のソース領域1
30とが複数形成されている。
基板110表面が帯状にエッチングされ、細溝120が
形成されている。
24が形成されており、その細溝120の内部には、そ
のゲート絶縁膜によって半導体基板110とは非接触の
状態で、ポリシリコンが充填され、そのポリシリコンに
よってゲート電極プラグ127が形成されている。
は、金属薄膜から成る不図示のゲート電極膜によって互
いに接続されている。
の表面には、金属薄膜から成るソース電極膜137が形
成されている。細溝120上には層間絶縁膜131が形
成されており、この層間絶縁膜131により、ソース電
極膜137とゲート電極プラグ127とは電気的に絶縁
されている。
111の表面にはドレイン電極膜139が形成されてい
る。
ドレイン電極膜139に正電圧を印加した状態で、ゲー
ト電極膜に閾電圧以上の正電圧を印加すると、ゲート絶
縁膜124とボディ層113の界面にN型の反転層が形
成され、その反転層によって、ソース領域130とドレ
イン層112とが接続され、反転層を通って、ドレイン
層112からソース領域130に向けて電流が流れる。
この状態は、トランジスタ102が導通した状態であ
り、細溝120を用いないパワーMOSFETに存在す
るJFET領域が存在しないため、通常のパワーMOS
FETに比べて導通抵抗が小さくなっている。
電位がソース電極膜137と同じ電位に変わると、反転
層は消滅し、電流は流れなくなる。
層112との間のPN接合は逆バイアスされており、そ
のPN接合のアバランシェ耐圧がトランジスタ102の
耐圧と等しくなっている。
逆バイアスされたときの空乏層の形状によって異なる
が、上記のようなトランジスタ102では、ドレイン層
112内に広がる空乏層内の電界強度が不均一であるた
め、電界強度が強くなる部分でアバランシェ耐圧が決定
され、耐圧が低くなってしまっている。
03が提案されており、細溝120の下側にドレイン層
112とは異なる導電型の埋込層122を形成し、ドレ
イン層112内に広がる空乏層の電界強度を緩和する試
みが成されている。
削し、細溝120の内部の底部と側壁に充填物を成長さ
せることで形成しており、充填物としては半導体単結晶
や半導体多結晶を用いることができる。
晶を選択し、細溝120内にシリコンエピタキシャル層
を成長させ、そのエピタキシャル層によって埋込層12
2を構成させた場合には、期待通りの耐圧が得られない
という不都合が生じている。
の不都合を解決するために創作されたものであり、その
目的は、低抵抗高耐圧の半導体装置を提供することにあ
る。
因が、細溝内にシリコンが均一にエピタキシャル成長せ
ず、ボイドが生じてしまうことにあることを見出し、本
発明を創作するに到ったものである。
型のドレイン層と、前記ドレイン層と接して配置された
第2導電型のボディ層と、前記ボディ層と前記ドレイン
層とに亘って形成され、底面が前記ドレイン層内に位置
する有底の細溝と、前記ボディ層内の前記細溝の開口部
分に位置し、前記ドレイン層とは離間したソース領域
と、半導体のエピタキシャル成長によって前記細溝内に
形成され、下端部が前記細溝の底面と接し、上端部が前
記ボディ層と前記ドレイン層の境界よりも低く、第2導
電型の不純物が添加された充填物と、前記細溝の内周面
のうち、少なくとも前記ボディ層が露出する部分に形成
されたゲート絶縁膜と、前記細溝内の前記ゲート絶縁膜
と接触して配置され、前記充填物とは絶縁されたゲート
電極プラグと、を有するトランジスタである。請求項2
記載の発明は、前記細溝の内部空間は直方体で構成さ
れ、該細溝の一側面は{1 0 0}面が露出された請
求項1記載のトランジスタである。請求項3記載の発明
は、前記充填物は、浮遊電位に置かれた請求項1又は請
求項2のいずれか1項記載のトランジスタである。請求
項4記載の発明は、前記充填物は、前記ソース領域に電
気的に接続された請求項1又は請求項2のいずれか1項
記載のトランジスタである。請求項5記載の発明は、前
記ドレイン層のうち、前記ボディ層が位置する面とは反
対側の面には第1導電型の半導体基板を有し、前記半導
体基板表面には、該半導体基板とオーミック接続された
ドレイン電極を有する請求項1乃至請求項4のいずれか
1項記載のトランジスタである。請求項6記載の発明
は、前記ドレイン層のうち、前記ボディ層が位置する面
とは反対側の面には第2導電型のコレクタ層が設けら
れ、前記コレクタ層表面には、該コレクタ層とオーミッ
ク接続されたコレクタ電極を有する請求項1乃至請求項
4のいずれか1項記載のトランジスタである。請求項7
記載の発明は、前記ドレイン層のうち、前記ボディ層が
位置する面とは反対側の面には、該ドレイン層とショッ
トキー接合を形成するショットキー電極が設けられた請
求項1乃至請求項4のいずれか1項記載のトランジスタ
である。請求項8記載の発明は、第1導電型の主半導体
層と、前記主半導体層に形成され、底面が前記主半導体
層内に位置する有底の細溝と、半導体のエピタキシャル
成長によって前記細溝内に形成され、第2導電型の不純
物が添加された充填物と、前記主半導体層の表面と前記
充填物の表面の両方に接触し、前記主半導体層とはショ
ットキー接合を形成するショットキー電極と、を有する
ダイオードである。請求項9記載の発明は、前記ショッ
トキー電極は、前記充填物とはオーミック接続された請
求項8記載のダイオードである。
施形態について説明する。まず、図1(a)を参照し、符
号10は、下記製造工程を適用する処理基板であり、シ
リコン単結晶から成る半導体基板11と、該半導体基板
11表面にシリコンがエピタキシャル成長されて成るド
レイン層12とを有している。本実施例では、第1導電
型をN型、第2導電型をP型として説明する。
は0.003Ω・cm程度である。ドレイン層12はN-型
で高抵抗である。ドレイン層12の厚みは18.2μm
程度である。
12の表面にボロンイオン(B+)を照射するとドレイン
層12の内部にボロンイオンが注入され、ドレイン層1
2内部の表面近くにP型注入層41が形成される。この
状態では、ドレイン層12は、P型注入層41とシリコ
ン基板11とで挟まれた状態になる。
ボロンをドレイン層12内に拡散させると、図1(c)に
示すように、ドレイン層12内部の表面側に、P型のボ
ディ層13が形成される。ボディ層13は、最終的に底
部がドレイン層12の表面から1.2μmの深さに位置
するように設計されておりここでは、後述する熱処理よ
って拡散する分も考慮し、1.2μmよりも浅く拡散さ
れている。
処理基板10内に埋め込まれた状態になっており、処理
基板10の表面にはドレイン層12は露出していない。
層12の表面に、複数の細長の開口15が、所定間隔で
互いに平行に形成されたレジスト膜14を形成する。
に、P型の不純物(ここではボロンイオン:B+)を照射
すると、レジスト膜14がマスクとなり、開口15の底
面に露出するボディ層13表面にP型の不純物が注入さ
れ、図2(e)に示すように、ボディ層13内部の表面近
傍に、開口15のパターンに従ったパターンで、P+型
注入層19が形成される。
P+型注入層19中のボロン不純物を拡散させると、図
2(f)に示すように、ボディ層13内部の表面近傍に、
P+型のオーミック領域16が互いに平行に複数本形成
される。ここではオーミック領域16の拡散深さは1.
0μm程度である。
13とオーミック領域16とが露出した状態で、その表
面にCVD法によってシリコン酸化膜17を形成した
後、図3(h)に示すように、該シリコン酸化膜17表面
にパターニングしたレジスト膜18を形成する。
6の長手方向に沿い、オーミック領域16の間に位置す
る細長の開口42を有している。
に位置するシリコン酸化膜17を除去すると、シリコン
酸化膜17がレジスト膜18と同じ形状にパターニング
される。パターニングにより、シリコン酸化膜17に
は、図3(i)に示すように、レジスト膜18の開口42
と同じ形状の開口43が形成される。
43の底面には、処理基板10のうちのボディ層13の
部分が露出されており、レジスト膜18を除去し、パタ
ーニングされたシリコン酸化膜17をマスクとし、開口
43の底面に位置する部分の処理基板10をエッチング
し、図4(j)に示すように、処理基板10に、シリコ
ン酸化膜17の開口43と同じパターンの細溝20を形
成する。
り、細溝20の底面は、ボディ層13の下層に位置する
ドレイン層12の内部に達している。ここでは細溝20
の処理基板10表面からの深さは12μmになってい
る。
酸化膜17が露出しており、それよりも下方の部分で
は、処理基板10を構成するシリコンが露出している。
ック領域16の間隔よりも狭く、且つ、開口42はオー
ミック領域16間の略中央に配置されている。従って、
細溝20もオーミック領域16の間の位置であって、オ
ーミック領域16の端部とは離間した位置に形成されて
いるため、細溝20の側面には、処理基板10中のオー
ミック領域16は露出しておらず、ボディ層13と、そ
の下層のドレイン層12とが露出している。細溝20の
底面には、ドレイン層12が露出している。
処理基板10の表面側では、細溝20の底面及び内周面
にだけ処理基板10が露出している。
搬入し、高温に加熱してシリコンの原料ガスとP型の不
純物を含有する添加ガスとを導入すると、細溝20の底
面と内周面にシリコンと添加ガス中のP型の不純物とが
析出し、P型のシリコン単結晶のエピタキシャル成長が
開始される。
位が{1 0 0}であるものが用いられている。ま
た、レジスト膜18の開口42の平面形状は長方形であ
り、開口42を形成する際に、処理基板10とレジスト
膜18をパターニングするマスクとを相対的に位置合わ
せし、開口42の長辺又は短辺が、それぞれ処理基板1
0の{1 0 0}面を決めるx軸又はy軸の方向に沿
うように配置されている。
状と同じ形状であり、位置も同じであるから、細溝20
の長辺又は短辺がx軸又はy軸の方向に沿っている。
いに等間隔で平行に配置された状態を示す平面図であ
り、この図11では、細溝20の長辺a1、a2がx軸の
方向に沿い、x軸と平行になっている。従って、細溝2
0の短辺b1、b2はy軸と平行になっている。
視図である。この図12に示されているように、細溝2
0の内部空間、即ち、細溝20の内容積を構成する領域
は直方体によって構成されている。即ち、細溝20の四
側面A1、A2、B1、B2は、処理基板10の表面に対し
て垂直な平面であり、従って、隣り合う二側面は互いに
直交している。また、細溝20の底面Cは、処理基板1
0の表面と平行であるから、四側面A1、A2、B1、B2
に対して垂直になっている。
B2と底面Cの処理基板10表面が露出する部分は、シ
リコン単結晶の{1 0 0}面になっている。{1
0 0}は、下記面方位、
(1 0 0)であり、細溝20の長手方向の二側面
A1、A2に(0 1 0)面が露出している場合、短辺方
向の側面B 1、B2には、(0 0 1)面又は、
面と同じ面方位である。)。
Cに露出する処理基板10の面は全て同じ面方位{1
0 0}になるから、細溝20内には、処理基板10の
各面からシリコンが均等にエピタキシャル成長し、図4
(k)に示すように、細溝20のシリコン酸化膜17より
も下方の部分が、シリコンのエピタキシャル成長層から
成る充填物22によって充填される。シリコン酸化膜1
7が露出する部分では、シリコンはエピタキシャル成長
しないため、シリコン酸化膜17の開口43は残ってい
る。
や{1 1 1}が露出していた場合には、四側面
A1、A2、B1、B2と底面Cに露出する処理基板10の
表面が全てが同じ面方位になることはできないから、細
溝20内に露出する処理基板10表面に、エピタキシャ
ル成長速度が異なる部分が生じ、不均等にエピタキシャ
ル成長したシリコンにより、細溝20内にボイドが形成
されてしまう。
をシリコンエピタキシャル成長層で充填した場合の、細
溝20の断面電子顕微鏡写真である。この図13から分
かるように、ボイドは生じていない。
0)面を露出させ、シリコンエピタキシャル成長層によ
って充填した場合の細溝の断面電子顕微鏡写真である。
この図14では、紙面縦方向に長いボイドが観察され
る。
充填物22の上部をエッチングし、図4(l)に示すよう
に、細溝20内部に、ボディ層13の上端から下端まで
と、ドレイン層12の上端から所定深さまでを露出させ
る。この状態では、充填物22の表面は、ボディ層13
とドレイン層12が形成するPN接合よりも下方に位置
している。ここでは、充填物22の表面は、処理基板1
0の表面から1.6μmの深さに位置している。
すると、図5(m)に示すように、細溝20内に露出する
処理基板10表面に、シリコン酸化物薄膜から成るゲー
ト絶縁膜24が形成される。
ート絶縁膜24が配置されており、四側面A1、A2、B
1、B2には、シリコン酸化膜17とゲート絶縁膜24と
が配置されている。
が位置する側の面にポリシリコンを堆積させ、図5(n)
に示すように、ポリシリコン薄膜26を形成すると、細
溝20内は、ポリシリコン薄膜26によって充填され
る。
細溝20内の他、シリコン酸化膜17の表面にも形成さ
れており、その状態から、ポリシリコン薄膜26を所定
量エッチングし、シリコン酸化膜17上に位置するポリ
シリコン薄膜26と、細溝20内部の上端部分のポリシ
リコン薄膜26を除去すると、各細溝20内のポリシリ
コン薄膜26は互いに分離され、図5(o)に示すよう
に、細溝20の内部が、ポリシリコン薄膜26の残存部
分から成るゲート電極プラグによってそれぞれ充填され
る。このゲート電極プラグ27は、細溝20内のゲート
絶縁膜24で囲まれており、
酸化膜17を除去すると、処理基板10のボディ層13
とオーミック領域16とが露出される。この状態では、
細溝20内のゲート電極プラグ27の表面や、ゲート絶
縁膜24の上端部も露出しており、ボディ層13の表面
と、オーミック領域16の表面と、ゲート電極プラグ2
7の上端部と、ゲート絶縁膜24の上端部とで構成され
る処理基板10の表面は平坦になっている。
0の開口部分の形状、即ちゲート電極プラグ27の平面
形状とは細長の長方形であり、互いに平行に交互に配置
されている。
ク領域16の幅方向中央位置に、オーミック領域16の
幅よりも狭く、細長にパターニングされたレジスト膜2
8を形成する。このレジスト膜28の両側には、オーミ
ック領域16が露出している。
ない露出面を示している。この状態で、図6(r)に示す
ように、レジスト膜28が形成された面にN型の不純物
(ここでは砒素イオン:As+)を照射すると、露出面4
4内にN型不純物が注入され、オーミック領域16とボ
ディ層13内部の表面近傍にN+型注入層39が形成さ
れる。このN+型注入層39は、レジスト膜28と細溝
20との間に亘って形成されており、レジスト膜28で
覆われていない部分のオーミック領域16とボディ層1
3の表面部分にN+型注入層39が形成されている。
うと、N+型注入層39中の不純物が拡散され、図7
(s)に示すように、ボディ層13とオーミック領域16
の表面近傍部分にN型のソース領域30が形成される。
0の長手方向に沿った方向に伸びており、従って、少な
くとも細溝20の長手方向の両側にはソース領域30の
表面が露出されている。
し、オーミック領域16の表面を侵食するが、横方向拡
散の量は少ないため、レジスト膜28が位置していた部
分の幅方向中央の表面にはオーミック領域16が残り、
その表面が露出している。
面に形成されたゲート絶縁膜24に接しており、N型の
不純物はゲート絶縁膜24の内部には拡散しないため、
ソース領域30は、ゲート絶縁膜24の上端部からソー
ス拡散層30の拡散深さの分だけ、ゲート絶縁膜24と
接触している。従って、この状態では、ソース領域30
の底面とドレイン層12の上端部との間のゲート絶縁膜
24は、ボディ層13と接触しており、その部分のゲー
ト絶縁膜24とボディ層13の界面が所謂チャネル領域
になる。
より、半導体基板全面にシリコン酸化膜から成る層間絶
縁膜31を全面成膜し、図7(u)に示すように、該層間
絶縁膜31の表面にパターニングしたレジスト膜32を
形成する。
よって細溝20の間の位置に細長の開口35が形成され
ており、レジスト膜32は、少なくとも細溝20の上部
に配置されている。
しており、エッチングを行うと、層間絶縁膜31の開口
35の底面の部分が除去され、層間絶縁膜31に、レジ
スト膜32の開口35と同じ平面パターンの開口36が
形成される。
方向の中央にオーミック領域16が露出しており、その
両側位置にソース領域30が露出している。開口35の
底面には、ゲート電極プラグ27の上端は露出していな
い。
基板10の開口36を有する側の面に、蒸着法やスパッ
タリング法によってアルミニウム薄膜を形成し、パター
ニングし、ソース電極膜とゲート電極膜を形成する。ゲ
ート電極膜とソース電極膜は、互いに分離されており、
異なる電圧が印加できるようになっている。図8(w)の
符号37はソース電極膜を示している。
て、ソース領域30とオーミック領域16とに接続され
ている。ソース電極膜37は、層間絶縁膜31によって
ゲート電極プラグ27から絶縁されている。
ート電極プラグ27に接続されており、各細溝20内の
ゲート電極プラグ27には、ゲート電極膜に印加された
電圧が印加されるようになっている。
膜37やゲート電極膜の表面にシリコン酸化物薄膜等か
ら成る絶縁性保護膜38を形成し、パターニングしてソ
ース電極膜37とゲート電極膜の一部を露出させた後、
処理基板10の裏面に金属薄膜を形成し、その金属薄膜
でドレイン電極膜39を構成させ、パワーMOSFET
型のトランジスタ2を得る。このドレイン電極膜39
は、半導体基板11とオーミック接合を形成している。
理基板10中に複数個形成されており、ダイシング工程
により、トランジスタ2を1個ずつ切り離した後、ゲー
ト電極膜、ソース電極膜37、及びドレイン電極膜39
を金属端子に接続し、樹脂封止するとパッケージ化され
たトランジスタ2が得られる。
により、ソース電極膜37を接地電位に接続し、ドレイ
ン電極膜39に正電圧を印加した状態で、ゲート電極膜
に電圧を印加し、各細溝20内のゲート電極プラグ27
に閾電圧以上の大きさの正電圧を印加すると、チャネル
領域(ボディ層13とゲート絶縁膜24の界面)にN型の
反転層が形成され、ソース領域30とドレイン層12と
が反転層によって接続され、ドレイン層12からソース
領域30の向けて電流が流れる。この状態では、トラン
ジスタ2は導通状態にある。
ソース電位と同じ電位にすると、反転層は消滅し、電流
は流れなくなる。この状態ではトランジスタ2は遮断状
態にある。
ン電極膜39とソース電極膜37の間に大きな電圧が印
加された状態では、ボディ層13とドレイン層12とで
構成されるPN接合が逆バイアスされ、ボディ層13内
とドレイン層12内に空乏層が広がる。
長物から成る充填物22が配置されており、その充填物
22の導電型はドレイン層12の導電型とは逆になって
いる。充填物22は、ドレイン層12とは電気的に接続
されていないから、ボディ層12内に空乏層が広がると
きには充填物22内にも空乏層が広がるようになってい
る。
充填物22と、N型のドレイン層12との間に形成され
るPN接合から、ドレイン層12内に広がる空乏層の端
部を示しており、符号49は、充填物22とドレイン層
12との間に形成されるPN接合から充填物22内に広
がった空乏層の端部を示している。
とソース電極膜37の間の電圧が更に大きくなると、充
填物22は完全に空乏化する。
間の距離及び充填物22の幅と、充填物22の濃度及び
ドレイン層12の濃度とが、最適値に設定されること
で、ドレイン電極膜39とソース電極膜37の間に、充
填物22が完全に空乏化する電圧が印加されたときに
は、細溝20及び充填物22間に位置する部分のドレイ
ン層12も完全に空乏化するようになっている。
る部分が完全に空乏化した状態では、ドレイン層12内
に広がった空乏層の内部の電界強度は深さ方向で一定値
になっている。
電界強度の関係を図10のグラフに示す。この図10の
グラフは、細溝20の間の位置であって、ソース領域3
0と、ボディ層13と、ドレイン層12とを通るA−A
線に沿った方向の電界強度である。
ると、その部分で耐圧が低下するが、本発明のトランジ
スタ2では、{1 0 0}面から等速度でエピタキシ
ャル成長した半導体結晶によって充填物22が構成され
ており、ボイドが存在しないため耐圧の低下が生じな
い。
実施例について説明したが、本発明はそれに限定される
ものではない。
PN接合型のIGBTを示している。この図15では、
図8(x)に示したトランジスタ2と同じ部材には同じ符
号を付してある。このトランジスタ3(及び後述する図
16のトランジスタ4)の細溝20の側面及び底面は、
{1 0 0}面であり、細溝20内に充填された充填
物22は、{1 0 0}面からエピタキシャル成長し
た半導体単結晶であり、平面パターンは図11のよう
に、複数の細溝20が平行に配置されており、各細溝2
0の内容積は、図12に示したように、直方体によって
構成されている。
ンジスタ2と異なる部分は、図8(x)のトランジスタ2
の処理基板10は、エピタキシャル成長法により、N型
(第1の導電型)のドレイン層12がN型の半導体単結晶
である半導体基板11上に形成されていたが、図15の
トランジスタ3のN型(第1の導電型)の処理基板71で
は、N型のドレイン層12は、エピタキシャル成長法に
より、P型の半導体基板45上に形成されている。
5表面に形成された金属薄膜から成るコレクタ電極を示
しており、このコレクタ電極46は、P型の半導体基板
45とオーミック接合を形成している。
板45からドレイン層12内に少数キャリアが注入さ
れ、ドレイン層12の伝導度が変調する結果、導通状態
におけるドレイン層12の抵抗値は、MOSFET型の
トランジスタ2よりも小さくなる。
る。このトランジスタ4は、本発明の一例のショットキ
ー接合型のIGBTであり、図15のトランジスタ3の
場合と同様に、図8(x)と同じ部材には同じ符号を付し
て説明を省略する。
は、高抵抗のN型(第1の導電型)ドレイン層12の表面
に、金属薄膜から成るショットキー電極47が形成され
ている。
12とショットキー接合を形成しており、ショットキー
電極47とドレイン層12との間には、ショットキー電
極47がアノード電極となり、ドレイン層12がカソー
ド電極となるダイオードが形成されている。
キー電極47からドレイン層12内に少数キャリアが注
入され、ドレイン層12の伝導度変調が生じ、動作状態
におけるドレイン層12の抵抗値が小さくなる。但し、
その抵抗値は、図15に示したPN接合型のIGBTよ
りも大きい。
内の充填物22はソース電極37やゲート電極プラグ2
7やドレイン電極39、コレクタ電極46又はショット
キー電極47には接続されておらず、浮遊電位に置かれ
ていたが、各細溝20内の充填物22をソース電極37
に接続し、充填物22にソース領域30と同じ電圧が印
加されるようにしてもよい。
とソース電極37に接続したときとは、空乏層の拡がり
方が少し異なる。
ボディ層13とドレイン層12の界面のPN接合からド
レイン層12内に広がった空乏層の端部が充填物22に
達したときに、充填物22のうちの空乏層の端部と接す
る部分は、ドレイン電極39の電位と同じ電位になる。
7の間の電位差がそれ以上大きくなると、空乏層は充填
物22の内部にも生じるようになる。
に接続した場合には、充填物22はソース電極と同じ電
位であり、ドレイン電極39とソース電極37の間に電
圧が印加され、充填物22とドレイン層12との間のP
N接合が逆バイアスされると、空乏層は充填物22の内
部に直ちに発生する。
化すると共に、充填物22間に位置する部分のドレイン
層12が空乏化するとき、ボディ層13とドレイン層1
2との界面のPN接合から充填物22の底面までの電界
強度Eは、図10に示すように一定になる。
い電界が加わらず、従来構造のトランジスタと同じ電圧
を印加した場合には、ボディ層13とドレイン層12と
の界面から充填物22の底面までには、従来構造のトラ
ンジスタよりも小さい電界が加わるので、従来よりも耐
圧が高くなる。
を説明したが、本発明はトランジスタに限定されるもの
ではなく、ダイオードも含まれる。
イオードを示している。このダイオード5の製造工程を
説明すると、先ず、図17(a)に示すように、N+型の
半導体基板51と、該半導体基板51上に配置されたN
-型の主半導体層52とを有する処理基板50を用意
し、主半導体層52表面に細長の細溝53を形成する。
た細溝20と同様に、複数の細溝53が互いに平行に配
置されており、各細溝53の内容積は、図12の細溝2
0と同様に、直方体によって構成されている。
ドープされたシリコン等の半導体単結晶から成り、主半
導体層52はN型の不純物が少量ドープされ、エピタキ
シャル成長法によって形成された半導体単結晶によって
構成されている。
溝53の四側面は主半導体層52の表面に対して垂直に
なっている。また、細溝53の底面は、主半導体層52
の表面と平行になっている。
0}面であり、処理基板50の細溝53が形成された面
にシリコンがエピタキシャル成長すると、図17(c)に
示すように、細溝53内は、シリコンエピタキシャル層
55によって充填される。エピタキシャル成長の際には
P型の不純物が添加され、エピタキシャル層55はP型
になっている。
導体層52の表面にも、シリコンエピタキシャル層55
は成長しており、図18(d)に示すように、主半導体層
52表面が露出するまでシリコンエピタキシャル層55
をエッチングすると、各細溝53内部に、シリコンエピ
タキシャル層55の残部によって構成された充填物57
が形成される。主半導体層52表面が露出した状態で
は、各細溝53内の充填物57は、互いに分離されてい
る。
導体層52が露出する側の表面に金属薄膜を形成し、不
要部分をエッチング除去し、その金属薄膜の残部で第1
の電極59を形成する。
はショットキー接合を形成し、充填物57とはオーミッ
ク接合を形成している。充填物57の導電型と主半導体
層52の導電型とは互いに反対になっており、主半導体
層52と充填物57との間にはPN接合が形成されてい
る。
板51の表面に、半導体基板51とオーミック接合する
金属膜を形成し、その金属膜によって第2の電極60を
構成させる。
負電圧、第1の電極59に正電圧を印加すると、第1の
電極59と主半導体層52との間のショットキー接合が
順バイアスされ、第1の電極59から第2の電極60に
向けて電流が流れる。
の間のPN接合も順バイアスされるが、PN接合の障壁
高さはショットキー接合の障壁高さよりも高いので、P
N接合には電流は流れないか、流れても僅かである。
第1の電極59に負電圧を印加すると、第1の電極59
と主半導体層52との間のショットキー接合と、充填物
57と主半導体層52との間のPN接合が逆バイアスさ
れ、電流は流れなくなる。
両方から主半導体層52内に空乏層が広がる。図19の
符号61は、ショットキー接合面及びPN接合面から主
半導体層52内に広がる空乏層の端部を示しており、同
図の符号62は、PN接合面から充填物57内に広がる
空乏層の端部を示している。
び間隔と、その濃度と、主半導体層52の濃度とが最適
値に設定されることで、充填物57の内部が完全に空乏
化するときに、主半導体層52内部の空乏層の端部の、
PN接合から横方向に広がった部分同士が接触するよう
になっている。
主半導体層52内に広がった空乏層の内部の電界強度
は、深さ方向で一定値になっている。
る本発明の実施例について説明したが、本発明の半導体
装置は、溝内が半導体のエピタキシャル成長物で充填さ
れた半導体装置に広く用いることが可能である。
あり、P型が第2導電型であったが、N型とP型をそっ
くり入れ替え、P型を第1導電型とし、N型を第2導電
型としたトランジスタ又はダイオードも本発明に含まれ
ることは言うまでもない。
タとダイオードが得られる。
製造工程を説明するための図(1)
製造工程を説明するための図(2)
製造工程を説明するための図(3)
製造工程を説明するための図(4)
製造工程を説明するための図(5)
製造工程を説明するための図(6)
製造工程を説明するための図(7)
製造工程を説明するための図(8)
明するための図
を説明するための図
の配置を説明するための平面図
の立体形状を説明するための斜視図
発明のトランジスタの充填物の断面顕微鏡写真
ランジスタの充填物の断面顕微鏡写真
スタの一例を示す図
トランジスタの一例を示す図
を説明するための図(1)
を説明するための図(2)
明するための図
の図
Claims (9)
- 【請求項1】第1導電型のドレイン層と、 前記ドレイン層と接して配置された第2導電型のボディ
層と、 前記ボディ層と前記ドレイン層とに亘って形成され、底
面が前記ドレイン層内に位置する有底の細溝と、 前記ボディ層内の前記細溝の開口部分に位置し、前記ド
レイン層とは離間したソース領域と、 半導体のエピタキシャル成長によって前記細溝内に形成
され、下端部が前記細溝の底面と接し、上端部が前記ボ
ディ層と前記ドレイン層の境界よりも低く、第2導電型
の不純物が添加された充填物と、 前記細溝の内周面のうち、少なくとも前記ボディ層が露
出する部分に形成されたゲート絶縁膜と、 前記細溝内の前記ゲート絶縁膜と接触して配置され、前
記充填物とは絶縁されたゲート電極プラグと、 を有するトランジスタ。 - 【請求項2】前記細溝の内部空間は直方体で構成され、
該細溝の一側面は{1 0 0}面が露出された請求項
1記載のトランジスタ。 - 【請求項3】前記充填物は、浮遊電位に置かれた請求項
1又は請求項2のいずれか1項記載のトランジスタ。 - 【請求項4】前記充填物は、前記ソース領域に電気的に
接続された請求項1又は請求項2のいずれか1項記載の
トランジスタ。 - 【請求項5】前記ドレイン層のうち、前記ボディ層が位
置する面とは反対側の面には第1導電型の半導体基板を
有し、 前記半導体基板表面には、該半導体基板とオーミック接
続されたドレイン電極を有する請求項1乃至請求項4の
いずれか1項記載のトランジスタ。 - 【請求項6】前記ドレイン層のうち、前記ボディ層が位
置する面とは反対側の面には第2導電型のコレクタ層が
設けられ、 前記コレクタ層表面には、該コレクタ層とオーミック接
続されたコレクタ電極を有する請求項1乃至請求項4の
いずれか1項記載のトランジスタ。 - 【請求項7】前記ドレイン層のうち、前記ボディ層が位
置する面とは反対側の面には、該ドレイン層とショット
キー接合を形成するショットキー電極が設けられた請求
項1乃至請求項4のいずれか1項記載のトランジスタ。 - 【請求項8】第1導電型の主半導体層と、 前記主半導体層に形成され、底面が前記主半導体層内に
位置する有底の細溝と、 半導体のエピタキシャル成長によって前記細溝内に形成
され、第2導電型の不純物が添加された充填物と、 前記主半導体層の表面と前記充填物の表面の両方に接触
し、前記主半導体層とはショットキー接合を形成するシ
ョットキー電極と、 を有するダイオード。 - 【請求項9】前記ショットキー電極は、前記充填物とは
オーミック接続された請求項8記載のダイオード。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001260869A JP4865166B2 (ja) | 2001-08-30 | 2001-08-30 | トランジスタの製造方法、ダイオードの製造方法 |
US10/197,565 US7230298B2 (en) | 2001-08-30 | 2002-07-18 | Transistor having narrow trench filled with epitaxially-grown filling material free of voids |
EP02016509A EP1289022A3 (en) | 2001-08-30 | 2002-07-23 | Power MOSFET transistor and Schottky diode |
US11/785,808 US7855413B2 (en) | 2001-08-30 | 2007-04-20 | Diode with low resistance and high breakdown voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001260869A JP4865166B2 (ja) | 2001-08-30 | 2001-08-30 | トランジスタの製造方法、ダイオードの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011227832A Division JP2012069960A (ja) | 2011-10-17 | 2011-10-17 | エピタキシャルシリコン成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003069017A true JP2003069017A (ja) | 2003-03-07 |
JP4865166B2 JP4865166B2 (ja) | 2012-02-01 |
Family
ID=19088004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001260869A Expired - Lifetime JP4865166B2 (ja) | 2001-08-30 | 2001-08-30 | トランジスタの製造方法、ダイオードの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7230298B2 (ja) |
EP (1) | EP1289022A3 (ja) |
JP (1) | JP4865166B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768138B1 (en) | 2002-02-20 | 2004-07-27 | Shindengen Electric Manufacturing Co., Ltd. | Diode element |
JP2004327815A (ja) * | 2003-04-25 | 2004-11-18 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
US6841825B2 (en) | 2002-06-05 | 2005-01-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
US6876034B2 (en) | 2002-06-28 | 2005-04-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device having active grooves |
JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
US7135718B2 (en) | 2002-02-20 | 2006-11-14 | Shindengen Electric Manufacturing Co., Ltd. | Diode device and transistor device |
US7196376B2 (en) | 2002-10-04 | 2007-03-27 | Shindengen Electric Manufacturing Co., Ltd., | Trench-type power MOSFET with embedded region at the bottom of the gate and increased breakdown voltage |
JP2008235308A (ja) * | 2007-03-16 | 2008-10-02 | Shindengen Electric Mfg Co Ltd | 半導体装置の検査方法および検査装置 |
EP1748492A4 (en) * | 2004-03-29 | 2009-11-04 | Shindengen Electric Mfg | SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT MANUFACTURING METHOD |
US7714383B2 (en) | 2005-12-15 | 2010-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2010239160A (ja) * | 2003-01-16 | 2010-10-21 | Fuji Electric Systems Co Ltd | 半導体素子 |
JP2015177058A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置 |
WO2016009736A1 (ja) * | 2014-07-18 | 2016-01-21 | トヨタ自動車株式会社 | スイッチング素子 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4865166B2 (ja) * | 2001-08-30 | 2012-02-01 | 新電元工業株式会社 | トランジスタの製造方法、ダイオードの製造方法 |
JP4773716B2 (ja) | 2004-03-31 | 2011-09-14 | 株式会社デンソー | 半導体基板の製造方法 |
US7098105B2 (en) * | 2004-05-26 | 2006-08-29 | Micron Technology, Inc. | Methods for forming semiconductor structures |
US7442976B2 (en) | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US8421148B2 (en) | 2007-09-14 | 2013-04-16 | Cree, Inc. | Grid-UMOSFET with electric field shielding of gate oxide |
US8084813B2 (en) * | 2007-12-03 | 2011-12-27 | Cree, Inc. | Short gate high power MOSFET and method of manufacture |
US9601328B2 (en) | 2009-10-08 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Growing a III-V layer on silicon using aligned nano-scale patterns |
DE102011003456A1 (de) * | 2011-02-01 | 2012-08-02 | Robert Bosch Gmbh | Halbleiteranordnung mit reduziertem Einschaltwiderstand |
JP5708550B2 (ja) * | 2012-04-03 | 2015-04-30 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
CN105632931B (zh) | 2014-11-04 | 2020-04-28 | 台湾积体电路制造股份有限公司 | 半导体器件的制造方法及半导体器件 |
US9640497B1 (en) * | 2016-06-30 | 2017-05-02 | Semiconductor Components Industries, Llc | Semiconductor backmetal (BM) and over pad metallization (OPM) structures and related methods |
DE102017207848A1 (de) * | 2017-05-10 | 2018-11-15 | Robert Bosch Gmbh | Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten |
DE102017207846A1 (de) * | 2017-05-10 | 2018-11-15 | Robert Bosch Gmbh | Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten |
CN107919399A (zh) * | 2017-12-13 | 2018-04-17 | 深圳市晶特智造科技有限公司 | 半超结器件及其制造方法 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS598375A (ja) * | 1982-07-05 | 1984-01-17 | Matsushita Electronics Corp | 縦型構造電界効果トランジスタ |
JPS61296760A (ja) * | 1985-06-26 | 1986-12-27 | Hitachi Ltd | 半導体装置 |
JPH01310576A (ja) * | 1988-06-08 | 1989-12-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH08167711A (ja) * | 1994-12-13 | 1996-06-25 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JPH098301A (ja) * | 1995-04-20 | 1997-01-10 | Toshiba Corp | 電力用半導体装置 |
JPH1098188A (ja) * | 1996-08-01 | 1998-04-14 | Kansai Electric Power Co Inc:The | 絶縁ゲート半導体装置 |
WO1998057378A1 (en) * | 1997-06-12 | 1998-12-17 | Cree Research, Inc. | Latch-up free power mos-bipolar transistor |
WO2000033386A2 (en) * | 1998-11-28 | 2000-06-08 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices and their manufacture |
JP2001102576A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | 半導体装置 |
JP2001127289A (ja) * | 1999-10-28 | 2001-05-11 | Denso Corp | 半導体装置および半導体装置の製造方法 |
JP2001135818A (ja) * | 1999-11-01 | 2001-05-18 | Shindengen Electric Mfg Co Ltd | 電界効果トランジスタ |
WO2001041201A1 (en) * | 1999-11-30 | 2001-06-07 | Infineon Technologies North America Corp. | Process for fabricating a uniform gate oxide of a vertical transistor |
JP2001511315A (ja) * | 1997-02-07 | 2001-08-07 | クーパー,ジェームズ・アルバート,ジュニアー | シリコン・カーバイド・パワー・トランジスタの最大電圧を増大させるための構造 |
JP2001244462A (ja) * | 2000-03-01 | 2001-09-07 | Shindengen Electric Mfg Co Ltd | トランジスタ及びその製造方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4219835A (en) * | 1978-02-17 | 1980-08-26 | Siliconix, Inc. | VMOS Mesa structure and manufacturing process |
US4231823A (en) * | 1978-12-13 | 1980-11-04 | H. C. Price Co. | Method and apparatus for centering two concentric cylinders |
US4219823A (en) * | 1979-09-17 | 1980-08-26 | International Business Machines Corporation | Image inclination control for bi-directional ink jet printers |
US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
JPH02312280A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
US4982260A (en) * | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
US5166760A (en) * | 1990-02-28 | 1992-11-24 | Hitachi, Ltd. | Semiconductor Schottky barrier device with pn junctions |
CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
JP3167457B2 (ja) * | 1992-10-22 | 2001-05-21 | 株式会社東芝 | 半導体装置 |
DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチmosfet |
EP0732734B1 (en) * | 1995-03-13 | 2003-05-14 | Raytheon Company | Method of making a self-aligned static induction transistor |
WO1998012741A1 (en) * | 1996-09-18 | 1998-03-26 | Advanced Micro Devices, Inc. | Short channel non-self aligned vmos field effect transistor |
US6180966B1 (en) * | 1997-03-25 | 2001-01-30 | Hitachi, Ltd. | Trench gate type semiconductor device with current sensing cell |
JP3395603B2 (ja) * | 1997-09-26 | 2003-04-14 | 株式会社豊田中央研究所 | 横型mos素子を含む半導体装置 |
JP3329707B2 (ja) * | 1997-09-30 | 2002-09-30 | 株式会社東芝 | 半導体装置 |
DE19820734A1 (de) * | 1998-05-11 | 1999-11-18 | Dieter Silber | Unipolarer Halbleitergleichrichter |
US6252288B1 (en) * | 1999-01-19 | 2001-06-26 | Rockwell Science Center, Llc | High power trench-based rectifier with improved reverse breakdown characteristic |
US6204097B1 (en) * | 1999-03-01 | 2001-03-20 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
US6313482B1 (en) * | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
JP4164962B2 (ja) * | 1999-10-08 | 2008-10-15 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
JP3804375B2 (ja) * | 1999-12-09 | 2006-08-02 | 株式会社日立製作所 | 半導体装置とそれを用いたパワースイッチング駆動システム |
US6261929B1 (en) * | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
JP3860705B2 (ja) * | 2000-03-31 | 2006-12-20 | 新電元工業株式会社 | 半導体装置 |
US6815767B2 (en) * | 2001-02-01 | 2004-11-09 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
EP2383790B1 (en) * | 2001-04-04 | 2019-07-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a drain region underlying a gate contact pad |
JP4865166B2 (ja) * | 2001-08-30 | 2012-02-01 | 新電元工業株式会社 | トランジスタの製造方法、ダイオードの製造方法 |
-
2001
- 2001-08-30 JP JP2001260869A patent/JP4865166B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-18 US US10/197,565 patent/US7230298B2/en not_active Expired - Lifetime
- 2002-07-23 EP EP02016509A patent/EP1289022A3/en not_active Withdrawn
-
2007
- 2007-04-20 US US11/785,808 patent/US7855413B2/en not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS598375A (ja) * | 1982-07-05 | 1984-01-17 | Matsushita Electronics Corp | 縦型構造電界効果トランジスタ |
JPS61296760A (ja) * | 1985-06-26 | 1986-12-27 | Hitachi Ltd | 半導体装置 |
JPH01310576A (ja) * | 1988-06-08 | 1989-12-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH08167711A (ja) * | 1994-12-13 | 1996-06-25 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JPH098301A (ja) * | 1995-04-20 | 1997-01-10 | Toshiba Corp | 電力用半導体装置 |
JPH1098188A (ja) * | 1996-08-01 | 1998-04-14 | Kansai Electric Power Co Inc:The | 絶縁ゲート半導体装置 |
JP2001511315A (ja) * | 1997-02-07 | 2001-08-07 | クーパー,ジェームズ・アルバート,ジュニアー | シリコン・カーバイド・パワー・トランジスタの最大電圧を増大させるための構造 |
WO1998057378A1 (en) * | 1997-06-12 | 1998-12-17 | Cree Research, Inc. | Latch-up free power mos-bipolar transistor |
WO2000033386A2 (en) * | 1998-11-28 | 2000-06-08 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices and their manufacture |
JP2001102576A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | 半導体装置 |
JP2001127289A (ja) * | 1999-10-28 | 2001-05-11 | Denso Corp | 半導体装置および半導体装置の製造方法 |
JP2001135818A (ja) * | 1999-11-01 | 2001-05-18 | Shindengen Electric Mfg Co Ltd | 電界効果トランジスタ |
WO2001041201A1 (en) * | 1999-11-30 | 2001-06-07 | Infineon Technologies North America Corp. | Process for fabricating a uniform gate oxide of a vertical transistor |
JP2001244462A (ja) * | 2000-03-01 | 2001-09-07 | Shindengen Electric Mfg Co Ltd | トランジスタ及びその製造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7135718B2 (en) | 2002-02-20 | 2006-11-14 | Shindengen Electric Manufacturing Co., Ltd. | Diode device and transistor device |
US6768138B1 (en) | 2002-02-20 | 2004-07-27 | Shindengen Electric Manufacturing Co., Ltd. | Diode element |
US7208375B2 (en) | 2002-06-05 | 2007-04-24 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
US6841825B2 (en) | 2002-06-05 | 2005-01-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
US6876034B2 (en) | 2002-06-28 | 2005-04-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device having active grooves |
US7196376B2 (en) | 2002-10-04 | 2007-03-27 | Shindengen Electric Manufacturing Co., Ltd., | Trench-type power MOSFET with embedded region at the bottom of the gate and increased breakdown voltage |
JP2010239160A (ja) * | 2003-01-16 | 2010-10-21 | Fuji Electric Systems Co Ltd | 半導体素子 |
JP2004327815A (ja) * | 2003-04-25 | 2004-11-18 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
EP1748492A4 (en) * | 2004-03-29 | 2009-11-04 | Shindengen Electric Mfg | SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT MANUFACTURING METHOD |
JP4498796B2 (ja) * | 2004-03-29 | 2010-07-07 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
US7714383B2 (en) | 2005-12-15 | 2010-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2008235308A (ja) * | 2007-03-16 | 2008-10-02 | Shindengen Electric Mfg Co Ltd | 半導体装置の検査方法および検査装置 |
JP2015177058A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置 |
WO2016009736A1 (ja) * | 2014-07-18 | 2016-01-21 | トヨタ自動車株式会社 | スイッチング素子 |
Also Published As
Publication number | Publication date |
---|---|
US7230298B2 (en) | 2007-06-12 |
EP1289022A2 (en) | 2003-03-05 |
EP1289022A3 (en) | 2008-07-02 |
JP4865166B2 (ja) | 2012-02-01 |
US20070194364A1 (en) | 2007-08-23 |
US7855413B2 (en) | 2010-12-21 |
US20030042555A1 (en) | 2003-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4865166B2 (ja) | トランジスタの製造方法、ダイオードの製造方法 | |
EP0580452B1 (en) | Field effect trench transistor having lightly doped epitaxial region on the surface portion thereof | |
US5929481A (en) | High density trench DMOS transistor with trench bottom implant | |
US6677626B1 (en) | Semiconductor device with alternating conductivity type layer and method of manufacturing the same | |
US6867456B2 (en) | Semiconductor device having high breakdown voltage without increased on resistance | |
US6706615B2 (en) | Method of manufacturing a transistor | |
US5689128A (en) | High density trenched DMOS transistor | |
KR890004469B1 (ko) | 종형 mosfet와 그 제조방법 | |
JP4744958B2 (ja) | 半導体素子及びその製造方法 | |
KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
TW591752B (en) | Symmetric trench MOSFET device and method of making same | |
KR20040053338A (ko) | 다결정 실리콘 소스 접점 구조를 가진 트렌치mosfet 디바이스 | |
JP2003086800A (ja) | 半導体装置及びその製造方法 | |
JP2004200441A (ja) | 半導体装置とその製造方法 | |
US20220130998A1 (en) | Power semiconductor devices including angled gate trenches | |
JP2003249652A (ja) | 炭化珪素半導体装置及びその製造方法 | |
US11769828B2 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
JP4708512B2 (ja) | SiCの電界制御型半導体デバイスおよびその生産方法 | |
JP2941405B2 (ja) | 半導体装置 | |
US5143859A (en) | Method of manufacturing a static induction type switching device | |
WO2023112547A1 (ja) | 半導体装置 | |
US5264381A (en) | Method of manufacturing a static induction type switching device | |
JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
JP2012069960A (ja) | エピタキシャルシリコン成長方法 | |
WO2023247117A2 (en) | Method for producing a semiconductor device and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111017 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4865166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |