JP5298432B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5298432B2 JP5298432B2 JP2007021828A JP2007021828A JP5298432B2 JP 5298432 B2 JP5298432 B2 JP 5298432B2 JP 2007021828 A JP2007021828 A JP 2007021828A JP 2007021828 A JP2007021828 A JP 2007021828A JP 5298432 B2 JP5298432 B2 JP 5298432B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- region
- high dielectric
- trench
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 239000002344 surface layer Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 83
- 239000003989 dielectric material Substances 0.000 claims description 57
- 239000012535 impurity Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 239000012530 fluid Substances 0.000 abstract 2
- 239000012212 insulator Substances 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 62
- 238000004088 simulation Methods 0.000 description 53
- 230000015556 catabolic process Effects 0.000 description 38
- 238000009826 distribution Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 27
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910002367 SrTiO Inorganic materials 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 241000627951 Osteobrama cotio Species 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
Description
図1は、この発明の実施の形態1にかかるトレンチゲート型MISFETの構成を示す断面図である。なお、図1には、半導体装置の主要部のハーフセルが示されている。実際の半導体装置の全体構成は、図1に示すハーフセルの構成がその両端をそれぞれ線対称の軸として連続する構成となる(図14においても同じ)。
RonA=5.93×10-9・Vb2.5[Ω・cm2]
図14は、この発明の実施の形態2にかかるトレンチゲート型MISFETのハーフセルの構成を示す断面図である。図14に示すように、実施の形態2にかかるMISFETが実施の形態1と異なるのは、ゲート電極27の下に埋め込まれた高誘電体35が外側部分の高誘電体36と内側部分の高誘電体37の二重構造になっていることである。その他の構成は、実施の形態1と同じであるので、同一の符号を付して説明を省略する。
図37〜図44は、この発明の実施の形態3にかかるトレンチゲート型MISFETの製造方法を示す断面図である。まず、n+ドレイン領域25となるn+基板上に、nドリフト領域21となるn半導体層をエピタキシャル成長させる。続いて、そのエピタキシャル成長層の表面にp型不純物として例えばホウ素をイオン注入し、熱拡散させることにより、pベース領域22となるp半導体層を設ける(図37)。
図45〜図47は、この発明の実施の形態4にかかるトレンチゲート型MISFETの製造方法を示す断面図である。まず、実施の形態3と同様にして、図37〜図39に示す工程を行い、トレンチ28の内周面をシリコン酸化膜(SiO2)で覆う(図39)。次いで、高誘電体材料を堆積させることによって、トレンチ28の下半部を内側部分の高誘電体37で充填する。その際、高誘電体37の堆積を途中で停止し、ゲート電極の形成領域が埋まらないようにする。トレンチ28の上半部、すなわちゲート電極を形成する領域のトレンチ側壁には、外側部分の高誘電体36であるシリコン酸化膜が残っているが、これがゲート絶縁膜26となる(図45)。
22 ベース領域
23 ソース領域
25 ドレイン領域
26 ゲート絶縁膜
27 ゲート電極
28 トレンチ
33 空乏層の端
35,36,37 高誘電体
Claims (16)
- 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のソース領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第1導電型のドレイン領域と、
前記ソース領域に接して前記第1の主面から前記ベース領域を貫通して前記ドリフト領域に達し、前記ドレイン領域に達しないトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた高誘電体と、
前記トレンチ内の、前記第1の主面と前記高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記高誘電体の比誘電率がシリコン酸化膜よりも大きく、
前記高誘電体の最も前記第2の主面側の部分が、オフ状態のときに前記ドリフト領域中に広がり前記ドレイン領域に形成されない空乏層の端よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のソース領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第1導電型のドレイン領域と、
前記ソース領域に接して前記第1の主面から前記ベース領域を貫通して前記ドリフト領域に達し、前記ドレイン領域に達しないトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた高誘電体と、
前記トレンチ内の、前記第1の主面と前記高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記高誘電体の比誘電率がシリコン窒化膜よりも大きく、
前記高誘電体の最も前記第2の主面側の部分が、オフ状態のときに前記ドリフト領域中に広がり前記ドレイン領域に形成されない空乏層の端よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のエミッタ領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第2導電型のコレクタ領域と、
前記エミッタ領域に接して前記第1の主面から前記ベース領域を貫通して前記ドリフト領域に達し、前記ドレイン領域に達しないトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた高誘電体と、
前記トレンチ内の、前記第1の主面と前記高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記高誘電体の比誘電率がシリコン酸化膜よりも大きく、
前記高誘電体の最も前記第2の主面側の部分が、オフ状態のときに前記ドリフト領域中に広がり前記ドレイン領域に形成されない空乏層の端よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のエミッタ領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第2導電型のコレクタ領域と、
前記エミッタ領域に接して前記第1の主面から前記ベース領域を貫通して前記ドリフト領域に達し、前記ドレイン領域に達しないトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた高誘電体と、
前記トレンチ内の、前記第1の主面と前記高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記高誘電体の比誘電率がシリコン窒化膜よりも大きく、
前記高誘電体の最も前記第2の主面側の部分が、オフ状態のときに前記ドリフト領域中に広がり前記ドレイン領域に形成されない空乏層の端よりも前記第1の主面側に位置することを特徴とする半導体装置。 - オフ状態のときに前記ドリフト領域中に広がる前記空乏層の前記第1の主面からの深さをd1とし、前記高誘電体の最も前記第2の主面側の部分の前記第1の主面からの深さをd2としたときに、(d1―d2)/d1≦0.1を満たすことを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 前記高誘電体が前記ゲート電極に接することを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
- 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のソース領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第1導電型のドレイン領域と、
前記ソース領域に接して前記第1の主面から前記ベース領域を貫通して前記ドリフト領域に達し、前記ドレイン領域に達しないトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた複数の高誘電体と、
前記トレンチ内の、前記第1の主面と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記複数の高誘電体のうちの少なくとも1つの比誘電率がシリコン酸化膜よりも大きく、
前記複数の高誘電体のうちの最も前記第2の主面側の位置に設けられた高誘電体の最も前記第2の主面側の部分が、オフ状態のときに前記ドリフト領域中に広がり前記ドレイン領域に形成されない空乏層の端よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のソース領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第1導電型のドレイン領域と、
前記ソース領域に接して前記第1の主面から前記ベース領域を貫通して前記ドリフト領域に達し、前記ドレイン領域に達しないトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた複数の高誘電体と、
前記トレンチ内の、前記第1の主面と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記複数の高誘電体のうちの少なくとも1つの比誘電率がシリコン窒化膜よりも大きく、
前記複数の高誘電体のうちの最も前記第2の主面側の位置に設けられた高誘電体の最も前記第2の主面側の部分が、オフ状態のときに前記ドリフト領域中に広がり前記ドレイン領域に形成されない空乏層の端よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のエミッタ領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第2導電型のコレクタ領域と、
前記エミッタ領域に接して前記第1の主面から前記ベース領域を貫通して前記ドリフト領域に達し、前記ドレイン領域に達しないトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた複数の高誘電体と、
前記トレンチ内の、前記第1の主面と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記複数の高誘電体のうちの少なくとも1つの比誘電率がシリコン酸化膜よりも大きく、
前記複数の高誘電体のうちの最も前記第2の主面側の位置に設けられた高誘電体の最も前記第2の主面側の部分が、オフ状態のときに前記ドリフト領域中に広がり前記ドレイン領域に形成されない空乏層の端よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のエミッタ領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第2導電型のコレクタ領域と、
前記エミッタ領域に接して前記第1の主面から前記ベース領域を貫通して前記ドリフト領域に達し、前記ドレイン領域に達しないトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた複数の高誘電体と、
前記トレンチ内の、前記第1の主面と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記複数の高誘電体のうちの少なくとも1つの比誘電率がシリコン窒化膜よりも大きく、
前記複数の高誘電体のうちの最も前記第2の主面側の位置に設けられた高誘電体の最も前記第2の主面側の部分が、オフ状態のときに前記ドリフト領域中に広がり前記ドレイン領域に形成されない空乏層の端よりも前記第1の主面側に位置することを特徴とする半導体装置。 - オフ状態のときに前記ドリフト領域中に広がる前記空乏層の前記第1の主面からの深さをd1とし、前記複数の高誘電体のうちの最も前記第2の主面側の位置に設けられた高誘電体の最も前記第2の主面側の部分の前記第1の主面からの深さをd2としたときに、(d1―d2)/d1≦0.1を満たすことを特徴とする請求項7〜10のいずれか一つに記載の半導体装置。
- 前記複数の高誘電体のうちの1つが前記ゲート電極に接することを特徴とする請求項7〜11のいずれか一つに記載の半導体装置。
- 前記複数の高誘電体のうちの1つがシリコン酸化膜であることを特徴とする請求項7〜12のいずれか一つに記載の半導体装置。
- 前記請求項1〜13のいずれか一つに記載の半導体装置を製造する方法であって、
第1導電型のドリフト領域となる第1導電型の第1の半導体層の上に、第2導電型のベース領域となる第2導電型の第2の半導体層が設けられており、該第2の半導体層の表面から該第2の半導体層を貫通して前記第1の半導体層に達するトレンチを形成するトレンチ形成工程と、
前記トレンチ内を高誘電体で埋める高誘電体形成工程と、
前記トレンチ内の前記高誘電体の上面が前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側になるように、前記高誘電体を除去する除去工程と、
前記トレンチ内の、前記高誘電体が除去された部分にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記トレンチ内の、前記ゲート絶縁膜の内側部分をゲート電極で埋めるゲート電極形成工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記請求項1〜13のいずれか一つに記載の半導体装置を製造する方法であって、
第1導電型のドリフト領域となる第1導電型の第1の半導体層の上に、第2導電型のベース領域となる第2導電型の第2の半導体層が設けられており、該第2の半導体層の表面から該第2の半導体層を貫通して前記第1の半導体層に達するトレンチを形成するトレンチ形成工程と、
前記トレンチの少なくとも側壁面を被う第1の高誘電体を形成する第1の高誘電体形成工程と、
前記トレンチ内の、前記第1の高誘電体の内側部分の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側を第2の高誘電体で埋める第2の高誘電体形成工程と、
前記トレンチ内の、前記第1の高誘電体の内側部分の前記第2の高誘電体上にゲート電極を埋めるゲート電極形成工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記ゲート電極形成工程は、不純物をドーピングしながら前記第2の高誘電体で埋めることによりゲート電極を形成することを特徴とする請求項15に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007021828A JP5298432B2 (ja) | 2007-01-31 | 2007-01-31 | 半導体装置およびその製造方法 |
DE102007053104A DE102007053104A1 (de) | 2007-01-31 | 2007-11-07 | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
CN2008100054364A CN101236991B (zh) | 2007-01-31 | 2008-01-30 | 半导体器件及其制造方法 |
US12/023,637 US7898024B2 (en) | 2007-01-31 | 2008-01-31 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007021828A JP5298432B2 (ja) | 2007-01-31 | 2007-01-31 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012248875A Division JP5609950B2 (ja) | 2012-11-12 | 2012-11-12 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008187147A JP2008187147A (ja) | 2008-08-14 |
JP5298432B2 true JP5298432B2 (ja) | 2013-09-25 |
Family
ID=39587458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007021828A Expired - Fee Related JP5298432B2 (ja) | 2007-01-31 | 2007-01-31 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7898024B2 (ja) |
JP (1) | JP5298432B2 (ja) |
CN (1) | CN101236991B (ja) |
DE (1) | DE102007053104A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7871882B2 (en) * | 2008-12-20 | 2011-01-18 | Power Integrations, Inc. | Method of fabricating a deep trench insulated gate bipolar transistor |
JP5616665B2 (ja) * | 2010-03-30 | 2014-10-29 | ローム株式会社 | 半導体装置 |
JP2011233701A (ja) | 2010-04-27 | 2011-11-17 | Toshiba Corp | 電力用半導体素子 |
JP5542646B2 (ja) * | 2010-12-24 | 2014-07-09 | 日立オートモティブシステムズ株式会社 | パワーモジュールの製造方法、パワーモジュールの設計方法 |
JP5818099B2 (ja) * | 2012-04-27 | 2015-11-18 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
US8829562B2 (en) * | 2012-07-24 | 2014-09-09 | Infineon Technologies Ag | Semiconductor device including a dielectric structure in a trench |
US9231091B2 (en) * | 2014-05-12 | 2016-01-05 | Infineon Technologies Ag | Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones |
JP2016171268A (ja) | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
JP6701789B2 (ja) | 2016-02-19 | 2020-05-27 | 富士電機株式会社 | Rb‐igbt |
EP3474314A1 (en) * | 2017-10-20 | 2019-04-24 | Infineon Technologies Austria AG | Semiconductor device and method for manufacturing a semiconductor method |
CN111341832B (zh) * | 2018-12-19 | 2023-10-27 | 无锡华润华晶微电子有限公司 | 结终端结构及其制备方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01309380A (ja) * | 1988-06-08 | 1989-12-13 | Hitachi Ltd | 絶縁ゲート形半導体装置 |
JP3291957B2 (ja) | 1995-02-17 | 2002-06-17 | 富士電機株式会社 | 縦型トレンチmisfetおよびその製造方法 |
US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
EP1393362B1 (en) * | 2001-04-28 | 2011-12-14 | Nxp B.V. | Method of manufacturing a trench-gate semiconductor device |
EP1261036A3 (en) * | 2001-05-25 | 2004-07-28 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
US7009247B2 (en) * | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
JP2003017695A (ja) * | 2001-07-03 | 2003-01-17 | Mitsubishi Electric Corp | 半導体装置 |
US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
WO2004102670A2 (en) | 2003-05-13 | 2004-11-25 | Koninklijke Philips Electronics N.V. | Semiconductor device with a field shaping region |
JP4538211B2 (ja) * | 2003-10-08 | 2010-09-08 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP4085051B2 (ja) * | 2003-12-26 | 2008-04-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
GB0405325D0 (en) * | 2004-03-10 | 2004-04-21 | Koninkl Philips Electronics Nv | Trench-gate transistors and their manufacture |
JP2005302925A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体装置 |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
KR100614806B1 (ko) * | 2004-10-27 | 2006-08-22 | 삼성전자주식회사 | 고내압 트랜지스터 및 이의 제조 방법 |
KR100699843B1 (ko) * | 2005-06-09 | 2007-03-27 | 삼성전자주식회사 | 트렌치 분리영역을 갖는 모스 전계효과 트랜지스터 및 그제조방법 |
US7319256B1 (en) * | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
-
2007
- 2007-01-31 JP JP2007021828A patent/JP5298432B2/ja not_active Expired - Fee Related
- 2007-11-07 DE DE102007053104A patent/DE102007053104A1/de not_active Withdrawn
-
2008
- 2008-01-30 CN CN2008100054364A patent/CN101236991B/zh not_active Expired - Fee Related
- 2008-01-31 US US12/023,637 patent/US7898024B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008187147A (ja) | 2008-08-14 |
CN101236991A (zh) | 2008-08-06 |
DE102007053104A1 (de) | 2008-08-07 |
US7898024B2 (en) | 2011-03-01 |
CN101236991B (zh) | 2011-04-06 |
US20080258211A1 (en) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5298432B2 (ja) | 半導体装置およびその製造方法 | |
JP5419913B2 (ja) | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 | |
JP5354808B2 (ja) | 基板上に高電圧トランジスタを作製する方法 | |
US6861702B2 (en) | Semiconductor device | |
US8890280B2 (en) | Trench-type semiconductor power devices | |
JP4564793B2 (ja) | 多層拡張ドレイン構造を有する高電圧縦型トランジスタ | |
US6849880B1 (en) | Power semiconductor device | |
US10128344B2 (en) | Semiconductor device | |
US7825465B2 (en) | Structure and method for forming field effect transistor with low resistance channel region | |
US8237195B2 (en) | Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate | |
KR101170633B1 (ko) | 초접합 전력 반도체 소자 | |
CN101626033A (zh) | 屏蔽栅沟槽fet结构及其形成方法 | |
JP2010505270A (ja) | 窪んだフィールドプレートを備えたパワーmosfet | |
JP2011512677A (ja) | 半導体素子構造及び関連プロセス | |
JPH1098188A (ja) | 絶縁ゲート半導体装置 | |
US20170222041A1 (en) | Trench having thick dielectric selectively on bottom portion | |
US11024732B2 (en) | Lateral MOSFET with dielectric isolation trench | |
CN102237409A (zh) | 功率半导体器件 | |
JP2003518748A (ja) | 自己整合されたシリコンカーバイトlmosfet | |
CN109585563B (zh) | 一种具有钛酸锶膜的槽型横向耐压区 | |
EP1703566A1 (en) | MOS device having at least two channel regions | |
CN109314142B (zh) | 短沟道沟槽功率mosfet | |
JP5609950B2 (ja) | 半導体装置およびその製造方法 | |
EP3223316A1 (en) | Wide bandgap power semiconductor device and method for manufacturing such a device | |
JP2023015636A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |