JP5609950B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5609950B2 JP5609950B2 JP2012248875A JP2012248875A JP5609950B2 JP 5609950 B2 JP5609950 B2 JP 5609950B2 JP 2012248875 A JP2012248875 A JP 2012248875A JP 2012248875 A JP2012248875 A JP 2012248875A JP 5609950 B2 JP5609950 B2 JP 5609950B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- region
- trench
- high dielectric
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
許文献3参照。)。
図1は、この発明の実施の形態1にかかるトレンチゲート型MISFETの構成を示す断面図である。なお、図1には、半導体装置の主要部のハーフセルが示されている。実際の半導体装置の全体構成は、図1に示すハーフセルの構成がその両端をそれぞれ線対称の軸として連続する構成となる(図14においても同じ)。
RonA=5.93×10-9・Vb2.5[Ω・cm2]
図14は、この発明の実施の形態2にかかるトレンチゲート型MISFETのハーフセルの構成を示す断面図である。図14に示すように、実施の形態2にかかるMISFETが実施の形態1と異なるのは、ゲート電極27の下に埋め込まれた高誘電体35が外側部分の高誘電体36と内側部分の高誘電体37の二重構造になっていることである。その他の構成は、実施の形態1と同じであるので、同一の符号を付して説明を省略する。
図37〜図44は、この発明の実施の形態3にかかるトレンチゲート型MISFETの製造方法を示す断面図である。まず、n+ドレイン領域25となるn+基板上に、nドリフト領域21となるn半導体層をエピタキシャル成長させる。続いて、そのエピタキシャル成長層の表面にp型不純物として例えばホウ素をイオン注入し、熱拡散させることにより、pベース領域22となるp半導体層を設ける(図37)。
図45〜図47は、この発明の実施の形態4にかかるトレンチゲート型MISFETの製造方法を示す断面図である。まず、実施の形態3と同様にして、図37〜図39に示す工程を行い、トレンチ28の内周面をシリコン酸化膜(SiO2)で覆う(図39)。次いで、高誘電体材料を堆積させることによって、トレンチ28の下半部を内側部分の高誘電体37で充填する。その際、高誘電体37の堆積を途中で停止し、ゲート電極の形成領域が埋まらないようにする。トレンチ28の上半部、すなわちゲート電極を形成する領域のトレンチ側壁には、外側部分の高誘電体36であるシリコン酸化膜が残っているが、これがゲート絶縁膜26となる(図45)。
22 ベース領域
23 ソース領域
25 ドレイン領域
26 ゲート絶縁膜
27 ゲート電極
28 トレンチ
33 空乏層の端
35,36,37 高誘電体
Claims (19)
- 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のソース領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第1導電型のドレイン領域と、
前記ソース領域に接して前記第1の主面から前記ベース領域および前記ドリフト領域を貫通して前記ドレイン領域に達するトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた高誘電体と、
前記トレンチ内の、前記第1の主面と前記高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記高誘電体の比誘電率がシリコン酸化膜よりも大きく、
前記高誘電体の、前記トレンチの内壁面に沿った外側部分の第1の高誘電体と、前記第1の高誘電体よりも内側部分の第2の高誘電体とは異なる比誘電率を有し、
前記ゲート電極と前記高誘電体との接合面は、前記ドリフト領域と前記ドレイン領域との接合面よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のソース領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第1導電型のドレイン領域と、
前記ソース領域に接して前記第1の主面から前記ベース領域および前記ドリフト領域を貫通して前記ドレイン領域に達するトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた高誘電体と、
前記トレンチ内の、前記第1の主面と前記高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記高誘電体の比誘電率がシリコン窒化膜よりも大きく、
前記高誘電体の、前記トレンチの内壁面に沿った外側部分の第1の高誘電体と、前記第1の高誘電体よりも内側部分の第2の高誘電体とは異なる比誘電率を有し、
前記ゲート電極と前記高誘電体との接合面は、前記ドリフト領域と前記ドレイン領域との接合面よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のエミッタ領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第2導電型のコレクタ領域と、
前記エミッタ領域に接して前記第1の主面から前記ベース領域および前記ドリフト領域を貫通して前記コレクタ領域に達するトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた高誘電体と、
前記トレンチ内の、前記第1の主面と前記高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記高誘電体の比誘電率がシリコン酸化膜よりも大きく、
前記高誘電体の、前記トレンチの内壁面に沿った外側部分の第1の高誘電体と、前記第1の高誘電体よりも内側部分の第2の高誘電体とは異なる比誘電率を有し、
前記ゲート電極と前記高誘電体との接合面は、前記ドリフト領域と前記コレクタ領域との接合面よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のエミッタ領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第2導電型のコレクタ領域と、
前記エミッタ領域に接して前記第1の主面から前記ベース領域および前記ドリフト領域を貫通して前記コレクタ領域に達するトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた高誘電体と、
前記トレンチ内の、前記第1の主面と前記高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記高誘電体の比誘電率がシリコン窒化膜よりも大きく、
前記高誘電体の、前記トレンチの内壁面に沿った外側部分の第1の高誘電体と、前記第1の高誘電体よりも内側部分の第2の高誘電体とは異なる比誘電率を有し、
前記ゲート電極と前記高誘電体との接合面は、前記ドリフト領域と前記コレクタ領域との接合面よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 前記高誘電体が前記ドレイン領域に接することを特徴とする請求項1または2に記載の半導体装置。
- 前記高誘電体が前記コレクタ領域に接することを特徴とする請求項3または4に記載の半導体装置。
- 前記高誘電体の最も深い部分が、オフ状態のときに前記ドリフト領域中に広がる空乏層の端よりも深いことを特徴とする請求項1〜6のいずれか一つに記載の半導体装置。
- 前記高誘電体が前記ゲート電極に接することを特徴とする請求項1〜7のいずれか一つに記載の半導体装置。
- 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のソース領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第1導電型のドレイン領域と、
前記ソース領域に接して前記第1の主面から前記ベース領域および前記ドリフト領域を貫通して前記ドレイン領域に達するトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた複数の高誘電体と、
前記トレンチ内の、前記第1の主面と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記複数の高誘電体のうちの少なくとも1つの比誘電率がシリコン酸化膜よりも大きく、
前記複数の高誘電体のうち、前記トレンチの内壁面に沿った外側部分の第1の高誘電体と、前記第1の高誘電体よりも内側部分の第2の高誘電体とは異なる比誘電率を有し、
前記ゲート電極と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との接合面は、前記ドリフト領域と前記ドレイン領域との接合面よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のソース領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第1導電型のドレイン領域と、
前記ソース領域に接して前記第1の主面から前記ベース領域および前記ドリフト領域を貫通して前記ドレイン領域に達するトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた複数の高誘電体と、
前記トレンチ内の、前記第1の主面と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との間に形成されたゲート絶縁膜およびゲート電極からな
る絶縁ゲート構造と、
を備え、
前記複数の高誘電体のうちの少なくとも1つの比誘電率がシリコン窒化膜よりも大きく、
前記複数の高誘電体のうち、前記トレンチの内壁面に沿った外側部分の第1の高誘電体と、前記第1の高誘電体よりも内側部分の第2の高誘電体とは異なる比誘電率を有し、
前記ゲート電極と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との接合面は、前記ドリフト領域と前記ドレイン領域との接合面よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のエミッタ領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第2導電型のコレクタ領域と、
前記エミッタ領域に接して前記第1の主面から前記ベース領域および前記ドリフト領域を貫通して前記コレクタ領域に達するトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた複数の高誘電体と、
前記トレンチ内の、前記第1の主面と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記複数の高誘電体のうちの少なくとも1つの比誘電率がシリコン酸化膜よりも大きく、
前記複数の高誘電体のうち、前記トレンチの内壁面に沿った外側部分の第1の高誘電体と、前記第1の高誘電体よりも内側部分の第2の高誘電体とは異なる比誘電率を有し、
前記ゲート電極と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との接合面は、前記ドリフト領域と前記コレクタ領域との接合面よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 第1導電型のドリフト領域と、
第2の主面との間に前記ドリフト領域を挟んで第1の主面側に形成された第2導電型のベース領域と、
前記ベース領域の表面層に形成された第1導電型のエミッタ領域と、
前記第1の主面との間に前記ドリフト領域を挟んで前記第2の主面側に形成された第2導電型のコレクタ領域と、
前記エミッタ領域に接して前記第1の主面から前記ベース領域および前記ドリフト領域を貫通して前記コレクタ領域に達するトレンチと、
前記トレンチ内の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側に埋め込まれた複数の高誘電体と、
前記トレンチ内の、前記第1の主面と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との間に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
を備え、
前記複数の高誘電体のうちの少なくとも1つの比誘電率がシリコン窒化膜よりも大きく、
前記複数の高誘電体のうち、前記トレンチの内壁面に沿った外側部分の第1の高誘電体と、前記第1の高誘電体よりも内側部分の第2の高誘電体とは異なる比誘電率を有し、
前記ゲート電極と前記複数の高誘電体のうちの最も前記第1の主面側の位置に設けられた高誘電体との接合面は、前記ドリフト領域と前記コレクタ領域との接合面よりも前記第1の主面側に位置することを特徴とする半導体装置。 - 前記複数の高誘電体のうちの1つが前記ドレイン領域に接することを特徴とする請求項9または10に記載の半導体装置。
- 前記複数の高誘電体のうちの1つが前記コレクタ領域に接することを特徴とする請求項11または12に記載の半導体装置。
- 前記複数の高誘電体のうちの1つが前記ゲート電極に接することを特徴とする請求項9〜14のいずれか一つに記載の半導体装置。
- 前記複数の高誘電体のうちの1つがシリコン酸化膜であることを特徴とする請求項9〜15のいずれか一つに記載の半導体装置。
- 前記複数の高誘電体のうちの最も深い位置に設けられた高誘電体の最も深い部分が、オフ状態のときに前記ドリフト領域中に広がる空乏層の端よりも深いことを特徴とする請求項9〜16のいずれか一つに記載の半導体装置。
- 前記請求項1〜17のいずれか一つに記載の半導体装置を製造する方法であって、
第1導電型のドリフト領域となる第1導電型の第1の半導体層の上に、第2導電型のベース領域となる第2導電型の第2の半導体層が設けられており、該第2の半導体層の表面から該第2の半導体層および前記第1の半導体層を貫通するトレンチを形成するトレンチ形成工程と、
前記トレンチの内壁面を被う第1の高誘電体を形成する第1の高誘電体形成工程と、
前記トレンチ内の、前記第1の高誘電体の内側部分の、前記ベース領域と前記ドリフト領域との接合面よりも前記第2の主面側を第2の高誘電体で埋める第2の高誘電体形成工程と、
前記トレンチ内の、前記第1の高誘電体の内側部分の前記第2の高誘電体上にゲート電極を埋めるゲート電極形成工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記ゲート電極形成工程は、不純物をドーピングしながら前記第2の高誘電体で埋めることによりゲート電極を形成することを特徴とする請求項18に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248875A JP5609950B2 (ja) | 2012-11-12 | 2012-11-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248875A JP5609950B2 (ja) | 2012-11-12 | 2012-11-12 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007021828A Division JP5298432B2 (ja) | 2007-01-31 | 2007-01-31 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013055349A JP2013055349A (ja) | 2013-03-21 |
JP5609950B2 true JP5609950B2 (ja) | 2014-10-22 |
Family
ID=48132024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012248875A Expired - Fee Related JP5609950B2 (ja) | 2012-11-12 | 2012-11-12 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5609950B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01309380A (ja) * | 1988-06-08 | 1989-12-13 | Hitachi Ltd | 絶縁ゲート形半導体装置 |
JP4924781B2 (ja) * | 1999-10-13 | 2012-04-25 | 株式会社豊田中央研究所 | 縦型半導体装置 |
JP2003017695A (ja) * | 2001-07-03 | 2003-01-17 | Mitsubishi Electric Corp | 半導体装置 |
US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US6800509B1 (en) * | 2003-06-24 | 2004-10-05 | Anpec Electronics Corporation | Process for enhancement of voltage endurance and reduction of parasitic capacitance for a trench power MOSFET |
JP4085051B2 (ja) * | 2003-12-26 | 2008-04-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2005252204A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2005302925A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体装置 |
-
2012
- 2012-11-12 JP JP2012248875A patent/JP5609950B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013055349A (ja) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5298432B2 (ja) | 半導体装置およびその製造方法 | |
US9601334B2 (en) | Semiconductor device and the method of manufacturing the same | |
US10128344B2 (en) | Semiconductor device | |
US6849880B1 (en) | Power semiconductor device | |
US7825465B2 (en) | Structure and method for forming field effect transistor with low resistance channel region | |
US8390058B2 (en) | Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions | |
US9064955B2 (en) | Split-gate lateral diffused metal oxide semiconductor device | |
US6861702B2 (en) | Semiconductor device | |
US20130187219A1 (en) | High-Voltage Vertical Transistor With a Varied Width Silicon Pillar | |
US20120168856A1 (en) | Trench-type semiconductor power devices | |
KR101170633B1 (ko) | 초접합 전력 반도체 소자 | |
US9653342B2 (en) | Trench having thick dielectric selectively on bottom portion | |
JP5002628B2 (ja) | 電力用半導体素子 | |
JP2010505270A (ja) | 窪んだフィールドプレートを備えたパワーmosfet | |
JP2002076339A (ja) | 超接合半導体素子 | |
JP2011512677A (ja) | 半導体素子構造及び関連プロセス | |
US11024732B2 (en) | Lateral MOSFET with dielectric isolation trench | |
EP3176812A1 (en) | Semiconductor device and method for manufacturing such a semiconductor device | |
JP5609950B2 (ja) | 半導体装置およびその製造方法 | |
EP3223316A1 (en) | Wide bandgap power semiconductor device and method for manufacturing such a device | |
JP2021086890A (ja) | 半導体装置 | |
JP2023015636A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5609950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |