JP3812878B2 - 半導体装置およびそれを用いたインバータ回路 - Google Patents

半導体装置およびそれを用いたインバータ回路 Download PDF

Info

Publication number
JP3812878B2
JP3812878B2 JP2000244803A JP2000244803A JP3812878B2 JP 3812878 B2 JP3812878 B2 JP 3812878B2 JP 2000244803 A JP2000244803 A JP 2000244803A JP 2000244803 A JP2000244803 A JP 2000244803A JP 3812878 B2 JP3812878 B2 JP 3812878B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
control
elements
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000244803A
Other languages
English (en)
Other versions
JP2002057282A (ja
Inventor
英明 名倉
竜太郎 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000244803A priority Critical patent/JP3812878B2/ja
Publication of JP2002057282A publication Critical patent/JP2002057282A/ja
Application granted granted Critical
Publication of JP3812878B2 publication Critical patent/JP3812878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、樹脂封止型半導体装置に係り、特に、モータ等の駆動用に用いられる出力用半導体素子（スイッチング素子）及びその制御用の半導体素子を同一パッケージ内に内蔵した樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】
モータ等の駆動用に用いられる出力用半導体素子及びその制御用半導体素子はそれぞれ、図１１及び図１２のような樹脂封止パッケージに搭載されて、モータ駆動用や照明用等のインバータ回路に使用されている。
【０００３】
図１１（ａ）は出力用半導体素子の外観平面図であり、４は外部装置との接続リード部、９は封止樹脂を示す。封止樹脂９が付設される前の状態を、図１１（ｂ）に示す。図１１（ｂ）において、６は出力用半導体素子としての電力スイッチング素子であり、金属細線１０により接続リード部４と接続されている。電力スイッチング素子６としては、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やパワーＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）等が用いられる。
【０００４】
図１２（ａ）は制御用半導体素子（ＩＣ）の外観平面図であり、４は外部装置との接続リード部、９は封止樹脂を示す。封止樹脂９が付設される前の状態を、図１２（ｂ）に示す。７は制御素子であり、金属細線１０により接続リード部４と接続されている。
【０００５】
また、図１３には、図１１に示す出力用半導体素子及び図１２に示す制御用半導体素子を用いた従来の３相モータ駆動用インバータ回路を示す。図１３に示すように、３相モータ駆動用インバータ回路は３つの制御用ＩＣ１１０−１、１１０−２、１１０−３を備え、それらのＶｃｃ端子には、各制御用ＩＣに共通な制御用電源電圧が供給される。各制御用ＩＣのＧｎｄ端子には、Ｖｃｃ端子の制御用電源電圧に対する制御用基準電圧が供給される。
【０００６】
１Ｈｉｎと１Ｌｉｎ、２Ｈｉｎと２Ｌｉｎ、３Ｈｉｎと３Ｌｉｎは、それぞれ、制御用ＩＣ１１０−１、１１０−２、１１０−３の制御信号入力端子であり、外部のマイコン等より供給されるＰＷＭ信号等の制御信号により、出力用半導体素子１１１−１と１１１−２、１１１−３と１１１−４、１１１−５と１１１−６がそれぞれオン／オフ制御され、モータの出力トルクや回転数が制御される。
【０００７】
各制御用ＩＣのＬｏ端子は、それぞれ、ローサイドの出力用半導体素子１１１−２、１１１−４、１１１−６のゲート電極に接続され、そのＶｓ端子は、ハイサイドの出力用半導体素子１１１−１、１１１−３、１１１−５のソース電極に接続される。
【０００８】
各制御用ＩＣのＶｏ端子は、ハイサイドの出力用半導体素子１１１−１、１１１−３、１１１−５のゲート電極に接続される。ＶＢ端子は、Ｖｏ端子から信号出力を行うためのバイアス電源端子である。
【０００９】
また、トーテムポール接続された３組の出力用半導体素子のソース端子とドレイン端子が接続された中間点は負荷である３相モータ１１２と接続される。
【００１０】
ＶｐおよびＶｎは、それぞれ、３相モータ１１２を駆動するために、高電圧が供給される駆動用電源電圧端子および低電圧が供給される駆動用基準電圧端子である。
【００１１】
次に、以上のように構成された従来の半導体装置を用いた３相モータ駆動用インバータ回路の動作について説明する。
【００１２】
まず、制御用ＩＣ１１０−１、１１０−２、１１０−３のＶｃｃ端子、従ってＶＢ端子に制御用電源電圧を印加した後、Ｖｐ端子とＶｎ端子の間にモータ駆動用主電源電圧を印加する。次に、マイコン等より、各制御用ＩＣの制御信号入力端子１Ｈｉｎ、２Ｈｉｎ、３Ｈｉｎ、１Ｌｉｎ、２Ｌｉｎ、３ＬｉｎにＰＷＭ制御信号を入力すると、トーテムポール接続の中間電位がＰＷＭ制御信号に従って変化して３相モータ１１２が回転する。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記のような従来の樹脂封止型パッケージの半導体素子をモータ駆動回路や照明用回路等に使用する場合には、以下のような問題点がある。
（１）出力用半導体素子１１１−１〜１１１−６および制御用ＩＣ１１０−１〜１１０−３を樹脂封止型パッケージに個別に実装しているため、モータ駆動用半導体装置の小型、軽量化が困難であった。
（２）出力用半導体素子１１１−１〜１１１−６および制御用ＩＣ１１０−１〜１１０−３を樹脂封止型パッケージに個別に実装しているため、パッケージの材料費が高くなり、モータ駆動用や照明用のインバータ回路として構成した場合、製造プロセス費が高くなる。
（３）モータ駆動用半導体装置としてプリント基板に出力用半導体素子１１１−１〜１１１−６および制御用ＩＣ１１０−１〜１１０−３を半田等で接着して構成すると、各素子のパッケージ内の金属細線長、接続リード長、プリント基板上の金属配線パターン長を含めたゲート電極、ソース電極につながる配線ループ、すなわちゲートループ長さが数ｍｍ以上になるため、配線のインダクタンスＬ値が大きくなる。このため、出力用半導体素子（パワーＭＯＳトランジスタやＩＧＢＴ）のゲートに電荷を充放電する電流値の時間変化をｄｉ／ｄｔとすると、誘起電圧として大きさがＬ×（ｄｉ／ｄｔ）のノイズ電圧が発生して出力用半導体素子が誤動作するおそれがある。さらに、外部素子からのスイッチングノイズも、配線ループのＬ値が大きい程大きなノイズとなって、出力用半導体素子の誤動作の要因となる。
【００１４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、出力用半導体素子と制御用半導体素子を１つの樹脂パッケージに内蔵し、小型、軽量、低価格化を可能にするとともに、ノイズによる誤動作を低減した半導体装置およびそれを用いたインバータ回路を提供することにある。
【００１５】
また、本発明の他の目的は、出力用半導体素子と制御用半導体素子を１つの樹脂パッケージに内蔵した際に生じる、高電力を扱う出力用半導体素子による発熱の影響を軽減することにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、リードフレームに搭載された複数の半導体素子が樹脂パッケージ内に封止された半導体装置であって、前記リードフレームは、
外部との電気的な接続を行うために前記樹脂パッケージの一端に形成された第１接続リード部と、外部との電気的な接続を行うために前記一端に対向する他端に形成された第２接続リード部と、
前記第１接続リード部が形成された側に複数の第１半導体素子を搭載するための複数の第１素子搭載部と、前記第２接続リード部が形成された側に、前記第１半導体素子よりも小さな電力で動作する複数の第２半導体素子を搭載するための複数の第２素子搭載部と、
前記第１半導体素子の少なくとも２つを電気的に接続するために、少なくとも前記複数の第１素子搭載部の間に形成された第１素子間配線部と、前記第２半導体素子の少なくとも２つを電気的に接続するために、少なくとも前記複数の第２素子搭載部の間に形成された第２素子間配線部とを備え、
前記第１素子間配線部は、金属細線を介して前記第１半導体素子の少なくとも２つを電気的に接続するために、前記第１素子搭載部と前記第２素子搭載部との間に形成された第１引出し配線部を有し、前記第２素子間配線部は、金属細線を介して前記第２半導体素子の少なくとも２つを電気的に接続するために、前記第１素子搭載部と前記第２素子搭載部との間に形成された第２引出し配線部を有することを特徴とする。
【００１８】
また、前記半導体装置において、例えば、前記第１半導体素子は電力スイッチング素子であり、前記第２半導体素子は前記電力スイッチング素子の駆動を制御するための制御素子である。
【００１９】
上記の構成によれば、複数個の半導体素子と接続リード部とを金属細線等により容易に配線することのできるリードフレームを提供することが可能となる。
【００２０】
また、複数の半導体素子を一体型パッケージに搭載することで、パッケージの材料費や製造プロセスが安価になる。
【００２１】
また、電力スイッチング素子と制御素子を接続するための金属細線の接続距離を最小限にすることで、電力スイッチング素子と制御素子のゲートループ長が最小になるため、インダクタンスＬ値が最小になり、ノイズの影響を削減することができ、素子の誤動作が防止できる。
【００２２】
さらに、金属細線の距離を最小限にすることで、金属細線の変形も小さくすることが可能であり、完成品の環境試験、特に、熱衝撃テスト等の信頼性レベルの向上も図ることができる。
【００２３】
また、前記半導体装置において、前記樹脂パッケージは、前記第１および第２半導体素子が搭載される前記リードフレームの表面側およびその裏面側の両方に形成され、４０×１０-4ｃａｌ／ｓｅｃ・ｃｍ・℃以上の熱伝導率を有し、前記裏面側の全面における樹脂パッケージの厚み、または前記第１半導体素子が搭載される表面側の領域に対応する裏面側の領域における樹脂パッケージの厚みが５０μｍから６００μｍであることが好ましい。
【００２４】
または、前記リードフレームの前記第１素子搭載部は、前記第２素子搭載部よりも大きな厚みを有することが好ましい。
【００２５】
あるいは、前記半導体装置は、外部装置に取り付けるための貫通孔を２つ以上有し、前記貫通孔は前記第１半導体素子を搭載する領域側に形成されていることが好ましい。
【００２６】
これらの構成によれば、容易に、電力スイッチング素子と制御素子を一体型樹脂封止パッケージに搭載して半導体装置を小型、軽量化したとしても良好な放熱特性を得ることができる。
【００２７】
前記の目的を達成するため、本発明に係るインバータ回路は、半導体装置を用いたインバータ回路であって、前記第１半導体素子は、負荷に対して電力を供給するために、トーテムポール接続構造を有する２つの電力スイッチング素子の少なくとも１つの組からなることを特徴とする。
【００２８】
この構成によれば、高出力の半導体装置（出力が１Ｗ以上）を用いる必要がある、エアコン等を駆動制御するための最適なインバータ回路を提供することができる。
【００２９】
【発明の実施の形態】
（第１実施形態）
図１は、本発明の第１実施形態による、封止樹脂が形成される前の半導体装置１の構成を示す外観平面図である。
【００３０】
図１において、１１−１、１１−２、１１−３、１１−４、１１−５および１１−６は、それぞれ、電力スイッチング素子（第１半導体素子）６−１、６−２、６−３、６−４、６−５および６−６が搭載される電力スイッチング素子搭載部（第１素子搭載部）である。また、１２−１、１２−２および１２−３は、それぞれ、電力スイッチング素子６−１と６−２、電力スイッチング素子６−３と６−４、および電力スイッチング素子６−５と６−６を駆動制御するための制御素子（第２半導体素子）７−１、７−２および７−３が搭載される制御素子搭載部（第２素子搭載部）である。ここで、電力スイッチング素子６−１〜６−６として、パワーＭＯＳＦＥＴやＩＧＢＴ等が用いられる。
【００３１】
３１は、電力スイッチング素子搭載部１１−１、１１−３および１１−５の間に設けられ、そこに搭載される電力スイッチング素子６−１、６−３および６−５のドレイン間を接続して駆動用電源電圧Ｖｐが供給される電力スイッチング素子間配線部（第１素子間配線部）である。また、３２は、制御素子搭載部１２−１、１２−２および１２−３の間に設けられ、制御素子搭載部１２−３に搭載される制御素子７−３のＧｎｄ端子に金属細線１０を介して接続され、一体に設けられた制御用基準電圧端子３Ｇｎｄを介して制御用基準電圧Ｇｎｄに落とされる制御素子間配線部（第２素子間配線部）である。
【００３２】
４１は、外部負荷を駆動するための３個の出力端子１Ｖｏ、２Ｖｏ、３Ｖｏ、１個の駆動用電源電圧端子Ｖｐ、３個の駆動用基準電圧端子１Ｖｎ、２Ｖｎ、３Ｖｎ、および３個の制御素子用のバイアス電圧端子１ＶＢ、２ＶＢ、３ＶＢからなる電力スイッチング素子搭載側の接続リード部（第１接続リード部）である。また、４２は、各制御素子に対する６個の制御信号入力端子１Ｈｉｎと１Ｌｉｎ、２Ｈｉｎと２Ｌｉｎ、３Ｈｉｎと３Ｌｉｎ、３個の制御用電源電圧端子１Ｖｃｃ、２Ｖｃｃ、３Ｖｃｃ、３個の制御用基準電圧端子１Ｇｎｄ、２Ｇｎｄ、３Ｇｎｄからなる制御素子搭載側の接続リード部（第２接続リード部）である。
【００３３】
９はエポキシ樹脂等の樹脂により電力スイッチング素子６−１〜６−６と制御素子７−１〜７−３を封止するための樹脂パッケージが形成される部分を示す。
【００３４】
１０は、接続リード部４１と電力スイッチング素子６−１〜６−６（一部、接続リード部４１と制御素子７−１〜７−３）、電力スイッチング素子６−１〜６−６と対応する制御素子７−１〜７−３、接続リード部４２と制御素子７−１〜７−３を接続するためのＡｕ等の金属細線である。
【００３５】
図２は、本実施形態による半導体装置１の各製造工程を示す平面図である。
【００３６】
まず、図２（ａ）に示すようなリードフレーム４を準備する。このリードフレーム４は、図１を参照して説明したように、電力スイッチング素子搭載部１１−１〜１１−６、制御素子搭載部１２−１〜１２−３、接続リード部４１と４２、電力スイッチング素子間配線部３１、および制御素子間配線部３２からなる。
【００３７】
なお、リードフレーム４の電力スイッチング素子搭載部１１−１〜１１−６は、制御素子搭載部１２−１〜１２−３よりも大きな厚さを有する。これにより、電力スイッチング素子６−１〜６−６を搭載して動作させた際に発生する熱を良好に放熱させることができる。
【００３８】
次に、図２（ｂ）に示すように、リードフレーム４の６つの電力スイッチング素子搭載部１１−１〜１１−６にそれぞれ電力スイッチング素子６−１〜６−６を、３つの制御素子搭載部１２−１〜１２−３にそれぞれ制御素子７−１〜７−３を半田により接着する。その後、接続リード部４１と電力スイッチング素子６−１〜６−６（一部、接続リード部４１と制御素子７−１〜７−３）、電力スイッチング素子６−１〜６−６と対応する制御素子７−１〜７−３、接続リード部４２と制御素子７−１〜７−３とを金属細線１０により配線する。
【００３９】
ここで、制御素子搭載部１２−１〜１２−３および制御素子間配線部３２は、金属細線１０により、制御素子７−３のＧｎｄ端子と接続リード部４２の制御用基準電圧端子３Ｇｎｄとが接続されて接地電位に落とされる。
【００４０】
また、電力スイッチング素子６−１、６−３および６−５は、その接着面側がドレイン電極になっており、半田により接着されることで、その各ドレイン電極には、接続リード部４１の駆動用電源電圧端子（Ｖｐ）と電力スイッチング素子間配線部３１を介して、駆動用電源電圧Ｖｐが供給される。
【００４１】
また、電力スイッチング素子６−１、６−３、６−５のソース電極は、それぞれ、電力スイッチング素子搭載部１１−２、１１−４、１１−６にそれぞれ接着された電力スイッチング素子６−２、６−４、６−６のドレイン電極に金属細線１０を介して接続され、電力スイッチング素子搭載部１１−２、１１−４、１１−６と共通に形成された接続リード部４１の出力端子１Ｖｏ、２Ｖｏ、３Ｖｏに接続される。
【００４２】
さらに、電力スイッチング素子６−２、６−４、６−６のソース電極は、それぞれ、接続リード部４１の駆動用基準電圧端子１Ｖｎ、２Ｖｎ、３Ｖｎに接続され、外部において駆動用基準電圧Ｖｎに共通に接続される。
【００４３】
上記のような接続により、電力スイッチング素子６−１と６−２、６−３と６−４、および６−５と６−６は、図３のモータ駆動用インバータ回路に示すように、トーテムポール接続構造を有する。
【００４４】
最後に、図２（ｃ）に示すように、エポキシ樹脂を用いた樹脂パッケージ９により、電力スイッチング素子６−１〜６−６および制御素子７−１〜７−３を封止して、しかるのち、接続リード部４１、４２を接続している不要な銅板を加工することで、半導体装置が完成する。
【００４５】
ここで、樹脂パッケージ９は、電力スイッチング素子６−１〜６−６および制御素子７−１〜７−３が搭載されるリードフレーム４の表面側およびその裏面側の両方に形成され、例えば、エポキシ樹脂に結晶シリカ等を混合することで４０×１０-4ｃａｌ／ｓｅｃ・ｃｍ・℃以上の高い熱伝導率を有し、裏面側の全面における樹脂パッケージ９の厚み、または電力スイッチング素子６−１〜６−６が搭載される表面側の領域に対応する裏面側の領域における樹脂パッケージの厚みが５０μｍから６００μｍに設定される。
【００４６】
これにより、電力スイッチング素子６−１〜６−６を動作させた際に発生する熱を良好に放熱させることができる。
【００４７】
次に、このように構成された半導体装置の動作について、図３を用いて説明する。
【００４８】
図３は、本実施形態による半導体装置をモータ駆動用インバータ回路に用いた場合の等価回路図である。図３において、３相モータ１１２のＵ相、Ｖ相、Ｗ相端子は半導体装置の１Ｖｏ、２Ｖｏ、３Ｖｏ端子に接続されている。
【００４９】
まず、半導体装置のＶｃｃ端子とＧｎｄ端子間に制御用電源電圧を印加した後、１ＶＢ、２ＶＢ、３ＶＢ端子と１Ｖｏ、２Ｖｏ、３Ｖｏ端子間にも制御用電源電圧を印加する。
【００５０】
次に、Ｖｐ端子とＶｎ端子間に３相モータ１１２を駆動するための駆動用主電源電圧を印加する。
【００５１】
次に、外部のマイクロコンピュータ（不図示）等より、制御素子７−１、７−２、７−３のそれぞれの１Ｈｉｎと１Ｌｉｎ端子、２Ｈｉｎと２Ｌｉｎ端子、３Ｈｉｎと３Ｌｉｎ端子にＰＷＭ制御信号を送信することで、ＰＷＭ制御信号に従って１Ｖｏ、２Ｖｏ、３Ｖｏ端子の電位が変化して、三相モータ１１２のＵ相、Ｖ相、Ｗ相に流れる電流が制御され、三相モータ１１２を所定通りに駆動制御することができる。
【００５２】
ここで、上記したように、樹脂パッケージ９に４０×１０-4ｃａｌ／ｓｅｃ・ｃｍ・℃以上の熱伝導率が必要である理由について述べる。
【００５３】
図３に示すインバータ回路により、例えば３００Ｗの３相モータ１１２を効率９０％で駆動した場合、３０Ｗの損失（Ｐｒｏｓｓ）が発生する。また、システムの周囲温度の最大値（Ｔａｍａｘ）を６０℃とした場合、半導体素子の接合温度の動作上限値（Ｔｊｍａｘ）は通常１５０℃であるため、半導体素子が動作しうる最大昇温値（ΔＴｍａｘ）は９０ｄｅｇとなる。よって、樹脂パッケージ９に必要とされる熱抵抗の上限値は、ΔＴｍａｘ／Ｐｒｏｓｓ＝３．０℃／Ｗとなり、この熱抵抗の上限値３．０℃／Ｗに相当する熱伝導率が、図９に示す熱抵抗−熱伝導率のグラフから、４０×１０-4ｃａｌ／ｓｅｃ・ｃｍ・℃となる。
【００５４】
図９に示すように、樹脂パッケージ９の熱伝導率が４０×１０-4ｃａｌ／ｓｅｃ・ｃｍ・℃より小さい場合、熱抵抗は３．０℃／Ｗより大きくなり（図９の領域Ｒａ）、半導体素子の接合温度が上限値を超えて素子破壊につながる。一方、樹脂パッケージ９の熱伝導率が４０×１０-4ｃａｌ／ｓｅｃ・ｃｍ・℃以上であれば、熱抵抗は３．０℃／Ｗ以下となり（図９の領域Ｒｂ）、良好な放熱特性が得られることになる。
【００５５】
また、上記したように、リードフレーム４の裏面側の全面における樹脂パッケージ９の厚み、または電力スイッチング素子６−１〜６−６が搭載される表面側の領域に対応する裏面側の領域における樹脂パッケージ９の厚みが５０μｍから６００μｍに設定される理由について述べる。
【００５６】
樹脂パッケージ９の厚みが５０μｍより小さい場合は、図１０に示す熱抵抗−樹脂厚みのグラフから、熱抵抗は十分に小さく放熱効果はある（図１０の領域Ｒ1）が、樹脂形成性が悪くなり、絶縁不良が発生する可能性がある。一方、樹脂パッケージ９の厚みが６００μｍより大きい場合は、熱抵抗が３．０℃／Ｗを超える（図１０の領域Ｒ3）ため、放熱特性が悪くなり、半導体素子の接合温度が上限値を超えて素子破壊につながることになる。よって、樹脂パッケージ９の厚みとして５０μｍから６００μｍの範囲（図１０の領域Ｒ２）が、絶縁不良の防止と放熱特性の両面から好適となる。
【００５７】
（第２実施形態）
図４は、本発明の第２実施形態による、封止樹脂が形成される前の半導体装置１’の構成を示す外観平面図である。
【００５８】
図４において、１１’−１、１１’−２、１１’−３、１１’−４、１１’−５および１１’−６は、それぞれ、電力スイッチング素子（第１半導体素子）６−１、６−２、６−３、６−４、６−５および６−６が搭載される電力スイッチング素子搭載部（第１素子搭載部）である。また、１２’−１、１２’−２および１２’−３は、それぞれ、電力スイッチング素子６−１と６−２、電力スイッチング素子６−３と６−４、および電力スイッチング素子６−５と６−６を駆動制御するための制御素子（第２半導体素子）７’−１、７’−２および７’−３が搭載される制御素子搭載部（第２素子搭載部）である。なお、本実施形態における制御素子７’−１〜７’−３と第１実施形態における制御素子７−１〜７−３とでは、そのピン配置が異なっている。
【００５９】
３１’は、電力スイッチング素子搭載部１１’−１、１１’−３および１１’−５の間に設けられ、そこに搭載される電力スイッチング素子６−１、６−３および６−５のドレイン間を接続して駆動用電源電圧Ｖｐが供給される電力スイッチング素子間配線部（第１素子間配線部）である。また、３２’は、制御素子搭載部１２’−１、１２’−２および１２’−３の間に設けられ、そこに搭載される制御素子７’−１、７’−２および７’−３のＧｎｄ端子間を接続して制御用基準電圧Ｇｎｄに落とされる制御素子間配線部（第２素子間配線部）である。
【００６０】
ここで、制御素子７’−３のＧｎｄ端子は、金属細線１０によりリードフレームの制御用基準電圧端子Ｇｎｄに接続されているが、制御素子７’−１および７’−２のＧｎｄ端子は、それぞれ、図１に示すような制御用基準電圧端子１Ｇｎｄおよび２Ｇｎｄではなく、制御用素子間配線部３２’の所定位置に金属細線１０により接続されている。
【００６１】
４１’は、外部負荷を駆動するための３個の出力端子１Ｖｏ、２Ｖｏ、３Ｖｏ、１個の駆動用電源電圧端子Ｖｐ、１個の駆動用基準電圧端子Ｖｎ、および３個の制御素子用のバイアス電圧端子１ＶＢ、２ＶＢ、３ＶＢからなる電力スイッチング素子搭載側の接続リード部（第１接続リード部）である。また、４２’は、各制御素子に対する６個の制御信号入力端子１Ｈｉｎと１Ｌｉｎ、２Ｈｉｎと２Ｌｉｎ、３Ｈｉｎと３Ｌｉｎ、１個の制御用電源電圧端子Ｖｃｃ、１個の制御用基準電圧端子Ｇｎｄからなる制御素子搭載側の接続リード部（第２接続リード部）である。
【００６２】
５１は、金属細線１０を介して電力スイッチング素子６−２、６−４および６−６のソース電極を共通接続するために、接続リード部４１’の駆動用基準電圧端子Ｖｎと一体に設けられた電力スイッチング素子用引出し配線部（第１引出し配線部）である。また、５２は、金属細線１０を介して制御素子７’−１〜７’−３のＶｃｃ端子を共通接続するために、接続リード部４２’の制御用電源電圧端子Ｖｃｃと一体に設けられた制御素子用引出し配線部（第２引出し配線部）である。
【００６３】
ここで、第１実施形態の場合、図１に示すように電力スイッチング素子搭載側の接続リード部４１の端子数が１０ピン、制御素子搭載側の接続リード部４２の端子数が１２ピンの合計２２ピンであったのに対して、本実施形態では、電力スイッチング素子用引出し配線部５１と制御素子用引出し配線部５２を設けることにより、電力スイッチング素子搭載側の接続リード部４１’の端子数が８ピン、制御素子搭載側の接続リード部４２’の端子数が８ピンの合計１６ピンと端子数を削減することができる。これにより、半導体装置の簡素化を実現することができ、半導体部品として外部装置に組み込む際の工数削減が容易に可能となる。
【００６４】
また、電力スイッチング素子用引出し配線部５１と制御素子用引出し配線部５２を設けることにより、金属細線１０の接続距離を最小限にすることができ、電力スイッチング素子と制御素子のゲートループ長が最小になるため、インダクタンスＬ値が最小になり、ノイズの影響を削減することができ、素子の誤動作が防止できる。
【００６５】
さらに、金属細線１０の距離を最小限にすることで、金属細線１０の変形も小さくすることが可能であり、完成品の環境試験、特に、熱衝撃テスト等の信頼性レベルの向上も図ることができる。
【００６６】
図５は、本実施形態による半導体装置の各製造工程を示す平面図である。なお、本実施形態による半導体装置の製造工程については、リードフレームに電力スイッチング素子用引出し配線部５１と制御素子用引出し配線部５２を一体成型し（図５（ａ））、その適所に金属細線１０を接続する（図５（ｂ））こと以外は、図２に示す第１実施形態による半導体装置の製造工程と同様であり、詳細については説明を省略する。
【００６７】
図６は、図４に示す半導体装置をＡ−Ａ’線に沿って切断した状態を示す断面図である。図６に示すように、電力スイッチング素子６−５および制御素子７’−３等が素子搭載部１１’−５および１２’−５等に搭載される表面側だけでなく裏面側も、例えば、エポキシ樹脂に結晶シリカ等を混合することで４０×１０-4ｃａｌ／ｓｅｃ・ｃｍ・℃以上の高い熱伝導率を有する樹脂パッケージ９で封止され、その裏面側の樹脂パッケージ９の厚みＷＲは５０μｍから６００μｍに設定される。これにより、電力スイッチング素子６−１〜６−６を動作させた際に発生する熱を良好に放熱させることができる。
【００６８】
また、図６の構成に加えて、図７に同様の断面図で示すように、電力スイッチング素子６−５等が搭載される電力スイッチング素子搭載部１１’−５等の厚みＷＬｐを、制御素子７’−３等が搭載される制御素子搭載部１２’−３等の厚みＷＬｃよりも大きくすることにより、より良好な放熱特性が得られる。
【００６９】
また、図６および図７の構成に加えて、図８の半導体装置の完成品外観図で示すように、電力スイッチング素子６−１〜６−６を搭載する領域側に貫通孔８１、８２を設け、これらの貫通孔８１、８２を介して半導体装置を外部装置に密着させて取り付けることにより、更なる放熱効果が得られる。
【００７０】
なお、本実施形態では、リードフレームのリードピンを両側に備えたデュアルインラインタイプの半導体装置について説明したが、リードピンを片側のみに備えたシングルインラインタイプの半導体装置にも本発明を適用可能であることはいうまでもない。
【００７１】
【発明の効果】
以上説明したように、本発明によれば、出力用半導体素子と制御用半導体素子を１つの樹脂パッケージに内蔵し、小型、軽量、低価格化を可能にするとともに、ノイズによる誤動作を低減した半導体装置を実現することが可能になる。
【００７２】
また、出力用半導体素子と制御用半導体素子を１つの樹脂パッケージに内蔵した際に生じる、高電力を扱う出力用半導体素子による発熱を効率良く放散させることが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態による、封止樹脂が形成される前の半導体装置の構成を示す外観平面図
【図２】 本発明の第１実施形態による半導体装置の各製造工程を示す平面図
【図３】 本発明の第１実施形態による半導体装置をモータ駆動用インバータ回路に用いた場合の等価回路図
【図４】 本発明の第２実施形態による、封止樹脂が形成される前の半導体装置の構成を示す外観平面図
【図５】 本発明の第２実施形態による半導体装置の各製造工程を示す平面図
【図６】 図４に示す半導体装置をＡ−Ａ’線に沿って切断した状態の一例を示す断面図
【図７】 図４に示す半導体装置をＡ−Ａ’線に沿って切断した状態の他の例を示す断面図
【図８】 本発明による貫通孔を設けた半導体装置の完成品を示す外観平面図
【図９】 樹脂パッケージ９の熱抵抗−熱伝導率特性を示すグラフ
【図１０】 樹脂パッケージ９の熱抵抗−樹脂厚み特性を示すグラフ
【図１１】 樹脂封止後（ａ）および樹脂封止前（ｂ）における従来の出力用半導体素子の外観平面図
【図１２】 樹脂封止後（ａ）および樹脂封止前（ｂ）における従来の制御用半導体素子の外観平面図
【図１３】 従来の出力用半導体素子および制御用半導体素子をモータ駆動用インバータ回路に用いた場合の等価回路図
【符号の説明】
１、１’ 半導体装置
６−１〜６−６ 電力スイッチング素子（第１半導体素子）
７−１〜７−３、７−１’〜７’−３ 制御素子（第２半導体素子）
９ 樹脂パッケージ
１０ 金属細線
１１−１〜１１−６、１１’−１〜１１’−６ 電力スイッチング素子搭載部（第１素子搭載部）
１２−１〜１２−３、１２’−１〜１２’−３ 制御素子搭載部（第２素子搭載部）
３１、３１’ 電力スイッチング素子間配線部（第１素子間配線部）
３２、３２’ 制御素子間配線部（第２素子間配線部）
４１、４１’ 電力スイッチング素子搭載側の接続リード部（第１接続リード部）
４２、４２’ 制御素子搭載側の接続リード部（第２接続リード部）
５１ 電力スイッチング素子用引出し配線部（第１引出し配線部）
５２ 制御素子用引出し配線部（第２引出し配線部）
８１、８２ 貫通孔

Claims (6)

  1. リードフレームに搭載された複数の半導体素子が樹脂パッケージ内に封止された半導体装置であって、
    前記リードフレームは、
    外部との電気的な接続を行うために前記樹脂パッケージの一端に形成された第１接続リード部と、外部との電気的な接続を行うために前記一端に対向する他端に形成された第２接続リード部と、
    前記第１接続リード部が形成された側に複数の第１半導体素子を搭載するための複数の第１素子搭載部と、前記第２接続リード部が形成された側に、前記第１半導体素子よりも小さな電力で動作する複数の第２半導体素子を搭載するための複数の第２素子搭載部と、
    前記第１半導体素子の少なくとも２つを電気的に接続するために、少なくとも前記複数の第１素子搭載部の間に形成された第１素子間配線部と、前記第２半導体素子の少なくとも２つを電気的に接続するために、少なくとも前記複数の第２素子搭載部の間に形成された第２素子間配線部とを備え、
    前記第１素子間配線部は、金属細線を介して前記第１半導体素子の少なくとも２つを電気的に接続するために、前記第１素子搭載部と前記第２素子搭載部との間に形成された第１引出し配線部を有し、前記第２素子間配線部は、金属細線を介して前記第２半導体素子の少なくとも２つを電気的に接続するために、前記第１素子搭載部と前記第２素子搭載部との間に形成された第２引出し配線部を有することを特徴とする半導体装置。
  2. 前記第１半導体素子は電力スイッチング素子であり、前記第２半導体素子は前記電力スイッチング素子の駆動を制御するための制御素子であることを特徴とする請求項１記載の半導体装置。
  3. 前記樹脂パッケージは、前記第１および第２半導体素子が搭載される前記リードフレームの表面側およびその裏面側の両方に形成され、４０×１０-4ｃａｌ／ｓｅｃ・ｃｍ・℃以上の熱伝導率を有し、前記裏面側の全面における樹脂パッケージの厚み、または前記第１半導体素子が搭載される表面側の領域に対応する裏面側の領域における樹脂パッケージの厚みが５０μｍから６００μｍであることを特徴とする請求項１または２記載の半導体装置。
  4. 前記リードフレームの前記第１素子搭載部は、前記第２素子搭載部よりも大きな厚みを有することを特徴とする請求項１または２記載の半導体装置。
  5. 前記半導体装置は、外部装置に取り付けるための貫通孔を２つ以上有し、前記貫通孔は前記第１半導体素子を搭載する領域側に形成されていることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
  6. 請求項１から５のいずれか一項記載の半導体装置を用いたインバータ回路であって、前記第１半導体素子は、負荷に対して電力を供給するために、トーテムポール接続構造を有する２つの電力スイッチング素子の少なくとも１つの組からなることを特徴とするインバータ回路。
JP2000244803A 2000-08-11 2000-08-11 半導体装置およびそれを用いたインバータ回路 Expired - Fee Related JP3812878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000244803A JP3812878B2 (ja) 2000-08-11 2000-08-11 半導体装置およびそれを用いたインバータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000244803A JP3812878B2 (ja) 2000-08-11 2000-08-11 半導体装置およびそれを用いたインバータ回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006125380A Division JP4634962B2 (ja) 2006-04-28 2006-04-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2002057282A JP2002057282A (ja) 2002-02-22
JP3812878B2 true JP3812878B2 (ja) 2006-08-23

Family

ID=18735437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000244803A Expired - Fee Related JP3812878B2 (ja) 2000-08-11 2000-08-11 半導体装置およびそれを用いたインバータ回路

Country Status (1)

Country Link
JP (1) JP3812878B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP4565879B2 (ja) * 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
JP4973359B2 (ja) * 2007-07-23 2012-07-11 富士電機株式会社 半導体装置
JP4705945B2 (ja) * 2007-11-05 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5370440B2 (ja) * 2011-08-31 2013-12-18 株式会社デンソー 電子装置の製造方法
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
CN106468757B (zh) * 2015-08-21 2019-09-17 三垦电气株式会社 半导体模块的测试方法以及半导体模块
JP6416055B2 (ja) * 2015-08-24 2018-10-31 三菱電機株式会社 半導体装置
JP6490027B2 (ja) * 2016-06-10 2019-03-27 三菱電機株式会社 半導体装置
CN108257936B (zh) * 2018-01-03 2020-07-03 四川明泰电子科技有限公司 一种dip16多芯片封装异形引线框架及其封装方法
WO2023223802A1 (ja) * 2022-05-19 2023-11-23 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2002057282A (ja) 2002-02-22

Similar Documents

Publication Publication Date Title
US6166464A (en) Power module
US8115294B2 (en) Multichip module with improved system carrier
US6806580B2 (en) Multichip module including substrate with an array of interconnect structures
US6593622B2 (en) Power mosfet with integrated drivers in a common package
TWI591799B (zh) 半導體裝置
US8466561B2 (en) Semiconductor module with a power semiconductor chip and a passive component and method for producing the same
USRE43663E1 (en) Semiconductor device
US8410591B2 (en) Semiconductor module with multiple semiconductor chips
US20030107120A1 (en) Intelligent motor drive module with injection molded package
CN108933116B (zh) 具有引线框的半导体封装
US20070008679A1 (en) Integrated circuit for driving semiconductor device and power converter
US6529062B2 (en) Power module
TW200527675A (en) A semiconductor device
US20070164423A1 (en) Multi-chip semiconductor package
JP3812878B2 (ja) 半導体装置およびそれを用いたインバータ回路
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
JP4634962B2 (ja) 半導体装置
JP2002083927A (ja) 半導体装置
JP3941266B2 (ja) 半導体パワーモジュール
JP2002093995A (ja) 半導体装置
US20060071238A1 (en) Power module
JP4064741B2 (ja) 半導体装置
JPH1118429A (ja) 制御モジュール
JP2001320009A (ja) 半導体装置
JP2001036001A (ja) 電力半導体モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees