JP2015198134A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015198134A JP2015198134A JP2014074499A JP2014074499A JP2015198134A JP 2015198134 A JP2015198134 A JP 2015198134A JP 2014074499 A JP2014074499 A JP 2014074499A JP 2014074499 A JP2014074499 A JP 2014074499A JP 2015198134 A JP2015198134 A JP 2015198134A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- semiconductor device
- manufacturing
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半田実装工程におけるNi膜へのクラック発生を抑制する半導体の製造方法を提供することである。
【解決手段】
実施形態の半導体装置の製造方法は、半導体チップ上にNi層を形成する工程と、前記Ni層を250℃以上で熱処理する工程と、前記熱処理後、35℃以上を保持しながら、前記Ni層上に半田を形成する工程と、を有する。
【選択図】図1
【解決手段】
実施形態の半導体装置の製造方法は、半導体チップ上にNi層を形成する工程と、前記Ni層を250℃以上で熱処理する工程と、前記熱処理後、35℃以上を保持しながら、前記Ni層上に半田を形成する工程と、を有する。
【選択図】図1
Description
本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の製造工程として、例えば、パワー半導体チップを用いる場合、パワー半導体チップの電極上にアルミニウム(Al)とニッケル(Ni)膜を形成し、Ni膜上に半田を介して、外部電極と電気的に接続されている銅(Cu)板等に接合される。パワー半導体チップとCu板との接合性が接合時点で悪い場合や、動作に伴う温度昇降等により接合性が悪化した場合、半導体装置の特性不良が生じる可能性がある。また、Ni膜にクラック等が生じ、はんだがAl膜に達した場合も同様に半導体装置の特性不良が生じる。
本発明が解決しようとする課題は、半田実装工程におけるNi膜へのクラック発生を抑制する半導体の製造方法を提供することである。
実施形態の半導体装置の製造方法は、半導体チップ上にNi層を形成する工程と、前記Ni層を250℃以上で熱処理する工程と、前記熱処理後、35℃以上を保持しながら、前記Ni層上に半田を形成する工程と、を有する。
以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。半導体としては、シリコンを一例に説明するが、炭化シリコン(SiC)や窒化ガリウム(GaN)などの化合物半導体にも適用可能である。
本発明の実施形態に係る半導体製造装置20について、図1を用いて説明する。図1は本実施形態に係る半導体装置の製造プロセス毎を示す断面図を示している。半導体装置20は、半田接合用金属としてニッケルを用いている。
図1Cに示すように、本実施形態に係る半導体製造装置20は、半導体チップ1、アルミニウム(Al)層2、ニッケル(Ni)層3、金(Au)層4、ポリイミド5、実装基板6、半田7、及び銅(Cu)板8を有する。
半導体チップ1は例えば、Si基板内に上下電極構造を有するMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が形成されている。まず、図1Aに示すように半導体チップ1の一方の電極が設けられている面上には、中央部に開口部51を有するポリイミド5が設けられる。ポリイミド5は半導体チップ1の外周形状に沿って設けられており、開口部51からは半導体チップ1の一方の電極が露出している。なお、本実施形態に係る半導体チップ1はMOSFET構造として説明しているが、それに限定されず、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor;IGBT)構造、及びダイオード構造等であっても実施は可能である。
開口部51の内部であり、半導体チップ1の一方の電極上にAl層2がスパッタ等により形成され、Al層2上には無電解ニッケル−リンめっき(Ni−Pめっき)によるNi層3が形成される。そして、開口部51の内部であり、Ni層3上にはNi層3表面の酸化防止を目的として、無電解めっきによるAu層4が形成され、図1Bに示す構造となる。
次に、半導体装置20を250℃以上で熱処理し、Ni層3に含まれる脱ガス及び脱水を行う。ここで、熱処理によりNi層3に含まれる脱ガス及び脱水を行う理由について説明する。Au層4上には、後述するように半田7が250℃以上で熱処理をしながら接合されるが、100℃以下のめっき処理により形成されたNi層3にはガスや水分が含まれていることが多い。Ni層3内にガスや水分が残ったまま、250℃以上に熱処理しながらAu層4上に半田7を接続しようとすると、Ni層3内のガスや水分が半田7内に入ることにより、半田7内部にボイドが形成される。ボイドが形成されると密着性が悪化し、半田7から破断し、半導体装置20の不良が発生する可能性がある。このため、半田7接合前にNi層3からの脱ガス・脱水を行うことを目的とし、半導体装置20を一般的な半田7の接合温度(250℃以上)に近い温度で熱処理を行う。
半導体装置20の熱処理後、常温(35℃)以上を維持しながらAu層4上に半田7が設けられる。なお、Au層4は半田7内に溶融拡散するため、半田7と直接接合されるのはNi層3となる。そして、半田7上にはCu板8が接続される。Cu板8は図示しない外部電極に接続されるため、半導体チップ1の一方の電極と外部電極とを電気的に接続する役割を有する。なお、本実施形態に係る半導体装置20ではCu板8を用いたが、Cu以外の金属材料を主成分とする金属または合金でも実施は可能である。
そして、半導体チップ1の他方の電極には半田7を介して、表面に金属パターン等を有する実装基板6が接続される。半導体チップ1がMOSFETの場合、外部電極に接続されるCu板8はソース電位であり、実装基板6表面の金属パターンはドレイン電位となる。
なお、Ni層3の上にAu層4を形成した理由は、Ni層3の表面が酸化するのを防ぐためである。Au層4を形成せずに、表面が酸化したNi層3上に半田7を形成しようとすると、半田7の濡れ性が悪いため半田7が広がらなくなってしまう。そのため、半田7が広がるようにNi層3上にAu層4が設けられている。
次に、本実施形態に係る半導体装置20の製造方法の効果について説明する。本実施形態に係る製造方法の効果を説明するために、比較例を用いて説明する。図2は、本実施形態と比較例における熱処理温度に対する熱処理時間のグラフを示している。
比較例に係る製造方法が本実施形態に係る製造方法と異なる点は、Ni層3を形成後、半導体装置20を常温まで降温させてから半田7を形成している点である。
無電解Ni−Pめっきで形成されたNi層3は、めっき直後はアモルファス状態であるが、前述の通り脱ガス・脱水を目的とした250℃以上の熱処理を行うと、Ni層3は結晶化する。このNi層3の結晶化によりNi層3の物性が変化するため、内部応力が上昇し引っ張り応力が発生する。ここで、Ni層3及びAu層4形成時において、Ni層3表面のリン偏析等により、その後の無電解Auめっき時に局所的なNi腐食が発生するため、Ni層3表面にはマイクロクラックが発生する。図2に示すように半導体装置20を常温まで降温させた際、このマイクロクラックを起点として、Ni層3内部に発生した引っ張り応力によりNi層3内にクラックが生じる可能性がある。Ni層3内にクラックが生じると、半田7接合時に半田7がクラックを介して拡散し、Ni層3下のAl層2に到達し半導体装置20の特性不良が生じる可能性がある。
また、半導体装置20の降温の影響で、Al層2表面の微細な凹凸や結晶粒界に起因するクラックがNi層3内に形成する可能性もある。
本実施形態に係る半導体装置の製造方法の場合、脱ガス・脱水を目的とした250℃以上の熱処理を行った後、図2に示すように常温まで降温させず、半田7をAu層4上に形成している。そのため、Ni層3内部へのクラックの発生を抑制することが可能となり、半導体装置20の特性不良を抑制することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…半導体チップ、2…Al層、3…Ni層、4…Au層、5…ポリイミド、6…実装基板、7…半田、8…Cu板、20…半導体装置、51…開口部
Claims (2)
- 半導体チップ上にNi層を形成する工程と、
前記Ni層を250℃以上で熱処理する工程と、
前記熱処理後、35℃以上を保持しながら、前記Ni層上に半田を形成する工程と、
を有する半導体装置の製造方法。 - 前記半導体チップと前記Ni層との間にAl層を形成する工程を更に有する請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014074499A JP2015198134A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014074499A JP2015198134A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015198134A true JP2015198134A (ja) | 2015-11-09 |
Family
ID=54547669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014074499A Pending JP2015198134A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015198134A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11195803B2 (en) | 2018-03-08 | 2021-12-07 | Mitsubishi Electric Corporation | Semiconductor element, semiconductor device, power conversion device, and method of manufacturing semiconductor element |
-
2014
- 2014-03-31 JP JP2014074499A patent/JP2015198134A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11195803B2 (en) | 2018-03-08 | 2021-12-07 | Mitsubishi Electric Corporation | Semiconductor element, semiconductor device, power conversion device, and method of manufacturing semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6239214B1 (ja) | 電力用半導体装置およびその製造方法 | |
TW201830618A (zh) | 半導體裝置 | |
US9520369B2 (en) | Power module and method of packaging the same | |
JP6264230B2 (ja) | 半導体装置 | |
JP6156381B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP2010171386A (ja) | 半導体装置及びその製造方法 | |
JP6102598B2 (ja) | パワーモジュール | |
JP2012523695A (ja) | 電気的に絶縁された裏面を有するバンプ付き自己分離型GaNトランジスタチップ | |
US9224698B1 (en) | Semiconductor device | |
WO2017150080A1 (ja) | 半導体デバイスおよびその製造方法 | |
JP2007005368A (ja) | 半導体装置の製造方法 | |
US9484294B2 (en) | Semiconductor device and method of manufacturing the same | |
US10141199B2 (en) | Selecting a substrate to be soldered to a carrier | |
JP3767585B2 (ja) | 半導体装置 | |
US20160190085A1 (en) | Manufacturing method of semiconductor module | |
JP6139329B2 (ja) | セラミック回路基板及び電子デバイス | |
US8432024B2 (en) | Integrated circuit including bond wire directly bonded to pad | |
US8815730B1 (en) | Method for forming bond pad stack for transistors | |
JP2015198134A (ja) | 半導体装置の製造方法 | |
JP2013098481A (ja) | 半導体装置 | |
JP2015144199A (ja) | 半導体装置 | |
JP6708087B2 (ja) | 半導体装置の製造方法 | |
US20150076516A1 (en) | Semiconductor device and semiconductor module | |
JP2017157582A (ja) | 半導体装置 |