KR950014110B1 - 반도체 조립장치 - Google Patents

반도체 조립장치 Download PDF

Info

Publication number
KR950014110B1
KR950014110B1 KR1019920019066A KR920019066A KR950014110B1 KR 950014110 B1 KR950014110 B1 KR 950014110B1 KR 1019920019066 A KR1019920019066 A KR 1019920019066A KR 920019066 A KR920019066 A KR 920019066A KR 950014110 B1 KR950014110 B1 KR 950014110B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
noise
semiconductor
inductor
capacitor
Prior art date
Application number
KR1019920019066A
Other languages
English (en)
Other versions
KR940010279A (ko
Inventor
김진성
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019920019066A priority Critical patent/KR950014110B1/ko
Publication of KR940010279A publication Critical patent/KR940010279A/ko
Application granted granted Critical
Publication of KR950014110B1 publication Critical patent/KR950014110B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

반도체 조립장치
제1도 및 제2도는 종래 일반적으로 알려지고 있는 반도체 조립 장치의 구조를 보인 도면으로서,
제1도는 종단면도.
제2도는 통상의 내부 투시 평면도.
제3도는 종래 반도체 조립장치가 실장된 시스템의 평면도로서 노이즈 필터링 구조를 보인 도면.
제4도 내지 제7도는 본 반명에 의한 노이즈 필터링 수단이 구비된 반도체 조립장치를 설명하기 위한 도면으로서,
제4도는 본 발명 반도체 조립장치의 전체구조를 보인 종단면도.
제5도는 동상의 내부 투시 평면도.
제6도의 (a)(b)는 본 발명의 요부구성인 노이즈 필터링 수단의 구조를 보인 평면도 및 단면도.
제7도는 본 발명 노이즈 필터링 수단의 회로도
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체칩 1a : 본드패드
1a',1a" : 전원패드 2 : 리드프레임
2a : 패들 2b,2c : 인, 아웃리드
2b' : 전원리드 3 : 금속와이어
4 : 올드수지 10 : 노이즈 필터링 수단
11: 폴리이미드 필름 12 : 커패시터
13 : 인덕터 14 : 전송선
15',15",15"' : 접속패드
본 발명은 반도체 조립장치, 예를들어 고집적, 고속 및 저전압 디바이스용 반도체 조립 장치에 관한 것으로, 특히 반도체 칩의 전원단자(Vcc pad, vss pad) 사이에 입력전원의 노이즈(noise) 성분을 제거하어 주파수를 안정화 시킴으로써 전원 임피던스(Impedance)의 영향을 감소시기기 위한 노이즈 필터링 수단을 설치하여 디바이스의 특성 안정화에 적합하도록 하고, 상기 노이즈 필터링 수단을 반도체 조립장치의 내부에 일체화 함으로써 보다 경박 단소한 시스템의 구성을 가능하게 한 반도체 조립장치에 관한 것이다.
종래 일반적으로 알려지고 있는 반도체 조립장치는 제1도 및 제2도에 도시한 바와같이 반도체칩(1)과, 상기 반도체 칩(1)이 탑재되는 폐들(2a) 및 다수개의 인/아웃리드(2b)(2c)를 가지는 리드프레임(2)과, 상기 반도체 칩(1)의 각 본드패드(la)와 리드프레임(2)의 인너리드(2b)를 전기적으로 접속연결하는 다수개의 급속와이어(3)와, 와이어 본딩된 반도체 칩(1)과 리드프레임(2)의 인너리드(2b)를 포함하는 일정 면적을 밀봉하여 패키지 몸체를 형성하는 몰드수지(4)로 구성되어 있다.
이와 구성된 반도체 조립장치는 반도체 칩(1)을 리드프레임(2)의 패들(2a) 위에 접착제(도시되지 않음)를 이용하여 부착고정하고, 상기 칩(1)의 본드패드(la)와 리드프래임(2)의 인너리드(2b)를 금속와이어(3)를 이용하여 전기적으로 접속연결하며, 이와같이된 반도체 칩(1)과 리드프레임(2)의 인너리드(2b)를 포함하는 일정면적을 에폭시 몰딩 컴파운드(EMC)등과 같은 몰드수지(4)를 이용하여 몰딩한 후, 패키지 몸체의 양외측으로 돌출된 다수의 아웃리드(2c)를 지지하고 있는 댐바(Dam bar 도시되지 않음) 및 타이바(Tiebar 5)를 절단하여 각각 독립된 패키지로 분리하고, 상기 아웃리드(2c)를 소정형대로 절곡형성하여 제1도와 같은 반도체 조립장치를 조립하게 된다.
여기서, 상기 반도체 칩(1)의 전원단자(la') 및 (1a'')는 와이어 본딩시 각각의 금속와이어(3)에 의해 리드프레임(2)의 전원리드(2b') 및 (2b")에 각각 연결되어 구동회로를 구성하게 되며, 상기와 같이 조립완료된 반도체 조립장치는 그의 양외측으로 돌출된 아웃리드(2c)들을 기판(도시되지 않음)의 도전패턴에 일치시켜 솔더링(soldermg)하는 것에 의하여 실장되어 소기의 동작을 하게 된다.
그러나, 상기한 바와같은 종래의 반도체 조립장치는 기판에 장착되어 소기의 동작을 함에 있어서, 입력전원의 노이즈에 의한 전원 임피던스의 영향으로 노이즈 마진(Noise Margin)이 적어져 노이즈에 의한 디바이스의 오동작이 야기되는 단점이 있었다 이는 입력전원의 불규칙한 주파수에 의해 야기되는 것으로, 이를 방지하기 위해 종래에는 시스템내에 별도의 전원 필터를 설치하여 전원회로로 부터의 노이즈가 디바이스로 전달되지 않도록 하고 있다.
즉, 종래에는 제3도에 도시한 바와같이, 전원선으로 부터의 노이즈를 억제하기 위해 반도체 디바이스(A)가 실장되는 기판(B)의 일측에 전원필터(C)를 설치하여 반도체 디바이스(A)로 공급되는 전원잠잡을 여과시켜 반도체 디바이스의 노이즈 특성을 개선하고 있으나, 이러한 종래의 노이즈 필터링 구조는 시스템구성시 기판(B)위에 별도의 전원필터(B)를 설치하게 되므로 경박단소한 시스템 구성이 불가능하게 되고, 각각의 반도체 디바이스에 대한 노이즈 대책이 어립게 되며, 또한 디바이스 특성상 Vcc 변동이 심한 경우는 적절한 노이즈 대책이 어렵다는 단점이 있었다.
이를 감안하여 창안한 본 발명의 목적은 반도체 조립장치의 내부에 입력 전원의 노이즈 억제를 위한 노이즈 필터링 수단을 내장하여 일제화 시킴으로써 보다 경박 단소한 시스템 구성을 가능하게 하고, 보다 효과적으로 노이즈에 대한 전원 임피던스의 영향을 감소시킴으로써 디바이스의 노이즈 문제를 해소함과 아울러 스피드 향상을 도모하는 등 디바이스의 특성안정화에 적합하도록 한 반도제 조립장치를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩과, 그 반도제칩이 탑재되는 패들 및 상기 칩에 와이어 본딩되는 다수개의 인, 아웃리드를 가지는 리드프레임과, 상기 반도체 칩의 본드패드와 리드프레임의 인너리드를 전기적으로 접속 연결시키는 다수개의 금속와이어와, 와이어 본딩된 반도체칩과 리드프래임의 인너리드를 포함하는 일정면적을 밀봉하여 패키지 몸체를 형성하는 몰드 수지를 구비한 반도체 조립장치를 구성함에 있어서, 상기 반도체 칩의 양전원패드(Vcc패드, Vss 패드) 사이에 인가되는 전원의 노이즈 성분을 제거하여 주파수를 안정화시키는 노이즈 필터링 수단을 설치하여 구성함을 특정으로 하는 반도체 조립장치가 제공된다.
상기, 노이즈 필터링 수단은 소정크기의 열경화성 폴리이미드 필름 내부에 적어도 하나이상의 커페시터와 인덕터가 직렬 또는 병렬로 배열되어 구비되고, 상기 커패시터와 인덕터는 전송선에 의해 연결되며, 상기전송선의 단부에는 칩의 전원패드 및 리드프레임의 전원리드와 전기적인 접속을 위한 접속패드가 형성되어 구성된다.
상기 노이즈 필터링 수단은 라미네이션에 의해 반도체 칩 위에 부착 고정되며, 폴리이미드 필름의 두께는 10μm∼300/'m, 인덕터 및 커패시터 구성용 전극의 두께는 1μm∼100μm, 전극의 강도는 1400kg/cm2이상, 전송선의 두께는 5μm이상으로 형성된다.
상기 인덕터는 0.01nH 이상, 커패시터는 0.01PF 이상의 용량을 갖는 것을 특징으로 하고 있다.
이와같이 된 본 발명에 의한 반도체 조립장치는 입력전원의 노이즈 제거를 위한 노이즈 필터링 수단을 내부에 내장하여 일체화 시킴으로써 종래 노이즈 억제를 위해 사용되었던 별도의 전원필터를 제거할 수 있는등 보다 경박단소한 시스템의 구성이 가능하게 되고, 디바이스 구동시 인덕터 및 커패시터에 의해 전원의 노이즈 성분이 보다 효과적으로 제거되어 노이즈에 의한 전원 임피던스의 영향이 감소되므로 디바이스의 특성이 보다 안정화 될 뿐만 아니라 동작 스피드가 향상되는 등의 효과가 있다.
이하, 상기한 바와같은 본 발명에 의한 반도체 조립장치를 첨부 도면에 의거하여 보다 상제히 설명한다. 제4도 및 제5도는 본 발명에 의한 반도체 조립장치의 전체구성을 보인 종단면도 및 제4도의 내부투시 평면도이고, 제6도의 (a)(b)는 본 발명 노이즈 필터링 수단의 구조를 보인 평면도 및 단면도이며, 제7도는 본 발명이 노이즈 필터링 수단의 회로도로서 이에 도시한 바와같이, 본 발명에 의한 반도체 조립장치의 기본구성, 즉 반도체 칩(1)과, 상기 칩(1)이 탑재되는 패들(2a) 및 상기 칩(1)에 와이어 본딩되는 다수개이 인, 아웃리드(2b)(2c)를 가지는 리드 프레임(2)과, 상기 칩(1)의 각 본드패드(1a)와 리드프레임(2)의 인너리드(2b)를 전기적으로 접속 연결시키는 다수개의 금속와이어(3)와, 와이어 본딩된 반도체 칩(1)과 리드프레임(2)의 인너리드(2b)를 포함하는 일정면적을 밀봉하여 패키지 몸체를 행성하는 몰드수지(4)의 기본구성은 종래와 같다.
본 고안은 상기 반도체 칩(1)의 양전원패드(Vcc 패드, Vs패드)(1a')(1a") 사이에 인가되는 전원중의 노이즈 성분을 제거하여 주파수를 안정화시 시키는 노이즈 필터링수단(10)을 설치하여 노이즈를 보다 효과적으로 필터링 함으로써 디바이스의 특성을 안정화 시키고, 상기 노이즈 필터링수단(10)을 반도제 칩(1)의 상면에 라미네이션(적층)방법으로 부착 고정하여 일체화시킴으로써 보다 경박단소한 시스템의 구성을 가능하도록 구성한 것을 특징으로 하고 있다.
상기 노이즈 필터링 수단(10)은 소정크기의 열경화성 폴리이미드 필름(11) 내부에 노이즈 성분을 필터링하는 커패시터(12)와 인덕터(13)가 내장되고, 상기 커패시터(12)와 인덕터(13)는 전송선(14)에 의해 연결되며, 상기 전송선(14)의 단부에는 칩(1)의 전원패드(1a)(1a') 및 리드프레임(2)의 전원리드(2b')(2b'')와 전기적인 접속을 위한 접속패드(15')(15")(15"')가 구비된 구성으로 되어 있다.
또한, 상기 노이즈 필터링 수단(10)을 구성함에 있어서는 도면에 도시한 것에 한정하지 않고, 적어도 하나 이상의 커패시터(12)와 인덕터(13)를 직렬 또는 병렬로 배열하여 용량을 조절할 수 있도록 구성 할 수도 있다.
그리고, 상기한 커패시터(12) 및 인덕터(13)는 폴리이미드 필름(11)의 내부에 단층 또는 다층구조의 전극을 형성하여 구성하게 되는데, 이때 커패시터(12)는 0.01PF 이상, 인덕터(13)는 0.01nH 이상의 용량을 가지도록 형성함이 바람직하다.
또한, 상기한 노이즈 필터링 수단(10)은 폴리이미드 필름(11)의 두께를 10μm∼300μm로, 커패시터(12)및 인덕터(13) 구성용 전극의 두께를 1μm∼100μm로, 전극의 강도를 1400kg/cm2이상으로, 전송선(14)의 두께를 5μm이상으로 형성함이 바람직하며 반도체 칩(1)이 상면에 라미네이션 방법으로 부착 고정되어 그의 접속패드(15')(15")(15"')가 금속와이어(3)에 의해 반도체 칩(1)의 전원패드(1a')(1a'') 및 리드프레임(2)의 전원리드(2b')에 각각 연결되는 것에 의하여 전기적으로 접속 연결된다.
이와같이 구성되는 본 발명에 의한 반도체 조립장치를 조립함에 있어서는 상술한 일반적인 반도체 조립장치의 조립공정과 유사하나, 다만 다이 어래치 공정 후 반도체 칩(1)위에 노이즈 필터링 수단(10)을 부착하는 노이즈 필터링 수단 마운팅 공정이 추가 된다는 것이 상이한바, 이를 간단히 살펴보면, 다이 소잉공정,다이 어래치공정, 노이즈 필터링 수단 마운팅공정, 와이어 본딩공정, 몰딩공정 및 트림/포밍공정의 순서로 제4도와 같은 반도체 조립장치를 조립하게 되는 것이다.
이와같이 조립된 반도체 조립장치는 시스템의 회로기판에 실장되어 소기의 동작을 하게되는데 이때 반도체 칩(1)의 전원패드(1a')(1a'')와 노이즈 필터링 수단(10)의 커패시터(12) 및 인덕터(13)가 연결되어 회로를 구성하게 되므로 전원선으로 부터 인가되는 전원중 노이즈 성분인 일정주파수 이하는 커패시터(12)에 의해 필터링 되고, 노이즈중 AC성분 및 Vcc변동이 큰 반도체 디바이스에서는 인덕터(13)에 의해 필터링되어디바이스의 특성이 안정화 되는 것이다.
이상에서 상제히 설명한 바와같이, 본 발명에 의한 반도체 조립장치는 입력전원의 노이즈 제거를 위한 노이즈 필터링 수단을 구비함으로써 일정주파수 이하의 노이즈 성분은 커폐시터에 의해 필터링되고, AC성분의 노이즈는 인덕터에 의해 필터링되어 전원의 주파수가 보다 안정하게 되므로 디바이스의 노이즈 문제를 해소함과 아울러 동작 스피드를 향상 시킬수 있는등 디바이스의 특성이 보다 안정화되고, 노이즈 필터링 수단을 반도체 칩의 상면에 부착고정하여 일체화 시킴으로써 종래 노이즈 억제를 위하여 사용되었던 별도의 전원필터가 제거되는등 보다 경박단소한 시스템의 구성이 가능하게 된다는 효과가 있다.

Claims (5)

  1. 반도체 칩(1)과 상기 칩(1)이 탑재되는 패들(2a) 및 다수계의 인, 아웃리드(2b)(2c)를 가지는 리드프레임(2)과, 상기 반도제 칩(1)의 본드패드(la)와 리드프레임(2)의 인너리드(2b)를 전기적으로 접속 연결시키는 다수개의 금속와이어(3)와 와이어 본딩된 반도체 칩(1)과 리드프레임(2)의 인너리드(2b)를 포함하는 일정 면적을 밀봉하여 패키지 몸체를 형성하는 올드수지(4)를 구비한 반도체 조립장치를 구성함에 있어서,상기 반도제 칩(1)의 전원패드(la')(1a") 사이에 입력전원의 노이즈를 제거하여 주파수를 안정화 시키는 노이즈 필터링 수단(10)을 설치하여 구성함을 특징으로 하는 반도체 조립장치.
  2. 제1항에 있어서, 상기 노이즈 필터링 수단(10)은 반도체 칩(1)의 상면에 부각 고정됨을 특징으로 하는 반도체 조립장치.
  3. 제2항에 있어서, 상기 노이즈 필터링수단(10)은 소정크기의 열경화성 폴리이미드 필름(11) 내부에 노이즈 여과를 위한 적어도 하나 이상의 커패시터(12)와 인덕터(13)가 직렬, 또는 병렬로 배열되어 내장되고, 상기 커패시터(12)와 인덕터(13)는 전송선(14)에 의해 연결되며, 상기 전송선(14)의 단부에는 반도제칩(1)의 전원패드(la')(1a") 및 리드프레임(2)의 전원리드(2b')와 전기적인 접속을 위한 접속패드(15')(15'')15"')가 형성되어 구성됨을 특징으로 하는 반도체 조립장치.
  4. 제3항에 있어서, 상기 커패시터(12)는 0.01PF 이상, 인덕터(13)는 0.0lnH 이상의 용량을 가지는 것을 특징으로 하는 반도체 조립장치.
  5. 제3항에 있어서, 상기 폴리이미드 필름(11)의 두께는 10/μm∼300μm, 커패시터(12) 및 인덕터(13)를 구성하는 전극의 두께는 1μm∼l00μm, 전극의 강도는 1400kg/cm2이상, 전송선(14)의 두께는 5μm이상으로 형성됨을 특징으로 하는 반도체 조립장치.
KR1019920019066A 1992-10-16 1992-10-16 반도체 조립장치 KR950014110B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920019066A KR950014110B1 (ko) 1992-10-16 1992-10-16 반도체 조립장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019066A KR950014110B1 (ko) 1992-10-16 1992-10-16 반도체 조립장치

Publications (2)

Publication Number Publication Date
KR940010279A KR940010279A (ko) 1994-05-24
KR950014110B1 true KR950014110B1 (ko) 1995-11-21

Family

ID=19341282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019066A KR950014110B1 (ko) 1992-10-16 1992-10-16 반도체 조립장치

Country Status (1)

Country Link
KR (1) KR950014110B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476486B1 (en) * 1997-10-30 2002-11-05 Agilent Technologies, Inc. Ball grid array package with supplemental electronic component
KR100410471B1 (ko) * 1998-11-27 2005-05-24 삼성전자주식회사 임피던스 조절기능을 갖는 반도체 장치_

Also Published As

Publication number Publication date
KR940010279A (ko) 1994-05-24

Similar Documents

Publication Publication Date Title
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
US6486535B2 (en) Electronic package with surface-mountable device built therein
US6339252B1 (en) Electronic device package and leadframe
EP1708346A2 (de) Aktive primärseitige Schaltungsanorndung für ein schaltnetzteil
KR950014110B1 (ko) 반도체 조립장치
JPS5972757A (ja) 半導体装置
JPS62124780A (ja) 光半導体モジユ−ル
JPH09306934A (ja) チップ型半導体装置の製造方法
JPH03187253A (ja) 半導体装置
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JP2737332B2 (ja) 集積回路装置
JPS6022348A (ja) 半導体装置
JPH11163250A (ja) 複合部品
JP2719459B2 (ja) 面実装用数字表示器およびその製造方法
KR0129198B1 (ko) 반도체 패키지
KR950005457B1 (ko) 플로트 커패시터를 갖는 반도체 장치
JP4194896B2 (ja) 高周波ｉｃパッケージを使用する高周波ユニット
JP3529323B2 (ja) 高周波ユニット及び高周波ユニットの製造方法
JPH06132472A (ja) Ｉｃパッケージ
JP2519771B2 (ja) 電気部品の封止構造
JPH09252076A (ja) Ｉｃ及びｉｃ用リードフレーム
WO1999034444A1 (fr) Dispositif a semiconducteur et son procede de fabrication
KR950008240B1 (ko) 반도체 패키지
JPS59143355A (ja) 半導体集積回路装置
JPH0864761A (ja) ハイブリッドｉｃおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051019

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee