JPH05275498A - テープキャリアとそれを用いた半導体装置の組立方法 - Google Patents
テープキャリアとそれを用いた半導体装置の組立方法Info
- Publication number
- JPH05275498A JPH05275498A JP5643591A JP5643591A JPH05275498A JP H05275498 A JPH05275498 A JP H05275498A JP 5643591 A JP5643591 A JP 5643591A JP 5643591 A JP5643591 A JP 5643591A JP H05275498 A JPH05275498 A JP H05275498A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- lead
- device hole
- leads
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップを実装するテープキャリアとそ
のテープキャリアを使用した半導体装置の組立方法に関
し、該実装に伴う不良率の低減を目的とする。 【構成】 インナーリード４-1が半導体チップ６に接合
する複数本のリード４の各アウターリード４-2にリード
４の一端５を連設する。一端５を貼着した絶縁フィルム
12には、リード４が露呈するデバイスホール３と、デバ
イスホール３の各コーナ部からデバイスホール３の外方
に延在する切欠部13または、デバイスホール３より延在
し貼着部５の貼着間を切り離す複数の切欠部17とを、少
なくとも設けたテープキャリア11,15 であり、さらに、
それらのテープキャリア11,15 に半導体チップ６を実装
し半導体装置を構成する。
のテープキャリアを使用した半導体装置の組立方法に関
し、該実装に伴う不良率の低減を目的とする。 【構成】 インナーリード４-1が半導体チップ６に接合
する複数本のリード４の各アウターリード４-2にリード
４の一端５を連設する。一端５を貼着した絶縁フィルム
12には、リード４が露呈するデバイスホール３と、デバ
イスホール３の各コーナ部からデバイスホール３の外方
に延在する切欠部13または、デバイスホール３より延在
し貼着部５の貼着間を切り離す複数の切欠部17とを、少
なくとも設けたテープキャリア11,15 であり、さらに、
それらのテープキャリア11,15 に半導体チップ６を実装
し半導体装置を構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体チップを実装する
テープキャリアと、そのテープキャリアを使用し製造し
た半導体装置の組立方法に関する。
テープキャリアと、そのテープキャリアを使用し製造し
た半導体装置の組立方法に関する。
【０００２】
【従来の技術】ＴＡＢ(Tape Automated Bonding)実装に
おけるインナーリードボンディングでは、一般にボンデ
ィングツールを用いた熱圧着による一括接合（ギャング
ボンディング方式）が採用されている。
おけるインナーリードボンディングでは、一般にボンデ
ィングツールを用いた熱圧着による一括接合（ギャング
ボンディング方式）が採用されている。
【０００３】図６は従来のテープキャリアの概略構成を
示す平面図(イ) と、そのリードの拡大平面図(ロ) と、そ
のテープキャリアに半導体チップを実装した平面図(ハ)
と、リードと半導体チップとの接合を示す拡大側面図
(ニ) と、アウターリードをテープキャリアから切離した
平面図(ホ) である。
示す平面図(イ) と、そのリードの拡大平面図(ロ) と、そ
のテープキャリアに半導体チップを実装した平面図(ハ)
と、リードと半導体チップとの接合を示す拡大側面図
(ニ) と、アウターリードをテープキャリアから切離した
平面図(ホ) である。
【０００４】図６(イ) および図６(ロ) において、テープ
キャリア１は絶縁フィルム（一般にポリイミドフィル
ム）２に少なくともデバイスホール３を設け、インナー
リード４-1とアウターリード４-2からなるリード４はデ
バイスホール３に露呈し、アウターリード４-2に連設し
た貼着部 (リード４の一端) ５が絶縁フィルム２に貼着
する。
キャリア１は絶縁フィルム（一般にポリイミドフィル
ム）２に少なくともデバイスホール３を設け、インナー
リード４-1とアウターリード４-2からなるリード４はデ
バイスホール３に露呈し、アウターリード４-2に連設し
た貼着部 (リード４の一端) ５が絶縁フィルム２に貼着
する。
【０００５】図６(ハ) および図６(ニ) において、半導体
チップ６は、バンプ７を使用するギャングボンディング
方式にて各リード４のインナーリード４-1に接合し、次
いで図６(ホ) に示す如く、アウターリード４-2を貼着部
５から切り離す。
チップ６は、バンプ７を使用するギャングボンディング
方式にて各リード４のインナーリード４-1に接合し、次
いで図６(ホ) に示す如く、アウターリード４-2を貼着部
５から切り離す。
【０００６】四方にそれぞれ複数本ずつのリード４が突
出する半導体チップ６は、例えばセラミックパッケージ
に収納し、半導体装置が完成する。
出する半導体チップ６は、例えばセラミックパッケージ
に収納し、半導体装置が完成する。
【０００７】
【発明が解決しようとする課題】ギャングボンディング
方式でインナーリード４-1と半導体チップ６とを接合す
る従来技術において、加熱したボンディングツールの輻
射熱および加熱されたリード４を伝播する伝導熱により
絶縁フィルム２は、デバイスホール３の周囲が膨張し、
半導体チップ６の実装が完了しボンディングツールを離
すと、室温に冷却されることになる。
方式でインナーリード４-1と半導体チップ６とを接合す
る従来技術において、加熱したボンディングツールの輻
射熱および加熱されたリード４を伝播する伝導熱により
絶縁フィルム２は、デバイスホール３の周囲が膨張し、
半導体チップ６の実装が完了しボンディングツールを離
すと、室温に冷却されることになる。
【０００８】図７はボンディングツールによる従来技術
の課題を説明するための模式図である。図７(イ) におい
て、リード４と半導体チップ６とを接合させたとき絶縁
フィルム２に形成したデバイスホール３の周囲は、矢印
Ａ方向に膨張したのち、冷却され矢印Ｂ方向に収縮す
る。その際、デバイスホール３のコーナでは加熱膨張に
伴う２方向からの応力が衝突かつ集中し、冷却後もデバ
イスホール３の周囲に変形が残るようになる。
の課題を説明するための模式図である。図７(イ) におい
て、リード４と半導体チップ６とを接合させたとき絶縁
フィルム２に形成したデバイスホール３の周囲は、矢印
Ａ方向に膨張したのち、冷却され矢印Ｂ方向に収縮す
る。その際、デバイスホール３のコーナでは加熱膨張に
伴う２方向からの応力が衝突かつ集中し、冷却後もデバ
イスホール３の周囲に変形が残るようになる。
【０００９】その結果、複数本の各リード４は図６(ロ)
および(ハ) に示す如く、幅方向の外側に湾曲すると共
に、厚さ方向へ山形または谷形に変形する。かかる変形
に伴って、貼着部５を切離した後のアウターリード４-2
はピッチが不揃いとなり、パッケージの基板に搭載した
とき、該基板に形成したボンディングパターンから外れ
ることがあった。
および(ハ) に示す如く、幅方向の外側に湾曲すると共
に、厚さ方向へ山形または谷形に変形する。かかる変形
に伴って、貼着部５を切離した後のアウターリード４-2
はピッチが不揃いとなり、パッケージの基板に搭載した
とき、該基板に形成したボンディングパターンから外れ
ることがあった。
【００１０】
【課題を解決するための手段】図１は本発明の概略を説
明するための図である。図１(イ) において、テープキャ
リア11の絶縁フィルム12には、４ヶ所のコーナからスリ
ット状に突出する切欠部13を有するデバイスホール３を
少なくとも設け、絶縁フィルム12に貼着する貼着部５に
連設したリード４は、デバイスホール３内に露呈する。
かかるテープキャリア11には、従来のテープキャリア１
と同じ方法で半導体チップを実装することになる。
明するための図である。図１(イ) において、テープキャ
リア11の絶縁フィルム12には、４ヶ所のコーナからスリ
ット状に突出する切欠部13を有するデバイスホール３を
少なくとも設け、絶縁フィルム12に貼着する貼着部５に
連設したリード４は、デバイスホール３内に露呈する。
かかるテープキャリア11には、従来のテープキャリア１
と同じ方法で半導体チップを実装することになる。
【００１１】図１(ロ) において、テープキャリア15の絶
縁フィルム16には、少なくともデバイスホール３を設
け、絶縁フィルム16に貼着した貼着部５に連設するリー
ド４は、デバイスホール３内に表呈する。絶縁フィルム
16にはデバイスホール３に連通する複数の切欠部17を設
ける。切欠部17は、絶縁フィルム16に貼着した貼着部５
の間を切り離すようにする。かかるテープキャリア15に
は、従来のテープキャリア１と同じ方法で半導体チップ
を実装することになる。
縁フィルム16には、少なくともデバイスホール３を設
け、絶縁フィルム16に貼着した貼着部５に連設するリー
ド４は、デバイスホール３内に表呈する。絶縁フィルム
16にはデバイスホール３に連通する複数の切欠部17を設
ける。切欠部17は、絶縁フィルム16に貼着した貼着部５
の間を切り離すようにする。かかるテープキャリア15に
は、従来のテープキャリア１と同じ方法で半導体チップ
を実装することになる。
【００１２】図１(ハ) は、図１(イ),(ロ) に示すテープキ
ャリア11または15に半導体チップ６を実装し製造した半
導体装置21の模式断面図であり、ギャングボンディング
方式によって複数本のリード４に半導体チップ６を接合
し、そのリード４を貼着部５から切り離したのち、リー
ド４付き半導体チップ６を、外部接続ピン22が導出する
セラミックパッケージ23に収容する。リード４はパッケ
ージ23内において外部接続ピン22と接続する。
ャリア11または15に半導体チップ６を実装し製造した半
導体装置21の模式断面図であり、ギャングボンディング
方式によって複数本のリード４に半導体チップ６を接合
し、そのリード４を貼着部５から切り離したのち、リー
ド４付き半導体チップ６を、外部接続ピン22が導出する
セラミックパッケージ23に収容する。リード４はパッケ
ージ23内において外部接続ピン22と接続する。
【００１３】
【作用】上記手段によれば、テープキャリアに半導体チ
ップをギャングボンディング方式で実装したとき、該実
装に伴う絶縁フィルムの膨張・収縮応力は、デバイスホ
ールのコーナに集中しないまたは適当に分散するように
なる。従って、リードを貼着部から切り離したときアウ
ターリードの変形は、従来のテープキャリアより少なく
なり、本発明のテープキャリアを使用した半導体装置
は、アウターリードとその接続相手との接合不良が低減
する。
ップをギャングボンディング方式で実装したとき、該実
装に伴う絶縁フィルムの膨張・収縮応力は、デバイスホ
ールのコーナに集中しないまたは適当に分散するように
なる。従って、リードを貼着部から切り離したときアウ
ターリードの変形は、従来のテープキャリアより少なく
なり、本発明のテープキャリアを使用した半導体装置
は、アウターリードとその接続相手との接合不良が低減
する。
【００１４】
【実施例】図２は本発明の実施例によるテープキャリア
の説明図、図３は本発明の他の実施例によるテープキャ
リアの説明図、図４は図３のテープキャリアに半導体チ
ップを搭載した平面図、図５は本発明の実施例による半
導体装置の断面図である。なお、各図において前出図と
共通部分には同一符号を使用する。
の説明図、図３は本発明の他の実施例によるテープキャ
リアの説明図、図４は図３のテープキャリアに半導体チ
ップを搭載した平面図、図５は本発明の実施例による半
導体装置の断面図である。なお、各図において前出図と
共通部分には同一符号を使用する。
【００１５】図２(イ) において、テープキャリア11の絶
縁フィルム (一般にポリイミドフィルム) 12には、４ヶ
所のコーナからスリット状に突出する切欠部13を有する
デバイスホール３を少なくとも設け、絶縁フィルム12に
貼着した貼着部５が連設するリード４は、デバイスホー
ル３内に露呈する。かかるテープキャリア11には、従来
のテープキャリア１と同じギャングボンディング方式
で、半導体チップを実装する。
縁フィルム (一般にポリイミドフィルム) 12には、４ヶ
所のコーナからスリット状に突出する切欠部13を有する
デバイスホール３を少なくとも設け、絶縁フィルム12に
貼着した貼着部５が連設するリード４は、デバイスホー
ル３内に露呈する。かかるテープキャリア11には、従来
のテープキャリア１と同じギャングボンディング方式
で、半導体チップを実装する。
【００１６】図２(ロ) において、テープキャリア25の絶
縁フィルム (一般にポリイミドフィルム) 26には、４ヶ
所のコーナに角形の切欠部27を有するデバイスホール３
を少なくとも設け、絶縁フィルム26に貼着した貼着部５
が連設するリード４は、デバイスホール３内に露呈す
る。かかるテープキャリア25には、従来のテープキャリ
ア１と同じギャングボンディング方式で、半導体チップ
を実装する。
縁フィルム (一般にポリイミドフィルム) 26には、４ヶ
所のコーナに角形の切欠部27を有するデバイスホール３
を少なくとも設け、絶縁フィルム26に貼着した貼着部５
が連設するリード４は、デバイスホール３内に露呈す
る。かかるテープキャリア25には、従来のテープキャリ
ア１と同じギャングボンディング方式で、半導体チップ
を実装する。
【００１７】図２(ハ) において、テープキャリア30の絶
縁フィルム (一般にポリイミドフィルム) 31には、４ヶ
所のコーナに丸形の切欠部32を有するデバイスホール３
を少なくとも設け、絶縁フィルム31に貼着した貼着部５
が連設するリード４は、デバイスホール３内に露呈す
る。かかるテープキャリア30には、従来のテープキャリ
ア１と同じギャングボンディング方式で、半導体チップ
を実装する。
縁フィルム (一般にポリイミドフィルム) 31には、４ヶ
所のコーナに丸形の切欠部32を有するデバイスホール３
を少なくとも設け、絶縁フィルム31に貼着した貼着部５
が連設するリード４は、デバイスホール３内に露呈す
る。かかるテープキャリア30には、従来のテープキャリ
ア１と同じギャングボンディング方式で、半導体チップ
を実装する。
【００１８】図２(ニ) は、テープキャリア11に半導体チ
ップ６を実装した平面図であり、複数本の各リード４の
インナーリードは、ギャングボンディング方式により一
括して、図示した半導体チップ６の裏面に接合する。テ
ープキャリア25,30 にも、テープキャリア11と同様に、
半導体チップ６が実装されることになる。
ップ６を実装した平面図であり、複数本の各リード４の
インナーリードは、ギャングボンディング方式により一
括して、図示した半導体チップ６の裏面に接合する。テ
ープキャリア25,30 にも、テープキャリア11と同様に、
半導体チップ６が実装されることになる。
【００１９】図３は貼着部の貼着間に切欠部を設けたテ
ープキャリアの平面図(イ) とその裏面図(ロ) であり、テ
ープキャリア15は、絶縁フィルム (一般にポリイミドフ
ィルム) 16に金属箔 (一般に銅箔) 35を貼着してなる。
金属箔35には、デバイスホール３に露呈する複数本のリ
ード４, 各リード４に一端が連設する貼着部５をエッチ
ングにより形成し、貼着部５の他端は非エッチング部36
に連設する。絶縁フィルム16には、デバイスホール３，
デバイスホール３に連通し各貼着部５の貼着間を切り離
す切欠部17を形成する。従って、テープキャリア15を裏
面から見た図３(ロ) では、金属箔35は貼着部５を介して
連設したリード４だけが見える。
ープキャリアの平面図(イ) とその裏面図(ロ) であり、テ
ープキャリア15は、絶縁フィルム (一般にポリイミドフ
ィルム) 16に金属箔 (一般に銅箔) 35を貼着してなる。
金属箔35には、デバイスホール３に露呈する複数本のリ
ード４, 各リード４に一端が連設する貼着部５をエッチ
ングにより形成し、貼着部５の他端は非エッチング部36
に連設する。絶縁フィルム16には、デバイスホール３，
デバイスホール３に連通し各貼着部５の貼着間を切り離
す切欠部17を形成する。従って、テープキャリア15を裏
面から見た図３(ロ) では、金属箔35は貼着部５を介して
連設したリード４だけが見える。
【００２０】図４において、テープキャリア15に設けた
複数本の各リード４のインナーリードは、ギャングボン
ディング方式により一括して、図示した半導体チップ６
の裏面に接合し、半導体チップ６を実装することにな
る。
複数本の各リード４のインナーリードは、ギャングボン
ディング方式により一括して、図示した半導体チップ６
の裏面に接合し、半導体チップ６を実装することにな
る。
【００２１】図５において、フェイスダウン型の半導体
装置21は、半導体チップ６, バンプ７を介して半導体チ
ップ６に接合するリード４を、セラミックパッケージ23
に収容する。半導体チップ６に接合するリード４は、本
発明のテープキャリアに形成したものを使用する。パッ
ケージ23の基板41は、上面にボンディングパターン42と
シールパターン43を形成する。リード４のアウターリー
ド４-2を接合するボンディングパターン42に接続し、基
板41を貫通し導体が充填されたスルーホール44, 基板41
の下面に形成しスルーホール44に接続する導体層47, ろ
ー材48によって導体層47に接続する外部接続ピン22は、
基板41の下面に突出する。基板41の上面周辺に形成した
シールパターン43には、ろう材45を使用しキャップ46を
気密接合する。
装置21は、半導体チップ６, バンプ７を介して半導体チ
ップ６に接合するリード４を、セラミックパッケージ23
に収容する。半導体チップ６に接合するリード４は、本
発明のテープキャリアに形成したものを使用する。パッ
ケージ23の基板41は、上面にボンディングパターン42と
シールパターン43を形成する。リード４のアウターリー
ド４-2を接合するボンディングパターン42に接続し、基
板41を貫通し導体が充填されたスルーホール44, 基板41
の下面に形成しスルーホール44に接続する導体層47, ろ
ー材48によって導体層47に接続する外部接続ピン22は、
基板41の下面に突出する。基板41の上面周辺に形成した
シールパターン43には、ろう材45を使用しキャップ46を
気密接合する。
【００２２】絶縁フィルムに切欠部を設けた本発明のテ
ープキャリアは、デバイスホールの周辺部に発生する従
来の変形を軽減または殆どなくすことが可能になる。そ
のことを実験で確認するため、測定資料のデバイスホー
ルおよびリードの寸法を下記の如く、 絶縁フィルム (ポリイミドフィルム) の厚さ・・・・・
・ 125μm デバイスホールの寸法・・・・・・・・・・・・・・・
15mm×15mm デバイスホールの一辺に整列するリードのピッチ・・・
・ 100μm デバイスホールの一辺に整列するリードの幅・・・・・
・・40μm デバイスホールの一辺に整列するリードの厚さ・・・・
・・35μm デバイスホールの一辺に整列するリードの本数・・・・
・ 100本 リードの長さ・・・・・・・・・・・・・・・・・・・
・1000μm に設定し、リードのピッチ誤差とリードの高さ方向の変
形を、インナーリードの先端より 600μm の位置で測定
すると、リードの最大累積ピッチ誤差, リードの高さ方
向の変形は下記のとおりになった。
ープキャリアは、デバイスホールの周辺部に発生する従
来の変形を軽減または殆どなくすことが可能になる。そ
のことを実験で確認するため、測定資料のデバイスホー
ルおよびリードの寸法を下記の如く、 絶縁フィルム (ポリイミドフィルム) の厚さ・・・・・
・ 125μm デバイスホールの寸法・・・・・・・・・・・・・・・
15mm×15mm デバイスホールの一辺に整列するリードのピッチ・・・
・ 100μm デバイスホールの一辺に整列するリードの幅・・・・・
・・40μm デバイスホールの一辺に整列するリードの厚さ・・・・
・・35μm デバイスホールの一辺に整列するリードの本数・・・・
・ 100本 リードの長さ・・・・・・・・・・・・・・・・・・・
・1000μm に設定し、リードのピッチ誤差とリードの高さ方向の変
形を、インナーリードの先端より 600μm の位置で測定
すると、リードの最大累積ピッチ誤差, リードの高さ方
向の変形は下記のとおりになった。
【００２３】図６に示す従来のテープキャリアを使用し
たとき リードの最大累積ピッチ誤差（平均値）・48μm リードの高さ方向の変形（平均値）・・・71μm 図２(イ) に示すテープキャリア11を使用したとき リードの最大累積ピッチ誤差（平均値）・28μm リードの高さ方向の変形（平均値）・・・18μm 図２(ロ) に示すテープキャリア25を使用したとき リードの最大累積ピッチ誤差（平均値）・30μm リードの高さ方向の変形（平均値）・・・22μm 図２(ハ) に示すテープキャリア30を使用したとき リードの最大累積ピッチ誤差（平均値）・29μm リードの高さ方向の変形（平均値）・・・19μm 図３に示すテープキャリア15を使用したとき リードの最大累積ピッチ誤差（平均値）・22μm リードの高さ方向の変形（平均値）・・・８μm
たとき リードの最大累積ピッチ誤差（平均値）・48μm リードの高さ方向の変形（平均値）・・・71μm 図２(イ) に示すテープキャリア11を使用したとき リードの最大累積ピッチ誤差（平均値）・28μm リードの高さ方向の変形（平均値）・・・18μm 図２(ロ) に示すテープキャリア25を使用したとき リードの最大累積ピッチ誤差（平均値）・30μm リードの高さ方向の変形（平均値）・・・22μm 図２(ハ) に示すテープキャリア30を使用したとき リードの最大累積ピッチ誤差（平均値）・29μm リードの高さ方向の変形（平均値）・・・19μm 図３に示すテープキャリア15を使用したとき リードの最大累積ピッチ誤差（平均値）・22μm リードの高さ方向の変形（平均値）・・・８μm
【００２４】
【発明の効果】以上説明したように本発明によるテープ
キャリアは、半導体チップを搭載したときリードの変形
を抑制可能とし、そのようなテープキャリアを使用した
本発明の半導体装置は、アウターリードの接合不良を、
従来技術のものに比べて 1/3〜1/6 に低減した。
キャリアは、半導体チップを搭載したときリードの変形
を抑制可能とし、そのようなテープキャリアを使用した
本発明の半導体装置は、アウターリードの接合不良を、
従来技術のものに比べて 1/3〜1/6 に低減した。
【図１】 本発明の概略を説明するための図である。
【図２】 本発明の実施例によるテープキャリアの説明
図である。
図である。
【図３】 本発明の他の実施例によるテープキャリアの
説明図である。
説明図である。
【図４】 図３のテープキャリアに半導体チップを搭載
した平面図である。
した平面図である。
【図５】 本発明の実施例による半導体装置の断面図で
ある。
ある。
【図６】 従来のテープキャリアの概略構成の説明図で
ある。
ある。
【図７】 ボンディングツールによる従来技術の課題の
説明図である。
説明図である。
３はデバイスホール ４はリード ４-1はインナーリード ４-2はアウターリード ５は貼着部 (リードの一端) ６は半導体チップ 13,17,27,32 は切欠部 11,15,25,30 はテープキャリア 12,16,26,31 は絶縁フィルム 21は半導体装置 23はパッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉川 政廣 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (4)
- 【請求項１】 テープキャリアフィルム(12,16) と、該
フィルム(12,16) にあけられた矩形のデバイスホール
(3) と、一端(5) が該フィルム(12,16) に接着され他端
が該デバイスホール(3) の周縁部から該デバイスホール
(3) 内部へ向けて突出している複数本のリード(4) から
なり、該デバイスホール(3) の周縁部から外方へ向けて
該フィルム(12)に切欠部(13,17) を設けたことを特徴と
するテープキャリア。 - 【請求項２】 前記切欠部(13)は前記デバイスホール
(3) のコーナ部に設けたことを特徴とする前記請求項１
記載のテープキャリア。 - 【請求項３】 前記切欠部(17)は前記複数のリード(4)
に挟まれた領域の前記フィルム(12)に設けたことを特徴
とする前記請求項１記載のテープキャリア。 - 【請求項４】 前記リード(4) の突出部は内側のインナ
ーリード(4-1) と外側のアウターリード(4-2) からな
り、前記請求項１記載のテープキャリアの該インナーリ
ード(4-1) に半導体チップ(6) を熱圧着により接合し、
次いで該リード(4) の突出部を前記一端(5) から切離
し、少なくとも該半導体チップとリード(4) とをパッケ
ージ(23)に収納したことを特徴とする半導体装置の組立
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5643591A JPH05275498A (ja) | 1991-03-20 | 1991-03-20 | テープキャリアとそれを用いた半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5643591A JPH05275498A (ja) | 1991-03-20 | 1991-03-20 | テープキャリアとそれを用いた半導体装置の組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275498A true JPH05275498A (ja) | 1993-10-22 |
Family
ID=13027010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5643591A Withdrawn JPH05275498A (ja) | 1991-03-20 | 1991-03-20 | テープキャリアとそれを用いた半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275498A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897251A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | Ｔａｂテープ |
| JPH08102475A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | キャリアフィルム |
| US6407447B1 (en) | 1999-04-07 | 2002-06-18 | Nec Corporation | Tape carrier package |
| US7789488B2 (en) | 2004-10-06 | 2010-09-07 | Canon Kabushiki Kaisha | Flexible wiring board and liquid discharge head |
-
1991
- 1991-03-20 JP JP5643591A patent/JPH05275498A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897251A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | Ｔａｂテープ |
| JPH08102475A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | キャリアフィルム |
| US6407447B1 (en) | 1999-04-07 | 2002-06-18 | Nec Corporation | Tape carrier package |
| US7789488B2 (en) | 2004-10-06 | 2010-09-07 | Canon Kabushiki Kaisha | Flexible wiring board and liquid discharge head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063032B2 (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
| US4874721A (en) | Method of manufacturing a multichip package with increased adhesive strength | |
| US5350947A (en) | Film carrier semiconductor device | |
| JP3248149B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6936922B1 (en) | Semiconductor package structure reducing warpage and manufacturing method thereof | |
| JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
| JPH0794555A (ja) | 半導体パッケージ用フィルムキャリアテ−プ及びこれを用いた半導体装置 | |
| JP2871636B2 (ja) | Ｌｓｉモジュールとその製造方法 | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPH05275498A (ja) | テープキャリアとそれを用いた半導体装置の組立方法 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP3297262B2 (ja) | Ｔａｂテープ及び半導体装置 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3215244B2 (ja) | 素子パッケージおよびその製造方法 | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH0239448A (ja) | フィルムキャリアテープ | |
| JP2836208B2 (ja) | フィルムキャリアテープ | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP2624212B2 (ja) | Ｔａｂテープ | |
| KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
| JP2611672B2 (ja) | 混成集積回路装置 | |
| JPH07283274A (ja) | 半導体装置及び接合シート |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |