CN110504238B - 封装载板结构及其制造方法 - Google Patents

封装载板结构及其制造方法 Download PDF

Info

Publication number
CN110504238B
CN110504238B CN201810465360.7A CN201810465360A CN110504238B CN 110504238 B CN110504238 B CN 110504238B CN 201810465360 A CN201810465360 A CN 201810465360A CN 110504238 B CN110504238 B CN 110504238B
Authority
CN
China
Prior art keywords
conductive
insulating substrate
circuit layer
layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810465360.7A
Other languages
English (en)
Other versions
CN110504238A (zh
Inventor
谢育忠
简俊贤
陈裕华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201810465360.7A priority Critical patent/CN110504238B/zh
Publication of CN110504238A publication Critical patent/CN110504238A/zh
Application granted granted Critical
Publication of CN110504238B publication Critical patent/CN110504238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本发明公开了一种封装载板结构及其制造方法，封装载板结构包含绝缘基板、第一线路层、第二线路层、导电通孔、第一导电垫、第二导电垫、第一绝缘层、第一导电结构、第二导电结构以及封装层。第一和第二线路层分别位于绝缘基板的上表面和下表面。导电通孔贯穿绝缘基板且电性连接第一线路层与第二线路层。第一导电垫和第二导电垫电性连接第一线路层。第一绝缘层覆盖绝缘基板并暴露出第一及第二导电垫。第一和第二导电结构分别位于第一和第二导电垫上。第二导电结构的高度大于第一导电结构的高度。封装层覆盖绝缘基板的下表面与侧壁。制造此晶片封装结构的方法可以降低成本。

Description

封装载板结构及其制造方法
技术领域
本发明是关于一种封装载板结构及制造封装载板结构的方法。
背景技术
随着更轻更复杂的电子装置的需求日趋强烈，在这样的趋势下，需要更小、更轻和有更高封装效率(Packaging Efficiency)来满足晶片封装的要求。一般业界常用的封装切割技术为：先将晶片基板切割成多个晶片结构后，将这些晶片结构安置在作为封装基底的基板上，此时晶片结构中的导电结构是相对于基板设置。接着，例用封装层将这些晶片结构与基板一起密封，再利用蚀刻工艺使得晶片结构中的导电结构暴露出来。然后，将位于两个相邻晶片结构间的封装层及基板切割以形成多个晶片封装结构。然而，上述方法的工艺较复杂、时间较长、成本较高，且容易导致成品良率低等缺点。
因此，非常需要一种改良的封装载板结构与晶片封装结构，以及其制造方法，可以满足晶片封装结构具有更小、更轻与更高密度的线路设计，并且解决上述公知技术的工艺较复杂、时间较长以及成本较高的问题，以达到高封装效率、简化工艺、缩短时间、降低成本并提高成品良率的目的。
发明内容
有鉴于此，本发明的一目的在于提出一种封装载板结构与晶片封装结构，以及可解决上述问题的制造方法。
为了达到上述目的，本发明的一方面是提供封装载板结构。此封装载板结构包含绝缘基板、第一线路层、第二线路层、至少一个导电通孔、多个第一导电垫、多个第二导电垫、一第一绝缘层、多个第一导电结构、多个第二导电结构以及一封装层。绝缘基板具有一上表面及与其相对的下表面。第一线路层设置于绝缘基板的上表面。第二线路层设置于绝缘基板的下表面。导电通孔贯穿绝缘基板并电性连接第一线路层和第二线路层。第一导电垫设置于绝缘基板的上表面上并电性连接第一线路层。第二导电垫设置于绝缘基板的上表面上并电性连接第一线路层。第一绝缘层设置于绝缘基板的上表面上并暴露出第一导电垫及第二导电垫。第一导电结构设置于第一导电垫上，且各个第一导电结构具有第一高度。第二导电结构设置于第二导电垫上，且各个第二导电结构具有第二高度，其中第二高度大于第一高度。封装层覆盖绝缘基板的下表面及绝缘基板的侧壁。
根据本发明一实施方式，封装载板结构还包含介电层覆盖上表面、下表面、第一线路层和第二线路层。
根据本发明一实施方式，介电层包含多个导电盲孔。这些导电盲孔设置于第一线路层上并电性连接第二导电结构。
根据本发明一实施方式，封装载板结构还包含第二绝缘层。此第二绝缘层覆盖绝缘基板的下表面，且第二绝缘层夹设于绝缘基板与封装层之间。
根据本发明一实施方式，第一导电结构及第二导电结构为焊球或导电柱。
根据本发明一实施方式，第二导电垫围绕第一导电垫。
根据本发明一实施方式，第一高度为300um至600um，且第二高度为60um至150um。
根据本发明一实施方式，上述至少一个导电通孔可为多个导电通孔，且部分的第一线路层、部分的第二线路层与多个导电通孔构成电感。
根据本发明一实施方式，封装载板结构还包含电容，其设置于绝缘基板的上表面，且电容电性连接第一线路层。
本发明的另一方面是提供封装载板结构的制造方法，包含以下步骤：首先，提供封装基板，此封装基板包含多个载板单元，其中各个载板单元包含绝缘基板、第一线路层、第二线路层、至少一个导电通孔、多个第一导电垫、多个第二导电垫、第一绝缘层、多个第一导电结构以及多个第二导电结构。绝缘基板具有上表面及与其相对的下表面。第一线路层设置于绝缘基板的上表面。第二线路层设置于绝缘基板的下表面。导电通孔贯穿绝缘基板并电性连接第一线路层和第二线路层。第一导电垫设置于绝缘基板的上表面上，并电性连接第一线路层。第二导电垫设置于绝缘基板的上表面上，并电性连接第一线路层。第一绝缘层设置于绝缘基板的上表面上并暴露出第一导电垫及第二导电垫。第一导电结构设置于第一导电垫上，且各个第一导电结构具有第一高度。多个第二导电结构设置于第二导电垫上。各个第二导电结构具有第二高度，且第二高度大于第一高度。接着，将封装基板粘附于胶带上，其中胶带完全覆盖第一导电结构及第二导电结构。切割粘附在胶带上的封装基板，使得任意两个相邻的载板单元之间具有第一间隙。然后，形成封装层覆盖各个载板单元并填充第一间隙。切割位于第一间隙的封装层，以在胶带上形成多个封装载板结构，使得任意两个相邻的封装载板结构之间具有第二间隙。移除胶带。
根据本发明一实施方式，各个第一间隙为300um至1000um。
根据本发明一实施方式，各个第二间隙为100um至300um。
根据本发明一实施方式，各个封装载板结构还包含第二绝缘层。第二绝缘层覆盖绝缘基板的下表面，且第二绝缘层夹设于绝缘基板与封装层之间。
本发明的又一方面是提供封装载板结构的制造方法，包含以下步骤：首先，首先，提供封装基板，此封装基板包含多个载板单元，其中各个载板单元包含绝缘基板、第一线路层、第二线路层、至少一个导电通孔、多个第一导电垫、多个第二导电垫、第一绝缘层、多个第一导电结构以及多个第二导电结构。绝缘基板具有上表面及与其相对的下表面。第一线路层设置于绝缘基板的上表面。第二线路层设置于绝缘基板的下表面。导电通孔贯穿绝缘基板并电性连接第一线路层和第二线路层。第一导电垫设置于绝缘基板的上表面上，并电性连接第一线路层。第二导电垫设置于绝缘基板的上表面上，并电性连接第一线路层。第一绝缘层设置于绝缘基板的上表面上并暴露出第一导电垫及第二导电垫。第一导电结构设置于第一导电垫上，且各个第一导电结构具有一第一高度。接着，将封装基板粘附于胶带上，其中胶带完全覆盖第一导电结构。切割粘附在胶带上的封装基板，使得任意两个相邻的载板单元之间具有第一间隙。然后，形成封装层覆盖各个载板单元并填充第一间隙。切割位于第一间隙的封装层，以形成第二间隙。接着，移除胶带。在移除胶带后，形成多个第二导电结构于第二导电垫上，以形成多个封装载板结构，其中各个第二导电结构具有第二高度，且第二高度大于第一高度。
根据本发明一实施方式，各个第一间隙为300um至1000um。
根据本发明一实施方式，各个第二间隙为100um至300um。
根据本发明一实施方式，各个封装载板结构还包含第二绝缘层覆盖绝缘基板的下表面，且第二绝缘层夹设于绝缘基板与封装层之间。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，结合附图说明如下：
图1绘示本发明的一实施方式的封装载板结构的剖面示意图。
图2A～2E绘示本发明的一实施方式的制造封装载板结构方法中各工艺阶段的剖面示意图。
图3A～3F绘示本发明的另一实施方式的制造封装载板结构方法中各工艺阶段的剖面示意图。
图4绘示本发明的一封装载板结构应用例的剖面示意图。
图5绘示本发明的另一封装载板结构应用例的剖面示意图。
图6绘示图5中电感的立体示意图。
具体实施方式
为了使本揭示内容的叙述更加详尽与完备，下文针对了本发明的实施方面与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所公开的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
本发明的一方面是提供一种封装载板结构。图1绘示本发明的一实施方式的封装载板结构10的剖面示意图。如图1所示，封装载板结构10包含绝缘基板110、第一线路层120、第二线路层130、至少一个导电通孔140、多个第一导电垫160、多个第二导电垫170、第一绝缘层180、多个第一导电结构190、多个第二导电结构210以及封装层220。绝缘基板110具有上表面111以及与上表面111相对的下表面113。绝缘基板110例如是硬质绝缘基板，比如是玻璃基板、陶瓷基板、蓝宝石基板或石英基板，但不限于此。绝缘基板110覆盖在后续封装的晶片上，可以对晶片提供较佳的保护效果。
请参阅图1，首先，在绝缘基板110中形成所需要的通孔，由绝缘基板110上表面111贯穿至下表面113。在一些实施方中，形成通孔的方法包含，但不限于此，可利用激光钻孔、化学钻孔、机械钻孔的方式从绝缘基板110的上表面111穿透至下表面113以形成通孔。接着在通孔内填入导电材质，以形成导电通孔140。更具体的说，导电通孔140的内壁141具有导电连接层142。此导电连接层142沿内壁141延伸并电性连接第一线路层120和第二线路层130。在另一实施例中，导电连接层142亦可填满通孔。导电连接层142的材质例如可为铜或其他具导电性的材料，例如银、镍、锡或铝等，但不限于此。
第一线路层120设置于绝缘基板110的上表面111，而第二线路层130设置于绝缘基板110的下表面113。在多个实施例中，第一线路层120和第二线路层130的材质例如可为铜或其他具导电性的材料，例如银、镍、锡或铝，但不限于此。以下简述根据本发明多个实施方式的形成第一线路层120的方法。首先，在绝缘基板110的上表面上形成导电性材料层，例如银、镍、锡或铝，接着在导电性材料层上形成例如是干膜的光阻层(图未示)，而光阻层再经由微影工艺而图案化露出部分的导电性材料层。以光阻层为罩幕进行蚀刻而图案化导电性材料层。之后，再进行光阻层的移除工艺而形成第一线路层120。在其他实施方式中，可于形成第一线路层120之前，先在绝缘基板110上形成晶种层(seed layer)(图未示)。晶种层可为单层结构或是由不同材料的子层所组成的多层结构，例如可为包含钛层以及位于钛层上的铜层的金属层，或者是化镀钯铜层等，但不限于此。晶种层的形成方法包括但不限于物理方式，例如溅镀钛铜，或者化学方式，例如化镀钯铜层。此外，形成第二线路层130的方法可以与形成第一线路层120的方法相同。导电通孔140可以跟第一线路层120与第二线路层130分开制作。在另一实施例中，导电通孔140亦可以跟第一线路层120与第二线路层130同时制作。
请参阅图1，可以选择性地形成介电层150覆盖绝缘基板110的上表面111、下表面113、第一线路层120和第二线路层130，并填充导电通孔140。如图1所示，介电层150具有顶表面150a及与其相对的底表面150b，且顶表面150a和底表面150b分别对应位于绝缘基板110的上表面111上和下表面113下。在多个实施例中，介电层150的材质可包含有机材料、树脂、树脂片(Prepreg)、玻璃纤维、ABF(Ajinomoto Build-up Film)薄膜或感光型介电材料(Photoimageable Dielectric，PID)等。举例来说，树脂可为酚醛树脂、环氧树脂、聚酰亚胺树脂或聚四氟乙烯。在一些实施方式中，形成介电层150的方法例如可为层压(Lamination)、涂布、旋涂或其他合适的工艺。本发明的另一实施例亦可制作多层的介电层，以及介电层之间的线路层。
请继续参阅图1，设置多个第一导电垫160与多个第二导电垫170。多个第一导电垫160可设置于绝缘基板110的上表面111上，并电性连接第一线路层120，且多个第二导电垫170可设置于绝缘基板110的上表面111上，并电性连接第一线路层120。在另一实施例中，多个第一导电垫160与多个第二导电垫170亦可跟第一线路层120为同一层线路层，或者是第一线路层120的一部分。在变化实施例中，第一导电垫160和第二导电垫170的材质例如可为铜或其他具导电性的材料，例如银、镍、锡、金、铝或其合金。在一些实施方式中，于上视图中，第二导电垫170可环绕第一导电垫160，且这些第一导电垫160及第二导电垫170的排列可例如为矩阵状、同心圆状或上述的组合。在一些实施方式中，形成第一导电垫160和第二导电垫170的方法可以与形成第一线路层120的方法相同。通过上述的结构可以制作出所需的重布线路(Redistribution line)结构。此外，在封装载板结构10包含介电层150的实施方式中，多个第一导电垫160可设置于介电层上150的顶表面150a上，并电性连接第一线路层120，且多个第二导电垫170可设置于介电层150的顶表面150a上，并电性连接第一线路层120。
如图1所示，第一绝缘层180设置于绝缘基板110的上表面111上且暴露出上述多个第一导电垫160及多个第二导电垫170。此外，在封装载板结构10包含介电层150的实施方式中，第一绝缘层180设置于介电层150的顶表面150a上并暴露出上述多个第一导电垫160及多个第二导电垫170。在多个实施例中，第一绝缘层180的材质可为防焊材料，也可为树脂材料，例如环氧树脂。或者，第一绝缘层180的材质也可与上述介电层150的材质相同。在一些实施方式中，形成第一绝缘层180的方法可例如为贴合、印刷或涂布等方式。
请继续参阅图1，多个第一导电结构190对应设置于上述多个第一导电垫160上，且各个第一导电结构190具有第一高度h1。多个第二导电结构210对应设置于上述多个第二导电垫170上，且各个第二导电结构210具有第二高度h2，其中第二高度h2大于第一高度h1。在某些实施方式中，第一高度h1为300um至600um，例如可为310um、330um、350um、370um、390um、410um、430um、450um、470um、490um、510um、530um、550um、570um或590um。在某些实施方式中，第二高度h2为60um至150um，例如可为65um、70um、75um、80um、85um、90um、95um、100um、110um、120um、130um或140um。在一些实施方式中，上述多个第一导电结构190及多个第二导电结构210可为焊球或导电柱，例如是锡球、铜导电柱或其复合结构。在多个实施例中，第一导电结构190及第二导电结构210的材质可为锡、铜或其他具导电性的材料，例如银、镍、金、铝或其合金。此外，在多个实施方式中，介电层150包含多个导电盲孔152，且这些导电盲孔152设置于第一线路层120上并电性连接第二导电结构210。在一实施例中，导电盲孔152的材质可以和第一线路层120或第二线路层130的材质相同或不同，例如可为铜、银、镍、锡或铝，但不限于此。
如图1所示，设置封装层150覆盖绝缘基板110的下表面113与侧壁115。在某些实施方式中，封装载板结构10还可选择性地包含第二绝缘层230覆盖绝缘基板110的下表面113或是介电层150的底表面150b，且此第二绝缘层230可避免或减少封装载板结构10产生翘曲问题。在包含第二绝缘层230的实施方式中，封装层220系覆盖第二绝缘层230及绝缘基板110的侧壁115。更具体的说，第二绝缘层230可夹设于绝缘基板110与封装层220之间，或者第二绝缘层230夹设于介电层150与封装层220之间。在一些实施方式中，形成第二绝缘层230的方法可与形成第一绝缘层180的方法相同。在不包含第二绝缘层230的实施方式中，封装层220系直接覆盖绝缘基板110的下表面或介电层150的底表面150b及绝缘基板110的侧壁115。更详细的说，封装层220仅暴露出第一绝缘层180、第一导电结构190以及第二导电结构210。
本发明的另一方面是提供一种封装载板结构的制造方法。下文将依序介绍本发明的制造封装载板结构10的各种方法，且为了便于比较各实施方式的相异处并简化说明，在下文的各实施方式中使用相同的符号标注相同的元件，且主要针对各实施方式的相异处进行说明，而不再对重复部分进行赘述。图2A～2E绘示本发明的一实施方式的制造封装载板结构10方法中各工艺阶段的剖面示意图。
请参阅图2A，首先，提供封装基板200，此封装基板200包含多个载板单元201。具体的说，各个载板单元201包含绝缘基板110、第一线路层120、第二线路层130、至少一个导电通孔140、多个第一导电垫160、多个第二导电垫170、第一绝缘层180、多个第一导电结构190以及多个第二导电结构210。更详细的说，绝缘基板110具有上表面111及与上表面111相对的下表面113。第一线路层120设置于绝缘基板110的上表面111，而第二线路层130设置于绝缘基板110的下表面113。导电通孔140由绝缘基板110的上表面111贯穿至下表面113，并电性连接第一线路层120和第二线路层130。上述多个第一导电垫160设置于绝缘基板110的上表面111上，并电性连接第一线路层120。上述多个第二导电垫170设置于绝缘基板110的上表面111上，并电性连接第一线路层120。第一绝缘层180设置于绝缘基板110的上表面111上并暴露出上述多个第一导电垫160及多个第二导电垫170。多个第一导电结构190对应设置于第一导电垫160上，且各个第一导电结构190具有第一高度h1。多个第二导电结构210对应设置于第二导电垫170上，且各个第二导电结构210具有第二高度h2，其中第二高度h2大于第一高度h1。封装基板200的制造方法可对照参考图1的说明。
请继续参阅图2A，在某些实施方式中，载板单元201可还包含第二绝缘层230覆盖介电层150的底表面150b或绝缘基板110的下表面113。
接着，请参阅图2B，将封装基板200粘附于胶带240上。更具体的说，将如图2A所示的的封装基板200翻转使绝缘基板110的上表面111朝下压合至胶带240，因此，胶带240会覆盖所有的第一导电结构190及第二导电结构210。此外，更详细的说，由于胶带240具有弹性，所以所有的第一导电结构190和第二导电结构210都会没入胶带240中。在多个实施例中，胶带240可以为蓝膜UV胶带(blue tape)。
请参阅图2C，切割粘附在胶带240上的封装基板200，使得任意两个相邻的多个载板单元201之间具有第一间隙d1。在多个实施例中，可使用刀轮切割、激光切割或水刀切割来实现此操作。在一实施例中，例如可以使用刀轮切割形成间隙后，然后拉伸胶带240，扩大间隙宽度，以形成所需的第一间隙d1。在另一实施例中，例如可以使用厚度较厚的刀轮切割，直接形成所需的第一间隙d1。在一些实施方式中，第一间隙d1可为300um至1000um，例如可为350um、400um、450um、500um、550um、600um、650um、700um、750um、800um、850um、900um或950um，但不限于此。
然后，请参阅图2D，形成封装层220覆盖各个载板单元201并填充上述多个第一间隙d1。在载板单元201包含第二绝缘层230的实施方式中，第二绝缘层230可夹设于介电层150与封装层220之间或绝缘基板110与封装层220之间。
请参阅图2E，切割位于第一间隙d1的封装层220，以在胶带240上形成多个封装载板结构10。在多个实施例中，可使用刀轮切割、激光切割或水刀切割来实现此操作。在多个实施方式中，于切割后，在胶带240上的任意两个相邻的封装载板结构10之间具有第二间隙d2，且各个第二间隙d2可为100um至300um，例如可为110um、130um、150um、170um、190um、210um、230um、250um、270um或290um，但不限于此。其中，第一间隙d1较佳是大于或等于第二间隙d2。
最后，移除胶带240，以形成多个封装载板结构10，如图1所示。在一些实施方式中，当胶带240为蓝膜UV胶带时，可通过紫外线的照射，使得蓝膜UV胶带中的高分子链结构硬化，进而降低其粘着性而能够方便、清洁地剥除。依据载板单元201包含第二绝缘层230的实施方式，可以理解的是，封装载板结构10的第二绝缘层230覆盖介电层150的底表面150b或绝缘基板110的下表面113，且第二绝缘层230可夹设于介电层150与封装层220之间或绝缘基板110与封装层220之间。
图3A～3F绘示本发明的另一实施方式的制造封装载板结构10方法中各工艺阶段的剖面示意图。
请参阅图3A，首先，提供封装基板300，此封装基板300包含多个载板单元301。须说明的是，图3A所绘示的载板单元301类似于图2A所绘示的载板单元201，然而，载板单元301与载板单元201的不同之处在于：图3A所绘示的载板单元301不包含设置于第二导电垫170上的多个第二导电结构210。在某些实施方式中，载板单元301也可包含第二绝缘层230覆盖介电层150的底表面150b或绝缘基板110的下表面113。
接着，请参阅图3B，将封装基板300粘附于胶带240上。更具体的说，将如图3A所示的的封装基板300翻转使绝缘基板110的上表面111朝下压合至胶带240，因此，胶带240系覆盖所有的第一导电结构190。此外，更详细的说，由于胶带240具有弹性，所以所有的第二导电垫170会没入胶带240中，且胶带240会进一步地接触所有的第二导电垫170。在多个实施例中，胶带240可以为蓝膜UV胶带(blue tape)。在此实施例中，由于胶带240仅跟第一导电结构190与第二导电垫170接触，未接触第二导电结构210，高低落差较小，因此有较佳的附着性，在后续切割工艺亦可以有较佳的良率。
请参阅图3C，切割粘附在胶带240上的封装基板300，使得任意两个相邻的多个载板单元301之间具有第一间隙d1。在多个实施例中，可使用刀轮切割、激光切割或水刀切割来实现此操作。在一实施例中，例如可以使用刀轮切割形成间隙后，然后拉伸胶带240，扩大间隙宽度，以形成所需的第一间隙d1。在另一实施例中，例如可以使用厚度较厚的刀轮切割，直接形成所需的第一间隙d1。在一些实施方式中，第一间隙d1为300um至1000um，例如可为350um、400um、450um、500um、550um、600um、650um、700um、750um、800um、850um、900um或950um。
然后，请参阅图3D，形成封装层220覆盖各个载板单元301并填充上述多个第一间隙d1。在载板单元301包含第二绝缘层230的实施方式中，第二绝缘层230系夹设于介电层150与封装层220之间或绝缘基板110与封装层220之间。
请参阅图3E，切割位于第一间隙d1的封装层220，以形成第二间隙d2。在多个实施例中，可使用刀轮切割、激光切割或水刀切割来实现此操作。在多个实施方式中，于切割后所形成的第二间隙d2为100um至300um，例如可为110um、130um、150um、170um、190um、210um、230um、250um、270um或290um。其中，第一间隙d1较佳是大于或等于第二间隙d2。
接着，移除胶带240，以形成多个如图3F所绘示的结构。在一些实施方式中，当胶带240为蓝膜UV胶带时，可通过紫外线的照射，使得蓝膜UV胶带中的高分子链结构硬化，进而降低其粘着性而能够方便、清洁地剥除。
在移除胶带240后，对应形成多个第二导电结构210于第二导电垫170上，以形成多个如图1所示的封装载板结构10。具体的说，各个第二导电结构210具有第二高度h2，且第二高度h2大于第一高度h1。在载板单元301包含第二绝缘层230的实施方式中，可以理解的是，封装载板结构10的第二绝缘层230是覆盖介电层150的底表面150b或绝缘基板110的下表面113，且第二绝缘层230夹设于介电层150与封装层220之间或绝缘基板110与封装层220之间。
图4绘示本发明的晶片封装结构20应用例的剖面示意图。请参阅图4，可以在如图1所示的封装载板结构10中焊接至少一个晶片410于第一导电结构190上，接着，将上述封装载板结构10倒装至电路板420上，使得晶片410夹设于第一导电结构190与电路板420之间。然后，可选择性地在封装载板结构10与电路板420之间填入流动性较佳的封装材料。更具体来说，是将封装载板结构10的第二导电结构210焊接在电路板420上。在某些实施方式中，第一导电结构190的第一高度h1与晶片410的厚度的总和实质上大于或等于第二导电结构210的第二高度h2。在多个实施例中，晶片410例如可以是主动元件(active element)或晶片模组(chip module)、数位电路或类比电路等积体电路的电子元件(electroniccomponents)、动态随机存取记忆体(DRAM)元件、静态随机存取记忆体(SRAM)元件、光电元件(opto-electronic devices)或微机电系统(Micro Electro Mechanical Systems,MEMS)等，但不以此为限。晶片410绘示仅以示意，实际长宽高尺寸依照产品需求调整。
图5绘示本发明的另一晶片封装结构应用例的剖面示意图。图5所绘示的封装载板结构类似于图1所绘示的封装载板结构10，然而，图5所示的封装载板结构20还可包含电容510。具体来说，电容510是由电容介电层512夹置于两金属层M1和M2之间而形成，且电容512可通过导电盲孔152电性耦合至第二导电垫170或第一线路层120。电容介电层512的材料可以包括氧化铝(Aluminium oxide，Al2O3)、氮化铝(Aluminium nitride，AlN)、氧化硅(Silicon oxide，SiO2)、氮化硅(Silicon nitride，Si3N4)、氧化铪(Hafnium dioxide，HfO2)、氧化锆(Zirconium dioxide，ZrO2)、氧化镧(Lanthanum oxide，La2O3)、其他类似的金属氧化物材料、金属氮化物材料或其他适宜的高介电材料(high-K material)。此外，封装载板结构20也可包含电感520，电感520的示例性排列可参考图6所绘示的电感520的立体示意图。请同时参考图5及图6，详细的说，电感520包含多个导电通孔521、第一导电层524及第二导电层526，第一导电层524可以是第一线路层120的一部分或者跟第一线路层120为同一层或不同层，第二导电层526可以是第二线路层130的一部分或者跟第二线路层130为同一层或不同层。其中导电通孔521是由绝缘基板110的上表面111穿透至下表面113；另外，可选择性地形成薄膜磁层共型覆盖导电通孔521的外壁及绝缘基板110的上表面111及下表面113的一部分；第一导电层524设置在上表面111；以及第二导电层526设置在下表面113。图6中的的A-A’剖线系对应至如图5绘示的电感520的剖面图。由第一导电层524、第二导电层526与多个导电通孔521构成内埋螺旋状(solenoid)的立体电感，或者是第一线路层120的一部分、第二线路层130的一部分与多个导电通孔521构成内埋螺旋状的立体电感。
本发明的封装载板结构，使用不同高度的第一与第二导电结构，可使绝缘基板覆盖晶片，将晶片设置在绝缘基板与电路板之间，可以增进晶片的密封性与可靠度，同时也可以增进晶片的使用寿命。此外，在绝缘基板的上下表面设置第一、第二线路层与导电通孔，可以进一步地增进重布线路的立体化，使得第一、第二线路层设计更弹性且更密集，进而缩小封装载板结构的尺寸。另外，在封装载板结构内设置埋入式电容与埋入式电感，可以进一步满足电路设计的需求。
相较于公知技术的制造方法，本发明的封装载板结构的制造方法可以减少蚀刻封装层以暴露出导电结构的工艺，以降低工艺的复杂度、减少工艺时间以及降低成本。此外，本发明的制造封装载板结构的方法还可以避免封装载板结构因蚀刻造成的各种缺陷，以提高产品良率。另外，在封装载板结构内设置埋入式电容与埋入式电感，可以跟绝缘基板的导电通孔与线路层一起制作，进而降低制作成本。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (18)

1.一种封装载板结构，其特征在于，包含：
绝缘基板，具有上表面及与所述上表面相对的下表面；
第一线路层，设置于所述绝缘基板的所述上表面；
第二线路层，设置于所述绝缘基板的所述下表面；
至少一个导电通孔，贯穿所述绝缘基板，并电性连接所述第一线路层和所述第二线路层；
多个第一导电垫，设置于所述绝缘基板的所述上表面，并电性连接所述第一线路层；
多个第二导电垫，设置于所述绝缘基板的所述上表面，并电性连接所述第一线路层；
第一绝缘层，设置于所述绝缘基板的所述上表面并暴露出所述些第一导电垫及所述些第二导电垫；
多个第一导电结构，设置于所述多个第一导电垫上，各所述第一导电结构具有第一高度；
多个第二导电结构，设置于所述多个第二导电垫上，各所述第二导电结构具有第二高度，且所述第二高度大于所述第一高度；
封装层，覆盖所述绝缘基板的所述下表面及所述绝缘基板的侧壁；以及
第二绝缘层，覆盖所述绝缘基板的所述下表面，且所述第二绝缘层夹设于所述绝缘基板与所述封装层之间。
2.如权利要求1所述的封装载板结构，其特征在于，还包含介电层覆盖所述上表面、所述下表面、所述第一线路层和所述第二线路层。
3.如权利要求2所述的封装载板结构，其特征在于，所述介电层包含多个导电盲孔，所述多个导电盲孔设置于所述第一线路层上并电性连接所述多个第二导电结构。
4.如权利要求1所述的封装载板结构，其特征在于，所述多个第一导电结构及所述多个第二导电结构为焊球或导电柱。
5.如权利要求1所述的封装载板结构，其特征在于，所述多个第二导电垫围绕所述多个第一导电垫。
6.如权利要求1所述的封装载板结构，其特征在于，所述第一高度为300um至600um，且所述第二高度为60um至150um。
7.如权利要求1所述的封装载板结构，其特征在于，所述至少一个导电通孔为多个导电通孔，且部分所述第一线路层、部分所述第二线路层与所述多个导电通孔构成电感。
8.如权利要求1所述的封装载板结构，其特征在于，还包含电容设置于所述绝缘基板的所述上表面，且所述电容电性连接所述第一线路层。
9.一种封装载板结构的制造方法，其特征在于，包含：
提供封装基板，所述封装基板包含多个载板单元，其中各所述载板单元包含：
绝缘基板，具有上表面及与所述上表面相对的下表面；
第一线路层，设置于所述绝缘基板的所述上表面；
第二线路层，设置于所述绝缘基板的所述下表面；
至少一个导电通孔，贯穿所述绝缘基板，并电性连接所述第一线路层和所述第二线路层；
多个第一导电垫，设置于所述绝缘基板的所述上表面上，并电性连接所述第一线路层；
多个第二导电垫，设置于所述绝缘基板的所述上表面上，并电性连接所述第一线路层；
第一绝缘层，设置于所述绝缘基板的所述上表面上并暴露出所述多个第一导电垫及所述多个第二导电垫；
多个第一导电结构，设置于所述多个第一导电垫上，各所述第一导电结构具有第一高度；以及
多个第二导电结构，设置于所述多个第二导电垫上，各所述第二导电结构具有第二高度，且所述第二高度大于所述第一高度；
将所述封装基板粘附于胶带上，其中所述胶带完全覆盖所述多个第一导电结构及所述多个第二导电结构；
切割粘附在所述胶带上的所述封装基板，使得任意两个相邻的所述多个载板单元之间具有第一间隙；
形成封装层覆盖各所述载板单元并填充所述多个第一间隙；
切割位于所述多个第一间隙的所述封装层，以在所述胶带上形成多个封装载板结构，使得任意两个相邻的所述多个封装载板结构之间具有第二间隙；以及
移除所述胶带。
10.如权利要求9所述的制造方法，其特征在于，提供所述封装基板包含下列步骤：
提供绝缘基板，具有上表面及与所述上表面相对的下表面；
在所述绝缘基板上形成第一线路层、第二线路层与至少一个导电通孔，所述第一线路层设置于所述绝缘基板的所述上表面，所述第二线路层设置于所述绝缘基板的所述下表面，至少一个导电通孔，贯穿所述绝缘基板，并电性连接所述第一线路层和所述第二线路层；
在所述绝缘基板上形成多个第一导电垫与多个第二导电垫，所述多个第一导电垫设置于所述绝缘基板的所述上表面上，并电性连接所述第一线路层，所述多个第二导电垫设置于所述绝缘基板的所述上表面上，并电性连接所述第一线路层；以及
在所述绝缘基板上形成多个第一导电结构与多个第二导电结构，所述多个第一导电结构设置于所述多个第一导电垫上，各所述第一导电结构具有第一高度，所述多个第二导电结构设置于所述多个第二导电垫上，各所述第二导电结构具有第二高度，且所述第二高度大于所述第一高度。
11.如权利要求9所述的制造方法，其特征在于，各所述第一间隙为300um至1000um。
12.如权利要求9所述的制造方法，其特征在于，各所述第二间隙为100um至300um。
13.如权利要求9所述的制造方法，其特征在于，各所述封装载板结构还包含第二绝缘层覆盖所述绝缘基板的所述下表面，且所述第二绝缘层夹设于所述绝缘基板与所述封装层之间。
14.一种封装载板结构的制造方法，其特征在于，包含：
提供封装基板，所述封装基板包含多个载板单元，其中各所述载板单元包含：
绝缘基板，具有上表面及与所述上表面相对的下表面；
第一线路层，设置于所述绝缘基板的所述上表面；
第二线路层，设置于所述绝缘基板的所述下表面；
至少一个导电通孔，贯穿所述绝缘基板并电性连接所述第一线路层和所述第二线路层；
多个第一导电垫，设置于所述绝缘基板的所述上表面上，并电性连接所述第一线路层；
多个第二导电垫，设置于所述绝缘基板的所述上表面上，并电性连接所述第一线路层；
第一绝缘层，设置于所述绝缘基板的所述上表面上并暴露出所述多个第一导电垫及所述多个第二导电垫；以及
多个第一导电结构，设置于所述多个第一导电垫上，各所述第一导电结构具有第一高度；
将所述封装基板粘附于胶带上，其中所述胶带完全覆盖所述多个第一导电结构；
切割粘附在所述胶带上的所述封装基板，使得任意两个相邻的所述多个载板单元之间具有第一间隙；
形成封装层覆盖各所述载板单元并填充所述多个第一间隙；
切割位于所述多个第一间隙的所述封装层，以形成多个第二间隙；
移除所述胶带；以及
在移除所述胶带后，形成多个第二导电结构于所述多个第二导电垫上，以形成多个封装载板结构，其中各所述第二导电结构具有第二高度，且所述第二高度大于所述第一高度。
15.如权利要求14所述的制造方法，其特征在于，提供所述封装基板包含下列步骤：
提供绝缘基板，具有上表面及与所述上表面相对的下表面；
在所述绝缘基板上形成第一线路层、第二线路层与至少一个导电通孔，所述第一线路层设置于所述绝缘基板的所述上表面，所述第二线路层设置于所述绝缘基板的所述下表面，至少一个导电通孔，贯穿所述绝缘基板，并电性连接所述第一线路层和所述第二线路层；
在所述绝缘基板上形成多个第一导电垫与多个第二导电垫，所述多个第一导电垫设置于所述绝缘基板的所述上表面上，并电性连接所述第一线路层，所述多个第二导电垫设置于所述绝缘基板的所述上表面上，并电性连接所述第一线路层；以及
在所述绝缘基板上形成多个第一导电结构，所述多个第一导电结构设置于所述多个第一导电垫上，各所述第一导电结构具有第一高度。
16.如权利要求14所述的制造方法，其特征在于，各所述第一间隙为300um至1000um。
17.如权利要求14所述的制造方法，其特征在于，各所述第二间隙为100um至300um。
18.如权利要求14所述的制造方法，其特征在于，各所述封装载板结构还包含第二绝缘层覆盖所述绝缘基板的所述下表面，且所述第二绝缘层夹设于所述绝缘基板与所述封装层之间。
CN201810465360.7A 2018-05-16 2018-05-16 封装载板结构及其制造方法 Active CN110504238B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810465360.7A CN110504238B (zh) 2018-05-16 2018-05-16 封装载板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810465360.7A CN110504238B (zh) 2018-05-16 2018-05-16 封装载板结构及其制造方法

Publications (2)

Publication Number Publication Date
CN110504238A CN110504238A (zh) 2019-11-26
CN110504238B true CN110504238B (zh) 2021-01-22

Family

ID=68583727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810465360.7A Active CN110504238B (zh) 2018-05-16 2018-05-16 封装载板结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110504238B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200931458A (en) * 2008-01-03 2009-07-16 Phoenix Prec Technology Corp Capacitors and method for manufacturing the same
TWM477045U (en) * 2014-01-07 2014-04-21 Lee-Sheng Yen Package substrate
TW201444426A (zh) * 2013-05-10 2014-11-16 Unimicron Technology Corp 承載基板及其製作方法
CN106558565A (zh) * 2015-09-30 2017-04-05 台湾积体电路制造股份有限公司 芯片封装件及其制造方法
CN107973267A (zh) * 2015-05-15 2018-05-01 风起科技股份有限公司 Cmos感测组件、cmos单晶片及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200931458A (en) * 2008-01-03 2009-07-16 Phoenix Prec Technology Corp Capacitors and method for manufacturing the same
TW201444426A (zh) * 2013-05-10 2014-11-16 Unimicron Technology Corp 承載基板及其製作方法
TWM477045U (en) * 2014-01-07 2014-04-21 Lee-Sheng Yen Package substrate
CN107973267A (zh) * 2015-05-15 2018-05-01 风起科技股份有限公司 Cmos感测组件、cmos单晶片及制造方法
CN106558565A (zh) * 2015-09-30 2017-04-05 台湾积体电路制造股份有限公司 芯片封装件及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Analysis of TSV Thermal Structure Coupling Based on Composite Dielectric Material;Zhao Jian;《Microelectronics》;20171220;第47卷(第6期);837-846 *
基于双面TSV互连技术的超厚硅转接板制备;杨海博等;《微纳电子技术》;20180514(第07期);全文 *

Also Published As

Publication number Publication date
CN110504238A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
US11881415B2 (en) Method of packaging chip and chip package structure
CN210006732U (zh) 芯片封装结构
US6603191B2 (en) Semiconductor device and method of manufacturing the same
KR100517075B1 (ko) 반도체 소자 제조 방법
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US8759685B2 (en) Wiring substrate and method of manufacturing the wiring substrate
US11233028B2 (en) Chip packaging method and chip structure
WO2008056499A1 (en) Semiconductor device and method for manufacturing same
US8810012B2 (en) Chip package, method for forming the same, and package wafer
JP2001332643A (ja) 半導体装置およびその製造方法
TWM595330U (zh) 面板組件、晶圓封裝體以及晶片封裝體
US20210398822A1 (en) Chip packaging method and package structure
US9024437B2 (en) Chip package and method for forming the same
JP2010263080A (ja) 半導体装置
KR20040030302A (ko) 회로 장치의 제조 방법
KR100658023B1 (ko) 회로 장치의 제조 방법
TWI675441B (zh) 封裝載板結構及其製造方法
JP5101157B2 (ja) 半導体装置の製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
US9478472B2 (en) Substrate components for packaging IC chips and electronic device packages of the same
JP4135390B2 (ja) 半導体装置およびその製造方法
US11251099B2 (en) Warpage control of packages using embedded core frame
KR100639737B1 (ko) 회로 장치의 제조 방법
CN110504238B (zh) 封装载板结构及其制造方法
KR102386061B1 (ko) 캐리어 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant