JP3499255B2 - 複合集積回路部品の作製方法 - Google Patents
複合集積回路部品の作製方法Info
- Publication number
- JP3499255B2 JP3499255B2 JP14288293A JP14288293A JP3499255B2 JP 3499255 B2 JP3499255 B2 JP 3499255B2 JP 14288293 A JP14288293 A JP 14288293A JP 14288293 A JP14288293 A JP 14288293A JP 3499255 B2 JP3499255 B2 JP 3499255B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- thin film
- substrate
- circuit component
- composite integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
含む素地材料と導体との積層構造を持つインダクタまた
は誘電体材料を含む素地材料と導体との積層構造を持つ
コンデンサの少なくともいずれかと、基板上に形成され
た薄膜集積回路とを一体に構成した複合集積回路に関す
る。
はインダクタあるいはこれらの混成部品は従来より知ら
れている。これらの混成部品は一般的に磁性材料や誘電
体材料の粉末を比較的低い温度で仮焼成し、その粉末を
バインダーと混ぜてペースト化し、容易に剥離できる仮
支持基板上にシート状に印刷する。さらにコイル用導体
または電極用導体をこの上に積層し、これらの材料を交
互に積層する。
Zn系フェライトの場合870℃〜900℃、TiO2
系あるいはBaTiO3 系セラミックスの場合1400
℃〜1500℃)で焼成し、積層応用部品を得ている。
また、このようなコンデンサあるいはインダクタの積層
応用部品を基板として利用し、このL、C回路素子を含
んだセラミックス基板上にベアチップICを設けた複合
部品が知られている。
図2においては基板として、L、C2つの回路を持って
いる。従来より公知の方法により、磁性材料あるいは誘
電体材料と電極材料とを交互に積層してゆき、積層体を
形成する。この積層体を乾燥させた後に仮支持基板を剥
離する。この後、この積層体を高温で焼成し、図2の
L、C回路素子を含む基板200を形成する。この図で
はインダクタ部202がコンデンサ部201の上に設け
られているが、これらは必要に応じて、変更される。
板上にベアのICチップ204を設けてこのICチップ
の取り出し端子205と基板に設けられた電極206と
をワイヤーボンゲィング等の手法により接続207して
いる。さらに、このICチップを覆って、プラスチック
あるいはセラミックスのパッケージング208を行っ
て、図2の複合部品としている。
品においては、L、C回路素子の形成過程において、仮
の基板を使用し、後の工程でその基板を除去する必要が
ある。また、L、C回路を含む基板とベアのICチップ
とを電気的に接続する必要があるため、この接続を行う
工程が必要となる。さらに、異なる材料を複合化した部
品のため、最終的な保護のためのパッケージングが必要
となる等複合部品ゆえの複雑な製造工程を必要としてい
た。また、ICと積層部品を高さ方向に積み上げ接続し
たため、部品の厚みがまし、高密度実装化を要求する需
要に対して、十分に応えることが出来ない場合があっ
た。
問題を解決するもので、薄膜状の集積回路素子と積層型
のインダクタあるいは積層型のコンデンサの少なくとも
一つとを複合化し、この積層型のコンデンサあるいはイ
ンダクタを薄膜集積回路を設けた基板上に形成した構成
を有することを特徴とする。
タあるいは積層型のコンデンサの少なくとも一つとを複
合化し、この積層型のコンデンサあるいはインダクタを
構成する磁性材料または誘電材料等の素地材料と薄膜集
積回路を設けた基板とが複合集積回路部品の主要なパッ
ケージを構成することを特徴とする。
型のインダクタあるいは積層型のコンデンサの少なくと
も一つとを複合化し、この積層型のコンデンサあるいは
インダクタを薄膜集積回路を設けた基板上に形成するに
さいし、積層型のコンデンサあるいはインダクタを焼成
する際に、薄膜集積回路部に設けられた薄膜トランジス
タの半導体材料を同時に熱処理することを特徴とする。
る工程においては様々な熱処理工程が、繰り返し行われ
る。特に、半導体層に多結晶あるいは、単結晶材料を使
用する場合には、非晶質材料を比較的高温500℃以上
の温度で長時間熱処理を行う必要がある。さらに、ソー
ス、ドレイン領域の不純物の活性化の際にも、比較的高
い温度での熱処理が必要となる。これらの熱処理をL、
C回路の形成時に同時に行うことで、工程の簡略化に大
きく寄与する。
す。図1において、基板100は例えば高耐熱性の石英
基板を使用している。この基板100上に電気的配線と
してシリコン材料を使用したシリコンゲート型TFTを
有する薄膜集積回路101を設けている。この薄膜集積
回路の取り出し電極102が同一の基板100上に形成
されている。
酸化珪素被膜109が形成され、取り出し電極102に
対応する部分はスルーホールが形成されている。この保
護膜109上にコンデンサ部103とインダクタ104
とが、積層構造で設けられている。これら、積層型のコ
ンデンサとインダクタを形成するさいには各々の磁性材
料または誘電性材料を含む素地材料のペーストと電極材
料とを交互に積層して、所定のパターンを形成してゆ
く、この時、素地材料のペースト印刷して素地材料の層
を形成の際にスルーホールを設け、電極材料108をそ
のスルーホールを経て、薄膜回路の取り出し電極と接続
し、最終的には複合集積回路部品の電極107に接続さ
れている。この電極部により、他の配線基板に実装され
る。
示しているのみであり、その他の部分でも同様の電極接
続がなされている場合もある。このようにして、基板1
00と誘電材料106と磁性材料105とで複合集積回
路部品の主要なパッケージを構成している。このため、
新たな保護のためのセラミックスやプラスチックのパッ
ケージを設ける必要がない。
成する際に高温で焼成するため、これらの下地となる基
板100および薄膜集積回路101はこの焼成温度に耐
える必要がある。そのため、薄膜集積回路の薄膜トラン
ジスタをはじめとする構成部品はシリコン材料を中心に
構成することが好ましい。特に、電気配線にドープドシ
リコンを使用した場合、熱的な耐性および信頼性が向上
する。
料として、単結晶材料あるいは多結晶材料を使用するこ
とができる。このような薄膜状の単結晶材料あるいは多
結晶材料を得るためには、通常は熱処理を必要とする。
この熱処理工程をコンデンサあるいはインダクタを焼成
する際の工程と同時に行うことで、製造工程の簡略化を
はかることもできる。
の回路を集積回路と同一の材料で造り込む、モノリシッ
クICが存在する。この場合、造り込めるLやC回路の
性能(インダクタンスの大きさや、コンダクタンスの容
量)に制限があり、十分な機能を果たすL、C回路を造
り込むことはできなかった。一方本発明は、十分な機能
を果たすL、C回路を実現することができ、かつLある
いはCの回路を形成する際に、そのパターンを利用し
て、外部への電極をその積層体内部に形成することで、
最終的なパッケージが不要になるように、基板と基板上
に形成されたセラミックスとで、主要な外形を構成する
ことができる。以下に実施例を示し、本発明をさらに説
明する。
ダクタを設けた複合集積回路部品の例を示す。先ず、下
地となる薄膜集積回路のうち、主要な構成部品である薄
膜トランジスタの製造工程の一例として図3〜図5に示
す。図3は本実施例に使用した薄膜トランジスタの概略
断面図をしめす。301は石英基板、302は酸化珪素
膜、303は活性層、304はゲート絶縁膜、305は
ゲート電極、306、309はソース、ドレイン領域、
308は電極を示している。
の製造工程を説明する。基板301として、高耐熱性の
基板例えば石英基板を使用し、この基板上にスパッタ法
により、酸化珪素膜302を3000Åの厚さに形成す
る。(図4(A)参照)次にこの上に非単結晶シリコン
膜303を減圧CVD法により約800Åの厚さに形成
する。(図4(B)参照)
のアイランド状にパターニングしたのち約600℃の温
度で約40時間加熱処理を施し、多結晶化する。(図4
(C)参照) 次にこのアイランドを含む基板上にTEOS(テトラエ
トキシシラン)を出発材料としてプラズマCVD法によ
りゲート絶縁膜となる酸化珪素膜304を形成する。
(図4(D)参照)
ある。 TEOSガス 10〜50SCCM 酸素ガス 500SCCM 高周波出力 50〜300W 基板温度 400℃
305を減圧CVD法により厚さ約2000Åに形成す
る。成膜条件等は前述と同様であるが、この膜の成膜時
にリン等のドーパントを混入することも可能である。
(図4(E)参照) 次に、所定のパターンに従ったエッチング工程により、
ゲート電極305とゲート絶縁膜304とを形成する。
(図4(F)参照)
て、ソース、ドレイン領域となるべき部分にイオンドー
ピング法により、リンをドーピングしてゲート電極に対
してセルファラインとなるようにソース、ドレイン領域
306、309を形成する。(図5(A)参照) 次に、これらの素子を含む基板を窒素雰囲気中550℃
で5時間加熱し、ドーパントの活性化を行う。さらに水
素雰囲気中で400℃30分間熱処理し、水素化を行い
半導体層の欠陥準位密度を減少させる。
料として、酸化珪素膜を層間絶縁膜307として厚さ4
000Åに形成する。この膜の成膜条件は前述と同様の
条件とし、各電極の配線のため、必要とするパターンに
従って、パターニングを行い図5(B)の状態を得る。
次に、電極用の第二のドープドシリコン膜308を同様
に成膜して、図3のように薄膜トランジスタを完成す
る。
を兼ねた層間絶縁膜310を例えばCVD法により形成
し、この後、電極用のスルーホールを形成する。以上の
説明においては、薄膜集積回路の主要構成である薄膜ト
ランジスタの作製例を説明したが、この工程の途中ある
いは同じ工程において、薄膜集積回路に必要とするその
他の構成を所定のパターンで形成することにより、この
薄膜集積回路は完成する。また、薄膜集積回路を構成す
る上で、さらに別の配線が必要な場合は同様に層間絶縁
膜とドープドシリコン膜を積層して多層配線を形成す
る。
た基板上に印刷法を利用して、インダクタを形成する。
この概略工程図を図6に示す。使用する磁性材料として
は、Ni−Cu−Znフェライトを使用し、少なくとも
この材料と有機合成樹脂バインダーとを混合し、印刷用
の素地材料ペーストを準備する。また、当然ながら、必
要とする特性に合わせて他の材料との混合も可能であ
る。このペーストを印刷法により、前述の薄膜集積回路
が形成された基板上に所定のパターンで磁性材料601
を印刷する。(図6(A)参照)
−Pd粉末を使用し、合成樹脂バインダーと混合し、印
刷用のペーストとし、これを所定のパターンに前記磁性
材料601が印刷された上に導体材料602を印刷す
る。(図6(B)参照)この時、薄膜集積回路に取り出
し電極600と導体材料602とが電気的な接続を行え
るようにパターンを設計し、磁性材料601の印刷時に
接続のためのスルーホールを設けてある。
素地材料層と導体材料層とを積層して、この積層体がイ
ンダクタを構成するように設計されたパターンに従っ
て、同様にして、複数回印刷される。また、この時、パ
ターンの一部を使用して、このインダクタ部内に、薄膜
集積回路の取り出し電極につながった、導通部を形成し
てゆく。
605を同様の導電材料で印刷して図6(C)のよう
に、薄膜集積回路が形成された基板上に積層型のインダ
クタを設ける。
所定の温度、例えば800℃〜1000℃、本実施例の
場合は850℃で焼成し、積層体中の有機バインダーの
除去とインダクタの焼成を行い、本実施例の複合集積回
路部品を形成した。本実施例ではインダクタと薄膜集積
回路の組み合わせを記述したが、他の回路素子、抵抗や
コンデンサとの組み合わせも同様に行なえる。また、そ
の際にはこれら回路素子を縦方向だけでは無く横方向に
並べて形成することも可能である。この場合、複合集積
回路部品の容積を小さくすることができ、より小型化、
高密度実装化を達系することができる。
回路部品はその外形を薄膜集積用の基板と積層型のイン
ダクタの素地材料で主要な部分が構成され、外部への電
気的な接続部は積層型の部品形成時に同時にその内部に
造り込まれて、最後にインダクタ表面に設けられてい
る。これにより、新たな外装パッケージ材料を特に設け
る必要がない。
形成された基板上に、積層型のインダクタを設けた構成
としたが、これ以外にコンデンサ、抵抗等を必要に応じ
て設けることや、これらを複数個組み合わせて、複合集
積回路部品とすることもできる。
は従来より公知の印刷法を使用したが、この技術以外
に、スパッタリング法、蒸着法等も知られ、必要に応じ
てこれらの技術を組み合わせて、本発明の部品を製造す
ることは、本発明の範囲をこえるものではない。
Cu、Pd、あるいはこれらの合金の単体あるいは複数
を組合せた材料を使用することができ、磁性材料や誘電
材料としては、亜鉛フェライト、Mn−Znフェライ
ト、Ni−Cu−Znフェライト、酸化鉄フェライト、
アルミナ、チタン酸バリウムや酸化チタンなどを使用で
きる。さらに、薄膜半導体の基板としては、石英、サフ
ァイヤ、アルミナ等のほか高耐熱基板を利用できる。こ
れらの材料は様々な組合せが可能であるが、必要とする
熱処理温度に合わせて適宜選択する必要がある。
力を発揮するL、C回路と所望の薄膜集積回路を有する
複合集積回路を一体ものとして実現することができ、部
品の小型化、高密度化が達成できた。積層型のコンデン
サ、インダクタを形成する際に、あとの工程で必要がな
い仮の基板を設ける必要が無く、さらにその仮の基板を
除去する工程も不要となるので、製造工程の簡略化なら
びに製造コストを下げることができた。複合集積回路部
品の主要な外形を薄膜集積回路の基板と積層されたイン
ダクタやコンデンサ等の素地材料とで、構成するので、
あらたな外形パッケージを必要とせず、より小型化、高
密度化を達成するとともに製造コストをさげることがで
きた。外部との接続は、積層体中に設けられた導電部を
とおし、積層体部表面の電極からおこなえるので、従来
の複合部品と同様の接続をすることができた。
トランジスタの一例を示す概略断面図。
概略の製造工程を示す。
概略の製造工程を示す。
タの製造工程の概略を示す。
Claims (5)
- 【請求項1】基板の上方に薄膜トランジスタを有する薄
膜集積回路を形成し、 前記薄膜集積回路の上方に保護膜を形成し、 前記保護膜の上方に、磁性体材料を含むインダクタを形
成する複合集積回路部品の作製方法において、 前記保護膜の上方に、前記磁性体材料を含む素地材料層
を形成し、 熱処理によって、前記磁性体材料を含む素地材料層を焼
成すると同時に、前記薄膜トランジスタの半導体を結晶
化及び活性化することを特徴とする複合集積回路部品の
作製方法。 - 【請求項2】基板の上方に薄膜トランジスタを有する薄
膜集積回路を形成し、 前記薄膜集積回路の上方に保護膜を形成し、 前記保護膜の上方に、誘電体材料を含むコンデンサを形
成する複合集積回路部品の作製方法において、 前記保護膜の上方に、前記誘電体材料を含む素地材料層
を形成し、 熱処理によって、前記誘電体材料を含む素地材料層を焼
成すると同時に、前記薄膜トランジスタの半導体を結晶
化及び活性化することを特徴とする複合集積回路部品の
作製方法。 - 【請求項3】請求項1において、前記磁性体材料とし
て、亜鉛フェライト、Mn−Znフェライト、Ni−C
u−Znフェライトまたは酸化鉄フェライトを用いるこ
とを特徴とする複合集積回路部品の作製方法。 - 【請求項4】請求項2において、前記誘電体材料とし
て、アルミナ、チタン酸バリウムまたは酸化チタンを用
いることを特徴とする複合集積回路部品の作製方法。 - 【請求項5】請求項1乃至4のいずれか1項において、
前記薄膜集積回路の電気配線をシリコン材料で形成する
ことを特徴とする複合集積回路部品の作製方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14288293A JP3499255B2 (ja) | 1993-05-21 | 1993-05-21 | 複合集積回路部品の作製方法 |
US08/242,813 US5643804A (en) | 1993-05-21 | 1994-05-16 | Method of manufacturing a hybrid integrated circuit component having a laminated body |
KR1019940011146A KR100273826B1 (ko) | 1993-05-21 | 1994-05-21 | 하이브리드 집적 회로 부재 제조 방법 및 하이브리드 집적 회로 컴포넌트 |
US08/812,453 US5877533A (en) | 1993-05-21 | 1997-03-06 | Hybrid integrated circuit component |
US09/226,215 US6410960B1 (en) | 1993-05-21 | 1999-01-07 | Hybrid integrated circuit component |
KR1019990046276A KR100311675B1 (ko) | 1993-05-21 | 1999-10-25 | 혼성 집적 회로 컴포넌트 및 하이브리드 집적 회로 부재 |
KR1020010009793A KR100351399B1 (ko) | 1993-05-21 | 2001-02-26 | 혼성 집적 회로의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14288293A JP3499255B2 (ja) | 1993-05-21 | 1993-05-21 | 複合集積回路部品の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06333740A JPH06333740A (ja) | 1994-12-02 |
JP3499255B2 true JP3499255B2 (ja) | 2004-02-23 |
Family
ID=15325794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14288293A Expired - Fee Related JP3499255B2 (ja) | 1993-05-21 | 1993-05-21 | 複合集積回路部品の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3499255B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW371796B (en) * | 1995-09-08 | 1999-10-11 | Semiconductor Energy Lab Co Ltd | Method and apparatus for manufacturing a semiconductor device |
JP2002222712A (ja) * | 2001-01-26 | 2002-08-09 | Kawasaki Steel Corp | Lc複合素子 |
JP3983199B2 (ja) | 2003-05-26 | 2007-09-26 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
EP1803154B1 (en) | 2004-09-09 | 2010-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
JP2006108654A (ja) * | 2004-09-09 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 無線チップ |
JP2006269876A (ja) | 2005-03-25 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 静電気対策部品 |
JP2006313877A (ja) * | 2005-04-04 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 静電気対策部品 |
TW200702824A (en) * | 2005-06-02 | 2007-01-16 | Koninkl Philips Electronics Nv | LED assembly and module |
JP2008210828A (ja) * | 2007-02-23 | 2008-09-11 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
KR101028258B1 (ko) | 2007-02-13 | 2011-04-11 | 가시오게산키 가부시키가이샤 | 자성체 분말을 혼입하는 반도체장치 및 그 제조방법 |
JP5089652B2 (ja) * | 2009-06-12 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 複合化回路及び複合化回路を有する電子装置 |
JP5293696B2 (ja) * | 2010-08-05 | 2013-09-18 | 株式会社村田製作所 | 半導体装置 |
JP5536707B2 (ja) * | 2011-04-04 | 2014-07-02 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
JP6136061B2 (ja) * | 2012-12-13 | 2017-05-31 | 株式会社村田製作所 | 半導体装置 |
US10643985B2 (en) * | 2017-12-15 | 2020-05-05 | Qualcomm Incorporated | Capacitor array overlapped by on-chip inductor/transformer |
US10600731B2 (en) | 2018-02-20 | 2020-03-24 | Qualcomm Incorporated | Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer |
-
1993
- 1993-05-21 JP JP14288293A patent/JP3499255B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06333740A (ja) | 1994-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100311675B1 (ko) | 혼성 집적 회로 컴포넌트 및 하이브리드 집적 회로 부재 | |
JP3499255B2 (ja) | 複合集積回路部品の作製方法 | |
JP4591689B2 (ja) | Lc複合部品の製造方法 | |
EP1876610A1 (en) | Thin film capacitor and method for manufacturing same | |
JP3995619B2 (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
JP2005210090A (ja) | セラミック上の薄膜コンデンサー | |
JPH0745787A (ja) | 薄膜複合集積回路部品及びその製造方法 | |
JP4177560B2 (ja) | 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール | |
US20070077687A1 (en) | Method of producing circuit carriers with integrated passive components | |
JPH025019B2 (ja) | ||
JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
JP3597874B2 (ja) | 複合集積回路部品の製造方法 | |
JPH0745786A (ja) | 複合集積回路部品 | |
US20040202823A1 (en) | Ceramic laminate and method for manufacturing the same | |
JPS5917233A (ja) | 複合積層セラミツク部品の製造方法 | |
JP3290514B2 (ja) | 混成集積回路部品 | |
JP2001307923A (ja) | Lcフィルタ | |
JP3427270B2 (ja) | 複合集積回路装置 | |
JP2817553B2 (ja) | 半導体パッケージ構造及びその製造方法 | |
JPH0963845A (ja) | 積層部品およびその製造方法 | |
JPS6092697A (ja) | 複合積層セラミツク部品 | |
JPH1041468A (ja) | Mcm用シリコン基板とその製造方法 | |
JPS6088420A (ja) | 複合積層セラミツク部品 | |
JP3250166B2 (ja) | 積層複合電子部品 | |
JPH038572B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |