JPH1041468A - Ｍｃｍ用シリコン基板とその製造方法 - Google Patents
Ｍｃｍ用シリコン基板とその製造方法Info
- Publication number
- JPH1041468A JPH1041468A JP8194597A JP19459796A JPH1041468A JP H1041468 A JPH1041468 A JP H1041468A JP 8194597 A JP8194597 A JP 8194597A JP 19459796 A JP19459796 A JP 19459796A JP H1041468 A JPH1041468 A JP H1041468A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- lower electrode
- insulating layer
- decoupling capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 Ｓｉ基板の比抵抗値を１桁以上下げ、誘電体
の耐圧が増し漏洩電流が少ないデカップリングコンデン
サとそれを含むＭＣＭ用Ｓｉ基板の製造法を提供する。 【解決手段】 Ｓｉ基板１上に比抵抗値がＳｉ基板より
１桁以上低いＭｏＳｉ２層２を形成し、Ｓｉ基板と共に
下部電極を構成する。次にＭｏＳｉ２層上に良質な誘電
体であるＳｉＯ２絶縁層３とその上に複数の上部電極４
を形成し、その上に保護膜９を形成し前記電極間も絶縁
保護する。さらに複数の上部電極間でＭｏＳｉ２２上に
引出し電極５を形成し、上部と下部電極に各引出し端子
ａ１，ｂ１を形成する。こうしてＳｉＯ２層３を誘電体
として上部電極とＭｏＳｉ２の下部電極２との間にデカ
ップリングコンデンサが構成される。従って複数の上部
電極４の引出し端子ａ１の間に電源回路等を設けた場
合、回路に生じる有害高周波電流は引出し電極５と端子
ｂ１を経て接地される。良質ＳｉＯ２はＭｏＳｉ２表面
を酸化して得られる。
の耐圧が増し漏洩電流が少ないデカップリングコンデン
サとそれを含むＭＣＭ用Ｓｉ基板の製造法を提供する。 【解決手段】 Ｓｉ基板１上に比抵抗値がＳｉ基板より
１桁以上低いＭｏＳｉ２層２を形成し、Ｓｉ基板と共に
下部電極を構成する。次にＭｏＳｉ２層上に良質な誘電
体であるＳｉＯ２絶縁層３とその上に複数の上部電極４
を形成し、その上に保護膜９を形成し前記電極間も絶縁
保護する。さらに複数の上部電極間でＭｏＳｉ２２上に
引出し電極５を形成し、上部と下部電極に各引出し端子
ａ１，ｂ１を形成する。こうしてＳｉＯ２層３を誘電体
として上部電極とＭｏＳｉ２の下部電極２との間にデカ
ップリングコンデンサが構成される。従って複数の上部
電極４の引出し端子ａ１の間に電源回路等を設けた場
合、回路に生じる有害高周波電流は引出し電極５と端子
ｂ１を経て接地される。良質ＳｉＯ２はＭｏＳｉ２表面
を酸化して得られる。
Description
【０００１】
【発明の属する技術分野】電子機器を小型化、軽量化、
高速化する際にはＩＣ等の部品をマウントするマルチチ
ップモジュール（以下ＭＣＭという）は不可欠である。
本発明は、ＭＣＭを構成しているシリコン基板（以下Ｓ
ｉ基板という）の中のデカップリングコンデンサの特性
の改良に関する。
高速化する際にはＩＣ等の部品をマウントするマルチチ
ップモジュール（以下ＭＣＭという）は不可欠である。
本発明は、ＭＣＭを構成しているシリコン基板（以下Ｓ
ｉ基板という）の中のデカップリングコンデンサの特性
の改良に関する。
【０００２】
【従来の技術】ＭＣＭはＭＣＭ−Ｌ、ＭＣＭ−Ｃ、ＭＣ
Ｍ−Ｄの３タイプに大別される。ＭＣＭ−Ｌは、プリン
ト板の上に厚膜印刷などにより配線をさらに積み重ねる
方法で多層高密度配線を作るもの。ＭＣＭ−Ｃは、配線
層を厚膜印刷で形成したセラミックスのグリーンシート
を積層し焼結して多層配線を作るもの。ＭＣＭ−Ｄは、
Ｓｉ等の基板上にＩＣの多層配線を作る要領で配線層を
作るもの。これには半導体製造設備がそのまま使える利
点がある。Ｓｉ基板でできた高速動作用のＭＣＭ−Ｄの
電源回路はデカップリングコンデンサを介して接地され
る。これは、回路素子間が電源回路を介して好ましくな
い電気的結合を生じないようにするためである。このデ
カップリングコンデンサは、基本的には接地されたＳｉ
基板と、このＳｉ基板の表面を加熱酸化して得られる二
酸化珪素（ＳｉＯ2）誘電体層と、その上に形成した金
属電極とから構成されている。この複数の金属電極間に
電源回路等が構成される。以下の記載はＭＣＭ−Ｄタイ
プに関するので単にＭＣＭと記載する。
Ｍ−Ｄの３タイプに大別される。ＭＣＭ−Ｌは、プリン
ト板の上に厚膜印刷などにより配線をさらに積み重ねる
方法で多層高密度配線を作るもの。ＭＣＭ−Ｃは、配線
層を厚膜印刷で形成したセラミックスのグリーンシート
を積層し焼結して多層配線を作るもの。ＭＣＭ−Ｄは、
Ｓｉ等の基板上にＩＣの多層配線を作る要領で配線層を
作るもの。これには半導体製造設備がそのまま使える利
点がある。Ｓｉ基板でできた高速動作用のＭＣＭ−Ｄの
電源回路はデカップリングコンデンサを介して接地され
る。これは、回路素子間が電源回路を介して好ましくな
い電気的結合を生じないようにするためである。このデ
カップリングコンデンサは、基本的には接地されたＳｉ
基板と、このＳｉ基板の表面を加熱酸化して得られる二
酸化珪素（ＳｉＯ2）誘電体層と、その上に形成した金
属電極とから構成されている。この複数の金属電極間に
電源回路等が構成される。以下の記載はＭＣＭ−Ｄタイ
プに関するので単にＭＣＭと記載する。
【０００３】図５はデカップリングコンデンサを内装し
たシリコン基板の従来の一例を示す構造断面図である。
１１はＳｉ基板である。１２はＳｉ基板１１と下部電極
層１３との間の二酸化珪素からなる絶縁層である。１３
はアルミニウム（Ａｌ）からなる下部電極層である。１
４は酸化アルミ（Ａｌ2Ｏ3）からなる誘電体層である。
１５はアルミニウムからなる上部電極層（電源回路層）
である。１６は二酸化珪素からなる層間絶縁層である。
クラックが入らないよう圧縮応力は低くされている。１
７は第１の信号線層である。１８は第２の信号線層であ
る。複数の配線を行えるよう信号線層は区分されその間
は絶縁されている。これらの複数の信号線層の間に各種
の回路が構成される。１９は二酸化珪素からなる保護膜
である。
たシリコン基板の従来の一例を示す構造断面図である。
１１はＳｉ基板である。１２はＳｉ基板１１と下部電極
層１３との間の二酸化珪素からなる絶縁層である。１３
はアルミニウム（Ａｌ）からなる下部電極層である。１
４は酸化アルミ（Ａｌ2Ｏ3）からなる誘電体層である。
１５はアルミニウムからなる上部電極層（電源回路層）
である。１６は二酸化珪素からなる層間絶縁層である。
クラックが入らないよう圧縮応力は低くされている。１
７は第１の信号線層である。１８は第２の信号線層であ
る。複数の配線を行えるよう信号線層は区分されその間
は絶縁されている。これらの複数の信号線層の間に各種
の回路が構成される。１９は二酸化珪素からなる保護膜
である。
【０００４】下部電極層１３と上部電極層（電源回路
層）１５の間に構成されているデカップリングコンデン
サは上部電極層１５の間で構成される電源回路の不要な
高周波成分をグランドに流し去り、その他の信号層との
間に不測の電気的結合が生じるのを防止する。また、こ
のＳｉ基板は高周波回路で使用できるよう上部電極層
（電源回路層）１５とその上層に形成した第１の信号線
層１７との間は静電容量を減らすために厚く且つクラッ
クが入らないよう低圧縮応力の第２の絶縁層１６が形成
されていることに特徴がある。（ＵＳＰ 第５１３４５
３９号に記載がある。） 尚、デカップリングコンデンサを構成する酸化アルミか
らなる誘電体層１４を下部電極層１３の陽極酸化で作る
とすれば量産が難しい。
層）１５の間に構成されているデカップリングコンデン
サは上部電極層１５の間で構成される電源回路の不要な
高周波成分をグランドに流し去り、その他の信号層との
間に不測の電気的結合が生じるのを防止する。また、こ
のＳｉ基板は高周波回路で使用できるよう上部電極層
（電源回路層）１５とその上層に形成した第１の信号線
層１７との間は静電容量を減らすために厚く且つクラッ
クが入らないよう低圧縮応力の第２の絶縁層１６が形成
されていることに特徴がある。（ＵＳＰ 第５１３４５
３９号に記載がある。） 尚、デカップリングコンデンサを構成する酸化アルミか
らなる誘電体層１４を下部電極層１３の陽極酸化で作る
とすれば量産が難しい。
【０００５】一方、ＭＣＭを構成するＳｉ基板の比抵抗
は１ｍΩｃｍ程度が限度である。そのため電源回路等に
使われるＭＣＭのデカップリングコンデンサの高速動作
域での特性を高めるためにシリコン基板部分の比抵抗の
値を下げること、デカップリングコンデンサを構成する
誘電体の特性を改良すること等が必要になっている。ま
た、ＭＣＭの下部電極層にＳｉ基板を使用すると、シリ
コン基板内に複数のコンデンサを作る場合は片側は必ず
共通の電位になり、これ以外の使い方はできない。（Ｕ
ＳＰ 第４６７５７１７号に記載がある。） これらＳｉ基板を構成しているアルミニウムや二酸化珪
素の各層の加工にはフォトリゾグラフとエッチングによ
る一般的な工程を用いることができる。
は１ｍΩｃｍ程度が限度である。そのため電源回路等に
使われるＭＣＭのデカップリングコンデンサの高速動作
域での特性を高めるためにシリコン基板部分の比抵抗の
値を下げること、デカップリングコンデンサを構成する
誘電体の特性を改良すること等が必要になっている。ま
た、ＭＣＭの下部電極層にＳｉ基板を使用すると、シリ
コン基板内に複数のコンデンサを作る場合は片側は必ず
共通の電位になり、これ以外の使い方はできない。（Ｕ
ＳＰ 第４６７５７１７号に記載がある。） これらＳｉ基板を構成しているアルミニウムや二酸化珪
素の各層の加工にはフォトリゾグラフとエッチングによ
る一般的な工程を用いることができる。
【０００６】
【発明が解決しようとする課題】先に説明したＭＣＭの
デカップリングコンデンサの特性を改良するために、シ
リコン基板の比抵抗の値を実質的に一桁以上下げる構成
にすると共に、デカップリングコンデンサ中の誘電体の
耐圧を増し、リーク電流が少ないものにする。また、こ
のようなデカップリングコンデンサを含むＭＣＭ用シリ
コン基板の製造方法を提供する。
デカップリングコンデンサの特性を改良するために、シ
リコン基板の比抵抗の値を実質的に一桁以上下げる構成
にすると共に、デカップリングコンデンサ中の誘電体の
耐圧を増し、リーク電流が少ないものにする。また、こ
のようなデカップリングコンデンサを含むＭＣＭ用シリ
コン基板の製造方法を提供する。
【０００７】
（１）一つの面に６Ａ族金属のシリサイド層を形成して
下部電極層としたＳｉ基板と、この下部電極層の上に形
成した二酸化珪素の絶縁層（誘電体層）と、この絶縁層
の上に形成した配線用を兼ねた上部電極とから構成した
デカップリングコンデンサを含むＭＣＭ用シリコン基
板。 （２）一つの面が二酸化珪素からなる第１の絶縁層で覆
われたシリコン基板と、この第１の絶縁層の上に形成し
た６Ａ族金属からなる下部電極層と、この下部電極層の
上に形成した前記の６Ａ族金属のシリサイド層と、この
シリサイド層の上に形成した二酸化珪素からなる第２の
絶縁層（誘電体層）と、この第２の絶縁層の上に形成し
た配線用を兼ねた上部電極とから構成したデカップリン
グコンデンサを含むＭＣＭ用シリコン基板。 （３）デカップリングコンデンサの下部電極を構成する
シリコン基板の上に６Ａ族金属層を形成する工程と、前
記シリコン基板と６Ａ族金属層を加熱して、シリサイド
層を形成する工程と、更に加熱してこのシリサイド層の
成分元素である６Ａ族金属の酸化物を昇華させることに
より前記シリサイド層の上に二酸化珪素からなる良質の
絶縁層（誘電体層）を形成させる工程と、この絶縁層の
上に配線用を兼ねた前記デカップリングコンデンサの上
部電極を形成させる工程とを含むＭＣＭ用シリコン基板
の製造方法。 （４）一つの面が二酸化珪素からなる第１の絶縁層で覆
われたシリコン基板の上にデカップリングコンデンサの
下部電極を構成する６Ａ族金属層を形成する工程と、こ
の金属層の上にシリコン層を形成する工程と、前記シリ
コン層と６Ａ族金属層を加熱して、シリサイド層を形成
する工程と、更に加熱してこのシリサイド層の成分元素
である６Ａ族金属の酸化物を昇華させることにより前記
シリサイド層の上に二酸化珪素からなる良質の絶縁層
（誘電体層）を形成させる工程と、この絶縁層の上に配
線用を兼ねた前記デカップリングコンデンサの上部電極
を形成させる工程とを含むＭＣＭ用シリコン基板の製造
方法。
下部電極層としたＳｉ基板と、この下部電極層の上に形
成した二酸化珪素の絶縁層（誘電体層）と、この絶縁層
の上に形成した配線用を兼ねた上部電極とから構成した
デカップリングコンデンサを含むＭＣＭ用シリコン基
板。 （２）一つの面が二酸化珪素からなる第１の絶縁層で覆
われたシリコン基板と、この第１の絶縁層の上に形成し
た６Ａ族金属からなる下部電極層と、この下部電極層の
上に形成した前記の６Ａ族金属のシリサイド層と、この
シリサイド層の上に形成した二酸化珪素からなる第２の
絶縁層（誘電体層）と、この第２の絶縁層の上に形成し
た配線用を兼ねた上部電極とから構成したデカップリン
グコンデンサを含むＭＣＭ用シリコン基板。 （３）デカップリングコンデンサの下部電極を構成する
シリコン基板の上に６Ａ族金属層を形成する工程と、前
記シリコン基板と６Ａ族金属層を加熱して、シリサイド
層を形成する工程と、更に加熱してこのシリサイド層の
成分元素である６Ａ族金属の酸化物を昇華させることに
より前記シリサイド層の上に二酸化珪素からなる良質の
絶縁層（誘電体層）を形成させる工程と、この絶縁層の
上に配線用を兼ねた前記デカップリングコンデンサの上
部電極を形成させる工程とを含むＭＣＭ用シリコン基板
の製造方法。 （４）一つの面が二酸化珪素からなる第１の絶縁層で覆
われたシリコン基板の上にデカップリングコンデンサの
下部電極を構成する６Ａ族金属層を形成する工程と、こ
の金属層の上にシリコン層を形成する工程と、前記シリ
コン層と６Ａ族金属層を加熱して、シリサイド層を形成
する工程と、更に加熱してこのシリサイド層の成分元素
である６Ａ族金属の酸化物を昇華させることにより前記
シリサイド層の上に二酸化珪素からなる良質の絶縁層
（誘電体層）を形成させる工程と、この絶縁層の上に配
線用を兼ねた前記デカップリングコンデンサの上部電極
を形成させる工程とを含むＭＣＭ用シリコン基板の製造
方法。
【０００８】
【発明の実施の形態】本発明は主として次の点に着目し
たものである。 ａ．モリブデン（Ｍｏ）やタングステン（Ｗ）等の６Ａ
族金属のシリサイドであるＭｏＳｉ2やＷＳｉ2の比抵抗
はほぼ５０〜１００μΩｍであり、高濃度のＳｉ基板よ
り１桁以上小さい点。 ｂ．上記のシリサイド（ＭｏＳｉ2）や（ＷＳｉ2）の表
面を酸化することにより、同時にこれら金属の酸化物を
昇華させることにより良質の二酸化珪素誘電体層を形成
させることができる点。 図１は本発明のデカップリングコンデンサを内装したＳ
ｉ基板の構造断面図である。１は高濃度のＳｉ基板であ
る。２はＳｉ基板のうえに形成したモリブデンシリサイ
ド層（ＭｏＳｉ2）であり、Ｓｉ基板１と共に下部電極
を構成する。３はモリブデンシリサイド層２の上に形成
した二酸化珪素の絶縁層であり良好な特性の誘電体であ
る。４は絶縁層３の上に形成した上部電極でありこの電
極間も保護膜９により絶縁保護されている。複数の上部
電極４の間に電源回路等が構成される。５はモリブデン
シリサイド２の上に形成した引き出し電極である。ａ
１、ｂ１はそれぞれの電極引き出し端子である。
たものである。 ａ．モリブデン（Ｍｏ）やタングステン（Ｗ）等の６Ａ
族金属のシリサイドであるＭｏＳｉ2やＷＳｉ2の比抵抗
はほぼ５０〜１００μΩｍであり、高濃度のＳｉ基板よ
り１桁以上小さい点。 ｂ．上記のシリサイド（ＭｏＳｉ2）や（ＷＳｉ2）の表
面を酸化することにより、同時にこれら金属の酸化物を
昇華させることにより良質の二酸化珪素誘電体層を形成
させることができる点。 図１は本発明のデカップリングコンデンサを内装したＳ
ｉ基板の構造断面図である。１は高濃度のＳｉ基板であ
る。２はＳｉ基板のうえに形成したモリブデンシリサイ
ド層（ＭｏＳｉ2）であり、Ｓｉ基板１と共に下部電極
を構成する。３はモリブデンシリサイド層２の上に形成
した二酸化珪素の絶縁層であり良好な特性の誘電体であ
る。４は絶縁層３の上に形成した上部電極でありこの電
極間も保護膜９により絶縁保護されている。複数の上部
電極４の間に電源回路等が構成される。５はモリブデン
シリサイド２の上に形成した引き出し電極である。ａ
１、ｂ１はそれぞれの電極引き出し端子である。
【０００９】動作の説明 二酸化珪素２を誘電体とし、上部電極４とモリブデンシ
リサイドの下部電極２との間にデカップリングコンデン
サが構成される。従って、複数の上部電極４の引き出し
端子ａ１の間に電源回路等を構成した場合には、この回
路に誘起された有害な高周波電流はモリブデンシリサイ
ド層２、引き出し電極５、引き出し端子ｂ１を通って接
地される。また、絶縁層（誘電体）が従来の酸化アルミ
ニウムＡｌ2Ｏ3である場合の耐圧が５ＭＶ／ｃｍ、リー
ク電流が１ｎＡ／ｃｍ2であるのに対して、本発明によ
るモリブデンシリサイド２を酸化して形成した二酸化珪
素の絶縁層（誘電体）では耐圧が８ＭＶ／ｃｍ、リーク
電流が１０ｐＡ／ｃｍ2と大きく改善することができ
た。
リサイドの下部電極２との間にデカップリングコンデン
サが構成される。従って、複数の上部電極４の引き出し
端子ａ１の間に電源回路等を構成した場合には、この回
路に誘起された有害な高周波電流はモリブデンシリサイ
ド層２、引き出し電極５、引き出し端子ｂ１を通って接
地される。また、絶縁層（誘電体）が従来の酸化アルミ
ニウムＡｌ2Ｏ3である場合の耐圧が５ＭＶ／ｃｍ、リー
ク電流が１ｎＡ／ｃｍ2であるのに対して、本発明によ
るモリブデンシリサイド２を酸化して形成した二酸化珪
素の絶縁層（誘電体）では耐圧が８ＭＶ／ｃｍ、リーク
電流が１０ｐＡ／ｃｍ2と大きく改善することができ
た。
【００１０】図２はデカップリングコンデンサを二酸化
珪素の第１の絶縁層を隔ててＳｉ基板の上に構成した構
造断面図である。２１は高濃度のＳｉ基板である。２２
はＳｉ基板の上に形成した二酸化珪素（ＳｉＯ2）の第
１の絶縁層である。２３は６Ａ族金属、例としてモリブ
デンからなる下部電極層である。２４はモリブデンシリ
サイドである。モリブデンの下部電極層２３の一部を構
成する。２５はモリブデンシリサイド２４の上に形成し
た二酸化珪素の絶縁層であり良好な特性の誘電体層であ
る。２６は絶縁層２５の上に形成した上部電極であり電
極間も二酸化珪素の絶縁層により絶縁される。複数の上
部電極２６の間で源回路等が構成される。下部電極層２
４と絶縁層２５と上部電極２６の間にデカップリングコ
ンデンサが形成されている。ａ１、ｂ１及びａ２、ｂ２
それぞれの層の引き出し端子は分離されている。
珪素の第１の絶縁層を隔ててＳｉ基板の上に構成した構
造断面図である。２１は高濃度のＳｉ基板である。２２
はＳｉ基板の上に形成した二酸化珪素（ＳｉＯ2）の第
１の絶縁層である。２３は６Ａ族金属、例としてモリブ
デンからなる下部電極層である。２４はモリブデンシリ
サイドである。モリブデンの下部電極層２３の一部を構
成する。２５はモリブデンシリサイド２４の上に形成し
た二酸化珪素の絶縁層であり良好な特性の誘電体層であ
る。２６は絶縁層２５の上に形成した上部電極であり電
極間も二酸化珪素の絶縁層により絶縁される。複数の上
部電極２６の間で源回路等が構成される。下部電極層２
４と絶縁層２５と上部電極２６の間にデカップリングコ
ンデンサが形成されている。ａ１、ｂ１及びａ２、ｂ２
それぞれの層の引き出し端子は分離されている。
【００１１】動作の説明 酸化シリコン２５を誘電体とし、上部電極２６とモリブ
デンシリサイドの下部電極２４との間にデカップリング
コンデンサが構成される。従って、複数の上部電極２６
の引き出し端子ａ１、ｂ２の間に電源回路等を構成した
場合には、この回路に誘起された有害な高周波電流はモ
リブデンシリサイド層２４、下部電極層２３、引き出し
端子ｂ１、ａ２を通って接地される。また、それぞれの
下部電極層２３は第１の絶縁層２２によりＳｉ基板２１
から絶縁されているので、複数の電源回路等をそれぞれ
独立した回路として構成することができる。耐圧やリー
ク電流の改善は図１の場合と同じである。
デンシリサイドの下部電極２４との間にデカップリング
コンデンサが構成される。従って、複数の上部電極２６
の引き出し端子ａ１、ｂ２の間に電源回路等を構成した
場合には、この回路に誘起された有害な高周波電流はモ
リブデンシリサイド層２４、下部電極層２３、引き出し
端子ｂ１、ａ２を通って接地される。また、それぞれの
下部電極層２３は第１の絶縁層２２によりＳｉ基板２１
から絶縁されているので、複数の電源回路等をそれぞれ
独立した回路として構成することができる。耐圧やリー
ク電流の改善は図１の場合と同じである。
【００１２】図３は図１で説明した本発明のシリコン基
板を製造する工程の説明図である。この図３に従ってＳ
ｉ基板の製造工程を説明する。 第１工程 図３ａ 高濃度のＳｉ基板１の上にモリブデン６（Ｍｏ）等の６
Ａ族金属を蒸着またはスパッタリングにより形成する。
以下モリブデンを例に説明する。 第２工程 図３ｂ 次に第１工程で作成したＳｉ基板１とその上に形成した
モリブデン６の金属層を窒素ガスＮ2の雰囲気の中で１
０００°Ｃ、１分間熱処理（ランプアニール等）をし
て、基板のＳｉと反応させてモリブデンをシリサイド化
する。こうしてできたモリブデンシリサイド２（ＭｏＳ
ｉ2）とＳｉ基板１が一体となって下部電極層を形成す
るので、比抵抗はＳｉ単独の基板に比べて１０分の１以
下に小さくなる。
板を製造する工程の説明図である。この図３に従ってＳ
ｉ基板の製造工程を説明する。 第１工程 図３ａ 高濃度のＳｉ基板１の上にモリブデン６（Ｍｏ）等の６
Ａ族金属を蒸着またはスパッタリングにより形成する。
以下モリブデンを例に説明する。 第２工程 図３ｂ 次に第１工程で作成したＳｉ基板１とその上に形成した
モリブデン６の金属層を窒素ガスＮ2の雰囲気の中で１
０００°Ｃ、１分間熱処理（ランプアニール等）をし
て、基板のＳｉと反応させてモリブデンをシリサイド化
する。こうしてできたモリブデンシリサイド２（ＭｏＳ
ｉ2）とＳｉ基板１が一体となって下部電極層を形成す
るので、比抵抗はＳｉ単独の基板に比べて１０分の１以
下に小さくなる。
【００１３】第３工程 図３ｃ 次に第２工程で作成したＳｉ基板１とその上に形成した
モリブデンシリサイド２（ＭｏＳｉ2）を酸素ガスＯ2雰
囲気の中で１０００°Ｃ、６０分間酸化する。するとモ
リブデンシリサイ２の上に二酸化珪素３が約６００Å成
長する。この時、モリブデン６は酸化され酸化モリブデ
ン７（ＭｏＯ3）ができるが７９０°Ｃで昇華する物質
なのでので、１０００°Ｃで酸化すると良質の二酸化珪
素３だけが残る。 第４工程 図３ｄ この二酸化珪素３の上にアルミニウム等を蒸着して上部
電極４を作る。この上部電極４及び誘電体３は必要なパ
ターンにエッチングする。また、上部電極４以下の各層
を取り除いて露出したモリブデンシリサイド２上に金属
蒸着法などにより引き出し電極５を形成する。このよう
にして図１に示すデカップリングコンデンサを含むＭＣ
Ｍ用シリコン基板を製造する。
モリブデンシリサイド２（ＭｏＳｉ2）を酸素ガスＯ2雰
囲気の中で１０００°Ｃ、６０分間酸化する。するとモ
リブデンシリサイ２の上に二酸化珪素３が約６００Å成
長する。この時、モリブデン６は酸化され酸化モリブデ
ン７（ＭｏＯ3）ができるが７９０°Ｃで昇華する物質
なのでので、１０００°Ｃで酸化すると良質の二酸化珪
素３だけが残る。 第４工程 図３ｄ この二酸化珪素３の上にアルミニウム等を蒸着して上部
電極４を作る。この上部電極４及び誘電体３は必要なパ
ターンにエッチングする。また、上部電極４以下の各層
を取り除いて露出したモリブデンシリサイド２上に金属
蒸着法などにより引き出し電極５を形成する。このよう
にして図１に示すデカップリングコンデンサを含むＭＣ
Ｍ用シリコン基板を製造する。
【００１４】次に図２で示す本発明のシリコン基板を製
造する工程を次に説明する。 第１工程 図４ａ 図４で示した構造のＳｉ基板２１は、図１に示した高濃
度のＳｉ基板１に相当する。このＳｉ基板２１の１つの
面を加熱酸化して表面に第１の絶縁層２２を形成する。 第２工程 図４ｂ この上にモリブデン等の６Ａ族金属の蒸着またはスパッ
タリング法により下部電極層２３を形成する。 第３工程 図４ｃ 下部電極層２３の上にＣＶＤ法等によりシリコン（Ｓ
ｉ）層を形成する。尚、第２工程でモリブデン（Ｍｏ）
とシリコン（Ｓｉ）を同時スパッタ又は同時蒸着するこ
とも可能である。これらを窒素ガス（Ｎ2）の雰囲気の
中で１０００°Ｃ、１分間熱処理（ランプアニール等）
をしてシリサイド化する。こうしてできたモリブデンシ
リサイド２４とその下にあるモリブデン等の６Ａ族金属
の下部電極層２３が一体となって下部電極を形成するの
で、比抵抗はＳｉ単独の基板に比べて１０分の１以下に
小さくなる。
造する工程を次に説明する。 第１工程 図４ａ 図４で示した構造のＳｉ基板２１は、図１に示した高濃
度のＳｉ基板１に相当する。このＳｉ基板２１の１つの
面を加熱酸化して表面に第１の絶縁層２２を形成する。 第２工程 図４ｂ この上にモリブデン等の６Ａ族金属の蒸着またはスパッ
タリング法により下部電極層２３を形成する。 第３工程 図４ｃ 下部電極層２３の上にＣＶＤ法等によりシリコン（Ｓ
ｉ）層を形成する。尚、第２工程でモリブデン（Ｍｏ）
とシリコン（Ｓｉ）を同時スパッタ又は同時蒸着するこ
とも可能である。これらを窒素ガス（Ｎ2）の雰囲気の
中で１０００°Ｃ、１分間熱処理（ランプアニール等）
をしてシリサイド化する。こうしてできたモリブデンシ
リサイド２４とその下にあるモリブデン等の６Ａ族金属
の下部電極層２３が一体となって下部電極を形成するの
で、比抵抗はＳｉ単独の基板に比べて１０分の１以下に
小さくなる。
【００１５】第４工程 図４ｄ 次に第３工程で作成したモリブデンシリサイド２４とそ
の下にあるモリブデン等の６Ａ族金属の下部電極層２３
を酸素ガスＯ2雰囲気の中で１０００°Ｃ、６０分間酸
化する。するとモリブデンシリサイ２４の上に二酸化珪
素の絶縁層２５が約６００Å成長する。同時に下部電極
層２３のモリブデンは酸化され酸化モリブデン（ＭｏＯ
3）ができるが７９０°Ｃで昇華する物質なのでので、
１０００°Ｃで酸化した場合は良質の二酸化珪素の絶縁
層２５だけが残る。 第５工程 図４ｅ この絶縁層２５の上にアルミニウム等を蒸着して上部電
極２６を作る。この上部電極２６及び絶縁層２５は必要
なパターンにエッチングする。また、上部電極２６及び
絶縁層２５を取り除いて露出したモリブデンシリサイド
２４上に金属蒸着法などにより引き出し電極ｂ１、ａ２
等を形成する。このようにして図２に示すデカップリン
グコンデンサを含むＭＣＭ用シリコン基板を製造する。
の下にあるモリブデン等の６Ａ族金属の下部電極層２３
を酸素ガスＯ2雰囲気の中で１０００°Ｃ、６０分間酸
化する。するとモリブデンシリサイ２４の上に二酸化珪
素の絶縁層２５が約６００Å成長する。同時に下部電極
層２３のモリブデンは酸化され酸化モリブデン（ＭｏＯ
3）ができるが７９０°Ｃで昇華する物質なのでので、
１０００°Ｃで酸化した場合は良質の二酸化珪素の絶縁
層２５だけが残る。 第５工程 図４ｅ この絶縁層２５の上にアルミニウム等を蒸着して上部電
極２６を作る。この上部電極２６及び絶縁層２５は必要
なパターンにエッチングする。また、上部電極２６及び
絶縁層２５を取り除いて露出したモリブデンシリサイド
２４上に金属蒸着法などにより引き出し電極ｂ１、ａ２
等を形成する。このようにして図２に示すデカップリン
グコンデンサを含むＭＣＭ用シリコン基板を製造する。
【００１６】
（１）ＭＣＭ内のデカップリングコンデンサの下部電極
層はＳｉ基板の上に６Ａ族金属のシリサイドを形成する
構造としたために、Ｓｉ基板の比抵抗はＳｉ単独の構造
に比べて実質的に一桁以上下げることができた。 （２）モリブデンシリサイドを酸化させることによりで
きる二酸化珪素は良質の絶縁体であり誘電体であるの
で、従来の酸化アルミニウムに比べて耐圧が大きく且つ
リーク電流が少ない点で優れたデカップリングコンデン
サを実現することができた。 （３）下部電極層をモリブデンにしその上にモリブデン
シリサイドを形成したため下部電極層とその引き出し電
極との接続抵抗も同様に下げることができた。これらの
改良により、高い周波数領域でのデカップリング効果を
大きくすることができた。 （４）図２の場合のようにシリコン基板の上に第１の絶
縁層を設けてその上にデカップリングコンデンサを形成
した場合は、複数の回路が混在していてもそれぞれの回
路を独立に接地することができる。 （５）モリブデンシリサイドを加熱酸化させるだけでデ
カップリングコンデンサの誘電体層を容易に作ることが
可能になった。
層はＳｉ基板の上に６Ａ族金属のシリサイドを形成する
構造としたために、Ｓｉ基板の比抵抗はＳｉ単独の構造
に比べて実質的に一桁以上下げることができた。 （２）モリブデンシリサイドを酸化させることによりで
きる二酸化珪素は良質の絶縁体であり誘電体であるの
で、従来の酸化アルミニウムに比べて耐圧が大きく且つ
リーク電流が少ない点で優れたデカップリングコンデン
サを実現することができた。 （３）下部電極層をモリブデンにしその上にモリブデン
シリサイドを形成したため下部電極層とその引き出し電
極との接続抵抗も同様に下げることができた。これらの
改良により、高い周波数領域でのデカップリング効果を
大きくすることができた。 （４）図２の場合のようにシリコン基板の上に第１の絶
縁層を設けてその上にデカップリングコンデンサを形成
した場合は、複数の回路が混在していてもそれぞれの回
路を独立に接地することができる。 （５）モリブデンシリサイドを加熱酸化させるだけでデ
カップリングコンデンサの誘電体層を容易に作ることが
可能になった。
【図１】本発明の一実施形態を示すデカップリングコン
デンサを内装したシリコン基板の断面構造図である。
デンサを内装したシリコン基板の断面構造図である。
【図２】デカップリングコンデンサを内装したシリコン
基板の他の一例を示す断面構造図である。
基板の他の一例を示す断面構造図である。
【図３】本発明のシリコン基板を製造する工程の説明図
である。
である。
【図４】本発明のシリコン基板を製造する工程の他の一
例の説明図である。
例の説明図である。
【図５】デカップリングコンデンサを内装したシリコン
基板の従来の一例を示す断面構造図である。
基板の従来の一例を示す断面構造図である。
１、２１ Ｓｉ基板 ２ モリブデンシリサイド ３ 絶縁層 ４、２６ 上部電極 ５ 引き出し電極 ６ モリブデン ７ 酸化モリブデン（ＭｏＯ3） ９、１９ 保護膜 １１ 高濃度のＳｉ基板 １２、２２ 第１の絶縁層 １３ 下部電極層 １４ 誘電体層 １５ 上部電極層 １６ 第２の絶縁層 １７ 第１信号線層 １８ 第２信号線層 ２３ 下部電極層 ２４ モリブデンシリサイド層 ２５ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108 21/8242
Claims (4)
- 【請求項１】一つの面に６Ａ族金属のシリサイド層を形
成して下部電極層としたシリコン基板と、この下部電極
層の上に形成した二酸化珪素の絶縁層（誘電体層）と、
この絶縁層の上に形成した配線用を兼ねた上部電極とか
ら構成したデカップリングコンデンサを含むことを特徴
とするＭＣＭ用シリコン基板。 - 【請求項２】一つの面が二酸化珪素からなる第１の絶縁
層で覆われたシリコン基板と、この第１の絶縁層の上に
形成した６Ａ族金属からなる下部電極層と、この下部電
極層の上に形成した前記の６Ａ族金属のシリサイド層
と、このシリサイド層の上に形成した二酸化珪素からな
る第２の絶縁層（誘電体層）と、この第２の絶縁層の上
に形成した配線用を兼ねた上部電極とから構成したデカ
ップリングコンデンサを含むことを特徴とするＭＣＭ用
シリコン基板。 - 【請求項３】デカップリングコンデンサの下部電極を構
成するシリコン基板の上に６Ａ族金属層を形成する工程
と、前記シリコン基板と６Ａ族金属層を加熱して、シリ
サイド層を形成する工程と、更に加熱してこのシリサイ
ド層の成分元素である６Ａ族金属の酸化物を昇華させる
ことにより前記シリサイド層の上に二酸化珪素からなる
良質の絶縁層（誘電体層）を形成させる工程と、この絶
縁層の上に配線用を兼ねた前記デカップリングコンデン
サの上部電極を形成させる工程とを含むことを特徴とす
る請求項１記載のＭＣＭ用シリコン基板の製造方法。 - 【請求項４】一つの面が二酸化珪素からなる第１の絶縁
層で覆われたシリコン基板の上にデカップリングコンデ
ンサの下部電極を構成する６Ａ族金属層を形成する工程
と、この金属層の上にシリコン層を形成する工程と、前
記シリコン層と６Ａ族金属層を加熱して、シリサイド層
を形成する工程と、更に加熱してこのシリサイド層の成
分元素である６Ａ族金属の酸化物を昇華させることによ
り前記シリサイド層の上に二酸化珪素からなる良質の絶
縁層（誘電体層）を形成させる工程と、この絶縁層の上
に配線用を兼ねた前記デカップリングコンデンサの上部
電極を形成させる工程とを含むことを特徴とする請求項
２記載のＭＣＭ用シリコン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194597A JPH1041468A (ja) | 1996-07-24 | 1996-07-24 | Ｍｃｍ用シリコン基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194597A JPH1041468A (ja) | 1996-07-24 | 1996-07-24 | Ｍｃｍ用シリコン基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041468A true JPH1041468A (ja) | 1998-02-13 |
Family
ID=16327201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8194597A Pending JPH1041468A (ja) | 1996-07-24 | 1996-07-24 | Ｍｃｍ用シリコン基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041468A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003075361A3 (en) * | 2002-03-07 | 2003-12-31 | Philips Intellectual Property | Monolithic integrated soi circuit with capacitor |
| US6696733B2 (en) * | 1997-10-27 | 2004-02-24 | Seiko Epson Corporation | Semiconductor devices including electrode structure |
| KR100479823B1 (ko) * | 2002-07-19 | 2005-03-30 | 주식회사 하이닉스반도체 | 반도체소자의 디커플링 캐패시터 및 그 형성방법 |
| JP2005175491A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 金属−絶縁体−金属キャパシタを含む半導体素子及びその製造方法 |
-
1996
- 1996-07-24 JP JP8194597A patent/JPH1041468A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6696733B2 (en) * | 1997-10-27 | 2004-02-24 | Seiko Epson Corporation | Semiconductor devices including electrode structure |
| WO2003075361A3 (en) * | 2002-03-07 | 2003-12-31 | Philips Intellectual Property | Monolithic integrated soi circuit with capacitor |
| CN100379030C (zh) * | 2002-03-07 | 2008-04-02 | Nxp股份有限公司 | 具有电容器的单片集成soi电路 |
| KR100479823B1 (ko) * | 2002-07-19 | 2005-03-30 | 주식회사 하이닉스반도체 | 반도체소자의 디커플링 캐패시터 및 그 형성방법 |
| JP2005175491A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 金属−絶縁体−金属キャパシタを含む半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100311675B1 (ko) | 혼성 집적 회로 컴포넌트 및 하이브리드 집적 회로 부재 | |
| JP2004134806A (ja) | 同時焼成セラミックコンデンサ、およびプリント配線基板で使用するためのセラミックコンデンサを形成する方法 | |
| JP3499255B2 (ja) | 複合集積回路部品の作製方法 | |
| JPH1041468A (ja) | Ｍｃｍ用シリコン基板とその製造方法 | |
| JPH0745787A (ja) | 薄膜複合集積回路部品及びその製造方法 | |
| JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
| US3894872A (en) | Technique for fabricating high Q MIM capacitors | |
| JP2000022105A5 (ja) | ||
| JP3597874B2 (ja) | 複合集積回路部品の製造方法 | |
| JPH0745786A (ja) | 複合集積回路部品 | |
| JPS617649A (ja) | 回路板の形成方法 | |
| JPH08134388A (ja) | 導電性インキ | |
| JPH1084082A (ja) | Ｍｃｍ用シリコン基板 | |
| JP2005136074A (ja) | コンデンサおよび直列コンデンサならびに可変コンデンサ | |
| KR0157119B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH06132479A (ja) | 半導体装置およびその製造方法 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JPH06140215A (ja) | 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法 | |
| JP3427270B2 (ja) | 複合集積回路装置 | |
| WO1979000860A1 (en) | Ceramic condenser and method of manufacturing the same | |
| JPS6077492A (ja) | セラミック多層配線基板の製造法 | |
| JPH06120674A (ja) | 回路基板の製造方法 | |
| JPH01186656A (ja) | 半導体装置 | |
| JPH0964500A (ja) | セラミック配線基板 | |
| JPH02156563A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |