JPH01186656A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01186656A JPH01186656A JP63005912A JP591288A JPH01186656A JP H01186656 A JPH01186656 A JP H01186656A JP 63005912 A JP63005912 A JP 63005912A JP 591288 A JP591288 A JP 591288A JP H01186656 A JPH01186656 A JP H01186656A
- Authority
- JP
- Japan
- Prior art keywords
- input circuit
- circuit protection
- wiring
- protection resistance
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体装置の入力回路
保護抵抗直下の構造に関する。
保護抵抗直下の構造に関する。
本発明は半導体装置の入力回路保護抵抗直下にゲート配
線と同時にダミーパターンを形成することにより、入力
回路保護抵抗直下の静電耐圧を上げ、品質を向上させる
ものである。
線と同時にダミーパターンを形成することにより、入力
回路保護抵抗直下の静電耐圧を上げ、品質を向上させる
ものである。
従来、多結晶シリコンより成る第２層配線を用いた入力
回路保護抵抗を有する半導体装置では、第２図に示すよ
うに入力回路保護抵抗４と基板１の間にＬＯＧＯ８２及
び第１層ゲート配線と第２層配線間の層間絶縁膜３のみ
を設ｃフて絶縁を確保していた。
回路保護抵抗を有する半導体装置では、第２図に示すよ
うに入力回路保護抵抗４と基板１の間にＬＯＧＯ８２及
び第１層ゲート配線と第２層配線間の層間絶縁膜３のみ
を設ｃフて絶縁を確保していた。
しかし、従来技術では第１層ゲート配線形成後の洗浄を
目的としたウェットエツチング工程や、微細化に伴うＬ
ＤＤ）ランジスタ形成時のドライエツチング工程等によ
りＬＯＧＯ３２は眉間絶縁膜３を形成するまでの間に膜
厚が減少し、その結果入力回路保護抵抗４と基板１の間
の静電耐圧が低下し、静電気等により入力回路ｉ護抵抗
４と基板１の間で絶縁破壊を生じる場合があり、まなこ
のような絶縁破壊を防ぐために入力回路保護抵抗４の抵
抗値を低下させると入力回路の誤動作や破壊を引き起こ
す原因となり、品質を向上させるうえで大きな制約とな
っている。
目的としたウェットエツチング工程や、微細化に伴うＬ
ＤＤ）ランジスタ形成時のドライエツチング工程等によ
りＬＯＧＯ３２は眉間絶縁膜３を形成するまでの間に膜
厚が減少し、その結果入力回路保護抵抗４と基板１の間
の静電耐圧が低下し、静電気等により入力回路ｉ護抵抗
４と基板１の間で絶縁破壊を生じる場合があり、まなこ
のような絶縁破壊を防ぐために入力回路保護抵抗４の抵
抗値を低下させると入力回路の誤動作や破壊を引き起こ
す原因となり、品質を向上させるうえで大きな制約とな
っている。
そこで本発明はこのような問題点を解決するためのもの
で、その目的は工程数を増加させることなく入力回路保
護抵抗直下のＬＯＣＯ８を保護し膜厚減少を防止するも
のである。
で、その目的は工程数を増加させることなく入力回路保
護抵抗直下のＬＯＣＯ８を保護し膜厚減少を防止するも
のである。
本発明の半導体装置は、多結晶シリコン、高融点金属ま
たは多結晶シリコンと高融点金属のポリサイドから成る
第１層ゲート配線と、多結晶シリコンから成る第２層配
線を有し、かつ入力回路保護抵抗が該第２層配線により
形成される半導体装置において、該入力回路保護抵抗直
下に該第１層ゲート配線と同時に形成されたダミーパタ
ーンを有することを特徴とする。
たは多結晶シリコンと高融点金属のポリサイドから成る
第１層ゲート配線と、多結晶シリコンから成る第２層配
線を有し、かつ入力回路保護抵抗が該第２層配線により
形成される半導体装置において、該入力回路保護抵抗直
下に該第１層ゲート配線と同時に形成されたダミーパタ
ーンを有することを特徴とする。
以下、本発明について実施例に基づいて詳細に説明する
。
。
第１図は本発明の実施例の一例を示す断面図である。１
は基板、２はＬＯＣＯ３，３は第１層ゲート配線と第２
層配線の間の層間絶縁膜、４は第２層配線により形成さ
れた入力回路保護抵抗、５は第２層配線とＡＬ配線の間
の層間絶縁膜、６は入力回路保護抵抗を入力端子及び入
力回路と接続するＡＬ配線、７は第１Ｆｉｉゲート配線
と同時に形成されたダミーパターンである。この構造に
お暫１ては、ＬＯＣＯ３２の上部にダミーパターン７が
形成されているため、層間絶縁膜３を形成するまでの間
のウェットエッチ工程、及びドライエ・ｙチエ程でＬＯ
ＧＯ３２表面が直接上・ツチングされることはない、そ
のためＬＯＣＯ３２の膜厚の減少が防止できる。ゆえに
入力回路保護抵抗４と基板１の間の静電耐圧を向上させ
ることができた。
は基板、２はＬＯＣＯ３，３は第１層ゲート配線と第２
層配線の間の層間絶縁膜、４は第２層配線により形成さ
れた入力回路保護抵抗、５は第２層配線とＡＬ配線の間
の層間絶縁膜、６は入力回路保護抵抗を入力端子及び入
力回路と接続するＡＬ配線、７は第１Ｆｉｉゲート配線
と同時に形成されたダミーパターンである。この構造に
お暫１ては、ＬＯＣＯ３２の上部にダミーパターン７が
形成されているため、層間絶縁膜３を形成するまでの間
のウェットエッチ工程、及びドライエ・ｙチエ程でＬＯ
ＧＯ３２表面が直接上・ツチングされることはない、そ
のためＬＯＣＯ３２の膜厚の減少が防止できる。ゆえに
入力回路保護抵抗４と基板１の間の静電耐圧を向上させ
ることができた。
また、ダミーパターン７は第１層ゲート配線と同時に形
成されるため、従来と全く同一の工程で作成でき、工程
増加等は一切ない。
成されるため、従来と全く同一の工程で作成でき、工程
増加等は一切ない。
以上述べたように、入力回路保護抵抗直下に第１層ゲー
ト配線と同時にダミーパターンを形成することにより、
工程の変更や工程数の増加を伴うことなく入力回路ｉ護
抵抗直下の静電耐圧を上げ品質を向上させることができ
た。
ト配線と同時にダミーパターンを形成することにより、
工程の変更や工程数の増加を伴うことなく入力回路ｉ護
抵抗直下の静電耐圧を上げ品質を向上させることができ
た。
第１図は本発明の実施例の一例を示す断面図。
第２図は従来技術を示す断面図。
４・・・入力回路保護抵抗
７・・・ダミーパターン
以上
出願人 セイコーエプソン株式会社
Claims (1)
- 多結晶シリコン、高融点金属または多結晶シリコンと
高融点金属のポリサイドから成る第１層ゲート配線と、
多結晶シリコンから成る第２層配線を有し、かつ入力回
路保護抵抗が該第２層配線により形成される半導体装置
において、該入力回路保護抵抗直下に該第１層ゲート配
線と同時に形成されたダミーパターンを有することを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005912A JPH01186656A (ja) | 1988-01-14 | 1988-01-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005912A JPH01186656A (ja) | 1988-01-14 | 1988-01-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01186656A true JPH01186656A (ja) | 1989-07-26 |
Family
ID=11624111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005912A Pending JPH01186656A (ja) | 1988-01-14 | 1988-01-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01186656A (ja) |
-
1988
- 1988-01-14 JP JP63005912A patent/JPH01186656A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009050A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR900019239A (ko) | 집적회로용 로칼인터커넥트 | |
| CN106972000A (zh) | 半导体集成电路装置及其制造方法 | |
| US5536679A (en) | Method for fabrication of semiconductor device capable of preventing short circuits | |
| JPH01186656A (ja) | 半導体装置 | |
| JP2686916B2 (ja) | 絶縁膜の破壊を防止する擬似パターンの形成方法 | |
| US5541133A (en) | Method of manufacturing insulated electrodes in a semiconductor device and semiconductor device manufactured by such a method | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JPH0583176B2 (ja) | ||
| JPS59155944A (ja) | 半導体装置の製造方法 | |
| KR930011537B1 (ko) | 반도체 장치 제조방법 | |
| JPH04287326A (ja) | 半導体装置およびその製造方法 | |
| JPH05235275A (ja) | 集積回路装置 | |
| JPS6234442Y2 (ja) | ||
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| KR930011461B1 (ko) | 반도체 집접회로의 서브미크론 전극배선 형성방법 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6384118A (ja) | 半導体装置の製造方法 | |
| JPS61193469A (ja) | 半導体装置の製造方法 | |
| JPH08274265A (ja) | 半導体装置 | |
| JPH0574957A (ja) | 半導体装置 | |
| JPS6118152A (ja) | 多層配線部材 | |
| JPH02170537A (ja) | 半導体装置 | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20080226 |