JP2686916B2 - 絶縁膜の破壊を防止する擬似パターンの形成方法 - Google Patents
絶縁膜の破壊を防止する擬似パターンの形成方法Info
- Publication number
- JP2686916B2 JP2686916B2 JP7160717A JP16071795A JP2686916B2 JP 2686916 B2 JP2686916 B2 JP 2686916B2 JP 7160717 A JP7160717 A JP 7160717A JP 16071795 A JP16071795 A JP 16071795A JP 2686916 B2 JP2686916 B2 JP 2686916B2
- Authority
- JP
- Japan
- Prior art keywords
- pseudo pattern
- forming
- insulating film
- monitor box
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜の破壊（亀
裂）を防止する擬似パターン(dummy pattern) の形成方
法に係り、詳細には、モニターボックスのコーナーの破
壊や、モニターボックスがコンタクトホールのエッチン
グ深度をモニターするスクライブライン上に形成される
際の連続的な与熱工程に十分耐え得るように、周辺回路
領域および／又はモニターボックスの周辺に一定の幅と
厚みを有する擬似パターンを形成する方法である。
裂）を防止する擬似パターン(dummy pattern) の形成方
法に係り、詳細には、モニターボックスのコーナーの破
壊や、モニターボックスがコンタクトホールのエッチン
グ深度をモニターするスクライブライン上に形成される
際の連続的な与熱工程に十分耐え得るように、周辺回路
領域および／又はモニターボックスの周辺に一定の幅と
厚みを有する擬似パターンを形成する方法である。
【０００２】
【従来の技術】半導体装置の製造技術において、モニタ
ーボックスは、導電回路を接続するために絶縁膜上に形
成されるコンタクトホールのエッチング深度をモニター
するためのスクライブライン上に形成される。
ーボックスは、導電回路を接続するために絶縁膜上に形
成されるコンタクトホールのエッチング深度をモニター
するためのスクライブライン上に形成される。
【０００３】従来の技術を図１を用いて説明する。図１
において、モニターボックス４は、スクライブライン３
上に形成され、複数のユニットセル領域１がスクライブ
ライン３によって分割されている。夫々のユニットセル
領域１は、ガードリング２によってその領域が区切られ
ており、ユニットセル領域１の周辺部は周辺回路領域１
Ａとなる。
において、モニターボックス４は、スクライブライン３
上に形成され、複数のユニットセル領域１がスクライブ
ライン３によって分割されている。夫々のユニットセル
領域１は、ガードリング２によってその領域が区切られ
ており、ユニットセル領域１の周辺部は周辺回路領域１
Ａとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、図１の
状態において、与熱工程が実施されると、モニターボッ
クス４のコーナーにおいて図２に示すような亀裂が生じ
ることにより、外周回路領域１Ａを介してユニットセル
領域１に亀裂が発生する。このような亀裂は、モニター
ボックスのコーナーに単一又は複数の物質が集中して形
成される絶縁膜が引っ張られることにより発生する。
状態において、与熱工程が実施されると、モニターボッ
クス４のコーナーにおいて図２に示すような亀裂が生じ
ることにより、外周回路領域１Ａを介してユニットセル
領域１に亀裂が発生する。このような亀裂は、モニター
ボックスのコーナーに単一又は複数の物質が集中して形
成される絶縁膜が引っ張られることにより発生する。
【０００５】従って、半導体装置製造技術における上述
した工程は、困難であった。このために、半導体装置の
生産性が低下するという問題があった。
した工程は、困難であった。このために、半導体装置の
生産性が低下するという問題があった。
【０００６】本発明は前記課題を解決するものであり、
その目的とするところは、絶縁膜の破壊を防止するため
に、亀裂がセル領域に拡大しないように、モニターボッ
クスの外周部および／又は周辺回路領域の選択された部
位上に正規のパターンを形成することなく擬似パターン
を形成する方法を提供せんとするものである。
その目的とするところは、絶縁膜の破壊を防止するため
に、亀裂がセル領域に拡大しないように、モニターボッ
クスの外周部および／又は周辺回路領域の選択された部
位上に正規のパターンを形成することなく擬似パターン
を形成する方法を提供せんとするものである。
【０００７】
【発明を解決するための手段】前記目的を達成するため
に、本発明に係る擬似パターンを形成する方法は、ウエ
ハー上にスクライブラインとガードリングとによってセ
ル領域と周辺回路領域を区分する工程と、モニターボッ
クスに隣接して選択された位置および前記モニターボッ
クスに先立って形成された前記周辺回路領域に隣接して
選択された位置に擬似パターンを形成する工程と、を含
むことを特徴とするものである。
に、本発明に係る擬似パターンを形成する方法は、ウエ
ハー上にスクライブラインとガードリングとによってセ
ル領域と周辺回路領域を区分する工程と、モニターボッ
クスに隣接して選択された位置および前記モニターボッ
クスに先立って形成された前記周辺回路領域に隣接して
選択された位置に擬似パターンを形成する工程と、を含
むことを特徴とするものである。
【０００８】上記擬似パターンの形成方法に於いて、擬
似パターンの幅が２〜３μｍであり且つ高さが 0.3〜0.
7 μｍであり、且つ前記擬似パターンがポリシリコン又
は絶縁膜によって形成されることが好ましい。
似パターンの幅が２〜３μｍであり且つ高さが 0.3〜0.
7 μｍであり、且つ前記擬似パターンがポリシリコン又
は絶縁膜によって形成されることが好ましい。
【０００９】また上記擬似パターンの形成方法に於い
て、モニターボックスに隣接する擬似パターンとモニタ
ーボックスとの間隔が４〜７μｍであり、且つ周辺回路
領域に隣接する擬似パターンと前記ガードリングとの間
隔が８〜12μｍであることが好ましい。
て、モニターボックスに隣接する擬似パターンとモニタ
ーボックスとの間隔が４〜７μｍであり、且つ周辺回路
領域に隣接する擬似パターンと前記ガードリングとの間
隔が８〜12μｍであることが好ましい。
【００１０】
【作用】本発明に係る絶縁膜の破壊を防止する擬似パタ
ーンの形成方法では、ウエハー上にスクライブラインと
ガードリングとによってセル領域と周辺回路領域を区分
する工程と、モニターボックスに隣接して選択された位
置および前記モニターボックスに先立って形成された前
記周辺回路領域に隣接して選択された位置に擬似パター
ンを形成する工程と、を経ることによって予め選択され
た位置に、一定の幅と高さを有する擬似パターンを形成
することが出来る。
ーンの形成方法では、ウエハー上にスクライブラインと
ガードリングとによってセル領域と周辺回路領域を区分
する工程と、モニターボックスに隣接して選択された位
置および前記モニターボックスに先立って形成された前
記周辺回路領域に隣接して選択された位置に擬似パター
ンを形成する工程と、を経ることによって予め選択され
た位置に、一定の幅と高さを有する擬似パターンを形成
することが出来る。
【００１１】そして擬似パターンを形成することで、予
熱工程で生起した応力を擬似パターンによって軽減し、
絶縁膜の破壊（亀裂）を防止することが出来る。
熱工程で生起した応力を擬似パターンによって軽減し、
絶縁膜の破壊（亀裂）を防止することが出来る。
【００１２】
【発明の実施の形態】図３は本発明に従って絶縁膜の亀
裂を防止するために形成された擬似パターンを有するウ
エハーを示す図である。擬似パターン10はスクライブラ
イン３に形成されたモニターボックス４の周辺部に形成
されている。擬似パターン20もまたパターンが形成され
ていないセル領域１に於ける周辺回路部に形成されてい
る。このような擬似パターン10，20はモニターボックス
４の形成に先立って形成されなければならない。
裂を防止するために形成された擬似パターンを有するウ
エハーを示す図である。擬似パターン10はスクライブラ
イン３に形成されたモニターボックス４の周辺部に形成
されている。擬似パターン20もまたパターンが形成され
ていないセル領域１に於ける周辺回路部に形成されてい
る。このような擬似パターン10，20はモニターボックス
４の形成に先立って形成されなければならない。
【００１３】擬似パターン10は、絶縁膜を形成するため
のマスク又は導電回路を形成するためのマスクであっ
て、予め設定された部位を擬似パターンを形成するため
に閉鎖したマスクを用いて形成される。従って、擬似パ
ターン10，20はポリシリコン又は絶縁膜によって形成さ
れる。
のマスク又は導電回路を形成するためのマスクであっ
て、予め設定された部位を擬似パターンを形成するため
に閉鎖したマスクを用いて形成される。従って、擬似パ
ターン10，20はポリシリコン又は絶縁膜によって形成さ
れる。
【００１４】擬似パターン10は一定の幅と高さ、例えば
幅は２〜３μｍ，高さは 0.3〜0.7μｍ、を持って厚く
形成することが必要である。また擬似パターン10とモニ
ターボックス４との間隔は４〜７μｍを有する。
幅は２〜３μｍ，高さは 0.3〜0.7μｍ、を持って厚く
形成することが必要である。また擬似パターン10とモニ
ターボックス４との間隔は４〜７μｍを有する。
【００１５】周辺回路領域１Ａの設定部位に擬似パター
ン20を形成するに際し、導電回路を形成するマスクは、
セル領域に形成される多数の導電回路に於ける隣接する
導電回路の絶縁を考慮して設計される。絶縁膜をエッチ
ングするためのマスクは、ガードリング２と隣接するモ
ニターボックス４を接続するように設計される。
ン20を形成するに際し、導電回路を形成するマスクは、
セル領域に形成される多数の導電回路に於ける隣接する
導電回路の絶縁を考慮して設計される。絶縁膜をエッチ
ングするためのマスクは、ガードリング２と隣接するモ
ニターボックス４を接続するように設計される。
【００１６】擬似パターン20は、可能な限り厚く且つ一
定の高さ、例えば幅は２〜３μｍ，高さは 0.3〜0.7 μ
ｍ、を持って形成される。そしてガードリング２と擬似
パターン20との間隔は８〜12μｍを有する。
定の高さ、例えば幅は２〜３μｍ，高さは 0.3〜0.7 μ
ｍ、を持って形成される。そしてガードリング２と擬似
パターン20との間隔は８〜12μｍを有する。
【００１７】本発明に於いて、モニターボックス４に隣
接して形成された擬似パターン10および周辺回路領域１
Ａに隣接して形成された擬似パターン20は、導電回路又
は絶縁膜のパターニング工程で形成される。擬似パター
ン10，20は同時に或いは擬似パターン10，20の何れか一
方が形成される。
接して形成された擬似パターン10および周辺回路領域１
Ａに隣接して形成された擬似パターン20は、導電回路又
は絶縁膜のパターニング工程で形成される。擬似パター
ン10，20は同時に或いは擬似パターン10，20の何れか一
方が形成される。
【００１８】上記したように、予熱工程で生起した応力
は擬似パターンによって軽減され、これにより絶縁膜の
亀裂が防止される。
は擬似パターンによって軽減され、これにより絶縁膜の
亀裂が防止される。
【００１９】上記した実施形態によって本発明の特性を
詳細に開示したが、この形態はあくまでも一例であり、
本発明の目的を損なわない限り、部分的な構造，組み合
わせ、調整によって種々に変化させることが可能であ
る。
詳細に開示したが、この形態はあくまでも一例であり、
本発明の目的を損なわない限り、部分的な構造，組み合
わせ、調整によって種々に変化させることが可能であ
る。
【００２０】
【発明の効果】本発明に係る擬似パターンの形成方法
は、上述の如き構成と作用とを有するので、モニターボ
ックスの周辺に形成される擬似パターンと周辺回路領域
の設定部位に形成される擬似パターンを導電回路又は絶
縁膜のパターニング工程で同時に或いは個別に形成する
ことが出来る。
は、上述の如き構成と作用とを有するので、モニターボ
ックスの周辺に形成される擬似パターンと周辺回路領域
の設定部位に形成される擬似パターンを導電回路又は絶
縁膜のパターニング工程で同時に或いは個別に形成する
ことが出来る。
【００２１】また擬似パターンを形成することで、予熱
工程で生起した応力を擬似パターンによって軽減し、絶
縁膜の破壊（亀裂）を防止することが出来る。
工程で生起した応力を擬似パターンによって軽減し、絶
縁膜の破壊（亀裂）を防止することが出来る。
【図１】モニターボックスが形成されたウエハーを示す
図である。
図である。
【図２】モニターボックス上に亀裂が発生したウエハー
を示す図である。
を示す図である。
【図３】擬似パターンが形成されたウエハーを示す図で
ある。
ある。
１…セル領域、１Ａ…周辺回路領域、２…ガードリン
グ、３…スクライブライン、４…モニターボックス、1
0，20…擬似パターン
グ、３…スクライブライン、４…モニターボックス、1
0，20…擬似パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高 在 浣 大韓民国 京畿道 城南市 中院区 銀 杏１洞 現代アパート101 棟 907 号 (72)発明者 具 永 謨 大韓民国 京畿道 利川郡 利川邑 倉 前１里 現代アパート203 棟 204 号 (56)参考文献 特開 平３−196521（ＪＰ，Ａ) 特開 平６−37064（ＪＰ，Ａ)
Claims (5)
- 【請求項１】ガードリングによりスクライブラインと、
セル領域及び周辺回路領域が区分されるウェーハを提供
する工程と、 前記スクライブライン内にモニタボックスを形成する工
程と、 前記モニタボックスを取り囲む第１擬似パターンと、前
記モニタボックスに隣接した前記周辺回路領域に第２擬
似パターンを形成する工程を包含することを特徴とする
絶縁膜の破壊を防止する擬似パターン形成方法。 - 【請求項２】 擬似パターンの幅が２〜３μｍであり且
つ高さが 0.3〜0.7 μｍであることを特徴とする請求項
１記載の絶縁膜の破壊を防止する擬似パターンの形成方
法。 - 【請求項３】 前記擬似パターンがポリシリコン又は絶
縁膜によって形成されることを特徴とする請求項１記載
の絶縁膜の破壊を防止する擬似パターンの形成方法。 - 【請求項４】 前記モニターボックスに隣接する擬似パ
ターンとモニターボックスとの間隔が４〜７μｍである
ことを特徴とする請求項１記載の絶縁膜の破壊を防止す
る擬似パターンの形成方法。 - 【請求項５】 前記周辺回路領域に隣接する擬似パター
ンと前記ガードリングとの間隔が８〜12μｍであること
を特徴とする請求項１記載の絶縁膜の破壊を防止する擬
似パターンの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-14826 | 1994-06-27 | ||
| KR1019940014826A KR0125307B1 (ko) | 1994-06-27 | 1994-06-27 | 절연막의 깨짐현상을 방지하기 위한 더미 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181127A JPH08181127A (ja) | 1996-07-12 |
| JP2686916B2 true JP2686916B2 (ja) | 1997-12-08 |
Family
ID=19386390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7160717A Expired - Fee Related JP2686916B2 (ja) | 1994-06-27 | 1995-06-27 | 絶縁膜の破壊を防止する擬似パターンの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2686916B2 (ja) |
| KR (1) | KR0125307B1 (ja) |
| CN (1) | CN1049762C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650010B2 (en) | 2002-02-15 | 2003-11-18 | International Business Machines Corporation | Unique feature design enabling structural integrity for advanced low K semiconductor chips |
| US7183137B2 (en) * | 2003-12-01 | 2007-02-27 | Taiwan Semiconductor Manufacturing Company | Method for dicing semiconductor wafers |
| KR100749252B1 (ko) * | 2005-11-28 | 2007-08-13 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 |
| JP4861061B2 (ja) * | 2006-06-02 | 2012-01-25 | 株式会社ディスコ | ウエーハの外周部に形成される環状補強部の確認方法および確認装置 |
| KR20120129682A (ko) | 2011-05-20 | 2012-11-28 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5613747A (en) * | 1979-07-13 | 1981-02-10 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPS62193263A (ja) * | 1986-02-20 | 1987-08-25 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| JPH03196521A (ja) * | 1989-12-25 | 1991-08-28 | Nec Kansai Ltd | 半導体装置の製造方法 |
| JPH0637064A (ja) * | 1992-07-16 | 1994-02-10 | Fujitsu Ltd | ドライエッチング方法 |
-
1994
- 1994-06-27 KR KR1019940014826A patent/KR0125307B1/ko not_active IP Right Cessation
-
1995
- 1995-06-27 JP JP7160717A patent/JP2686916B2/ja not_active Expired - Fee Related
- 1995-06-27 CN CN95109141A patent/CN1049762C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1049762C (zh) | 2000-02-23 |
| CN1127934A (zh) | 1996-07-31 |
| KR0125307B1 (ko) | 1997-12-10 |
| JPH08181127A (ja) | 1996-07-12 |
| KR960002594A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136354A (en) | Semiconductor device wafer with interlayer insulating film covering the scribe lines | |
| KR100319883B1 (ko) | 패드 주위에 더미 패턴을 구비한 반도체소자 | |
| US5237199A (en) | Semiconductor device with interlayer insulating film covering the chip scribe lines | |
| JP2686916B2 (ja) | 絶縁膜の破壊を防止する擬似パターンの形成方法 | |
| US6025250A (en) | Methods including wafer grooves for reducing semiconductor wafer warping and related structure | |
| US20010014515A1 (en) | Wafer grooves for reducing semiconductor wafer warping | |
| US6441876B1 (en) | Liquid crystal display device and method of producing the same | |
| US7233070B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same | |
| JPS6226839A (ja) | 半導体基板 | |
| US9793215B2 (en) | Semiconductor integrated circuit device | |
| JPS58121645A (ja) | 集積回路装置の相互配線形成方法 | |
| KR960019744A (ko) | 반도체 소자 제조 방법 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR100266000B1 (ko) | 테스트패턴 패드 구조 및 그의 형성방법 | |
| KR100364802B1 (ko) | 더미 셀 배치 방법 | |
| KR100360152B1 (ko) | 배선 형성 방법 | |
| JP3718336B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100373365B1 (ko) | 반도체 장치 제조 방법 및 그를 위한 레티클 | |
| KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| JP2704054B2 (ja) | 層間絶縁膜の検査方法 | |
| KR19980045161A (ko) | 반도체장치의 제조방법 | |
| KR100328696B1 (ko) | 반도체 소자의 제조방법 | |
| JP2872711B2 (ja) | 半導体装置 | |
| KR20000043919A (ko) | 반도체 소자의 정렬 키 형성 방법 | |
| JPH01186656A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |