CN1049762C - 一种制造半导体器件的方法 - Google Patents

一种制造半导体器件的方法 Download PDF

Info

Publication number
CN1049762C
CN1049762C CN95109141A CN95109141A CN1049762C CN 1049762 C CN1049762 C CN 1049762C CN 95109141 A CN95109141 A CN 95109141A CN 95109141 A CN95109141 A CN 95109141A CN 1049762 C CN1049762 C CN 1049762C
Authority
CN
China
Prior art keywords
illusory
semiconductor device
forming
pseudopattern
monitoring part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95109141A
Other languages
English (en)
Other versions
CN1127934A (zh
Inventor
孙基根
洪尚棋
吴世准
高在浣
具永谟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1127934A publication Critical patent/CN1127934A/zh
Application granted granted Critical
Publication of CN1049762C publication Critical patent/CN1049762C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

公开了一种用于防止绝缘层破裂的制造半导体器件的方法，通过在靠监测部分的周边部位上和/或外围电路区上，形成宽度和高度恒定的虚设图形，可以防止绝缘层的破裂。

Description

一种制造半导体器件的方法
本发明涉及一种制造半导体器件的方法，更具体地说，涉及通过在监测部分的周边部分和/或外围电路区域上，形成宽度和高度恒定的虚设图形防止绝缘层破裂的制造半导体器件的方法，防止绝缘层的破裂，其起因在于，当在划痕线上形成监测部分用来监测接触孔的蚀刻深度时，因连续热处理而使监测部分棱角处破裂。
在半导体器件的制造中，在划痕线上设置监测部分，用来监测接触孔的蚀刻深度，接触孔形成在绝缘层上，用于连接导电线。图1和图2是用于说明制造半导体器件的传统方法的晶片的平面图。如图1所示，监测部分4设置在划痕线3上，由划痕线3分成多个单元区1。每个单元1由隔离环2限定，单元区1的周边部位成为外围电路区域1A。
当在图1的状态下进行处理时，如图2中所示，由于在监测部分4的棱角处发生破裂，结果导致破裂穿过外围电路部位1A形成在单元区1。破裂是由应力引起的，应力是由于密集在监测部分棱角处的单一或多种材料的绝缘层膨胀时产生的。所以，制造半导体器件的处理难于进行，从而降低了半导体器件的产量。
因此，本发明的目的是提供一种能防止绝缘层破裂的制造半导体器件的方法，通过在监测盒部分的周边部位和/或外围电路区域中未形成图形部分的选定部位上形成虚设图形，以使破裂不扩展至单元区，防止绝缘层破裂。
为达到上述目的，根据本发明的一种制造半导器件的方法，用以防止绝缘层破裂，其特征在于包括如下步骤：
提供晶片，其上由划痕线和隔离环限定单元区和外围电路区；
形成第一虚设图形和第二虚设图形，所述第一虚设图形形成于监测部分的周边部分，所述第二虚设图形则形成于所述外围电路区；所述第一和第二虚设图形是在设置监测部分之前形成的。
为了清楚了解本发明的特征和目的，以下结合附图做详细说明。
图1和图2是用以说明传统的制造半导体器件方法的晶片的平面图。
图3是用以说明根据本发明的制造半导体器件方法的晶片的平面图。
在几幅图中，相同的参考标号代表相同的部分。
图3是用以说明根据本发明的制造半导体器件方法、防止绝缘层的破裂的晶片的平面图。在划痕线3的监测部分4的周边部位上形成有第一虚设图形10。在未形成图形的单元区1的外围电路部位上也形成有第二虚设图形20。这些虚设图形10和20必须在设置监测部分之前形成。亦即，利用形成绝缘层的掩模或者形成导电线的掩模，以靠近形成虚设图形的掩模的选定部位，来形成第一和第二虚设图形10和20。因此，可以用多晶硅或绝缘层来形成第一和第二虚设图形10和20。必须较厚地形成第一虚设图形10，并且宽度和高度恒定，例如宽2-3μm，高0.3-0.7μm。而且，第一虚设图形10与监测部分4之间的距离应为4-7μm。
在外围电路区1A的选定部位上形成第二虚设图形20时，设计形成导电线的掩模时必须考虑相邻导电线之间的绝缘，因为在单元区内要设置大量的导电线。蚀刻绝缘层的掩模必须设计成与靠近监测部分4的隔离环2相连。如果可能的话，应较厚地形成第二虚设图形20，具有恒定高度，例如，图形宽2-3μm，高0.3-0.7μm。隔离环2与第二虚设图形20之间的距离应为8-12μm。
根据本发明，在导电线或绝缘层的布图工艺中，形成靠近监测部分4的第一虚设图形10和靠近外围电路区1A的第二虚设图形20。第一和第二虚设图形10和20可同时形成，也可形成第一和第二虚设图形10和20中的任一个。
如上所述，热处理所引起的应力被虚设图形减弱，从而防止了绝缘层的破裂。
尽管是在优选实施例中以一定程度的特定性对本发明做了说明，但是本领域的技术人员知道，这里公开的优选实施例仅仅起到例子的作用，在不脱离本发明的精神和范围的条件下，可以改变其各部分的结构、组合及布置。

Claims (5)

1.一种制造半导器件的方法，用以防止绝缘层破裂，其特征在于包括如下步骤：
提供晶片，其上由划痕线和隔离环限定单元区和外围电路区；
形成第一虚设图形和第二虚设图形，所述第一虚设图形形成于监测部分的周边部分，所述第二虚设图形则形成于所述外围电路区；所述第一和第二虚设图形是在设置监测部分之前形成的。
2.根据权利要求1的制造半导体器件的方法，其特在于所述第一和第二虚设图形的宽度为2-3μm、高度为0.3-0.7μm。
3.根据权利要求1的制造半导体器件的方法，其特在于所述第一和第二虚设图形由多晶硅或绝缘层形成。
4.根据权利要求1的制造半导体器件的方法，其特在于所述第一虚设图形与所述监测部分之间的距离为4-7μm。
5.根据权利要求1的制造半导体器件的方法，其特在于所述第二虚设图形与所述隔离环之间的距离为8-12μm。
CN95109141A 1994-06-27 1995-06-27 一种制造半导体器件的方法 Expired - Fee Related CN1049762C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR14826/1994 1994-06-27
KR14826/94 1994-06-27
KR1019940014826A KR0125307B1 (ko) 1994-06-27 1994-06-27 절연막의 깨짐현상을 방지하기 위한 더미 패턴 형성방법

Publications (2)

Publication Number Publication Date
CN1127934A CN1127934A (zh) 1996-07-31
CN1049762C true CN1049762C (zh) 2000-02-23

Family

ID=19386390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95109141A Expired - Fee Related CN1049762C (zh) 1994-06-27 1995-06-27 一种制造半导体器件的方法

Country Status (3)

Country Link
JP (1) JP2686916B2 (zh)
KR (1) KR0125307B1 (zh)
CN (1) CN1049762C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650010B2 (en) 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
KR100749252B1 (ko) * 2005-11-28 2007-08-13 매그나칩 반도체 유한회사 시모스 이미지 센서
JP4861061B2 (ja) * 2006-06-02 2012-01-25 株式会社ディスコ ウエーハの外周部に形成される環状補強部の確認方法および確認装置
KR20120129682A (ko) 2011-05-20 2012-11-28 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613747A (en) * 1979-07-13 1981-02-10 Matsushita Electric Ind Co Ltd Semiconductor device
JPS62193263A (ja) * 1986-02-20 1987-08-25 Fujitsu Ltd 樹脂封止型半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196521A (ja) * 1989-12-25 1991-08-28 Nec Kansai Ltd 半導体装置の製造方法
JPH0637064A (ja) * 1992-07-16 1994-02-10 Fujitsu Ltd ドライエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613747A (en) * 1979-07-13 1981-02-10 Matsushita Electric Ind Co Ltd Semiconductor device
JPS62193263A (ja) * 1986-02-20 1987-08-25 Fujitsu Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
KR0125307B1 (ko) 1997-12-10
JPH08181127A (ja) 1996-07-12
KR960002594A (ko) 1996-01-26
CN1127934A (zh) 1996-07-31
JP2686916B2 (ja) 1997-12-08

Similar Documents

Publication Publication Date Title
US20060273459A1 (en) Semiconductor processing methods of forming contact openings, methods of forming electrical connections and interconnections, and integrated circuitry
US5879838A (en) Contact mask having guard ring patterns for manufacturing a semiconductor device
JPH02133958A (ja) 半導体装置
KR100403065B1 (ko) 집적 회로 웨이퍼 제조 방법 및 집적 회로 웨이퍼
US4791474A (en) Semiconductor integrated circuit device
CN1049762C (zh) 一种制造半导体器件的方法
US6300170B1 (en) Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
KR100374456B1 (ko) 절연 트렌치 및 이의 제조 방법
US4544941A (en) Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device
US5622890A (en) Method of making contact regions for narrow trenches in semiconductor devices
US6847096B2 (en) Semiconductor wafer having discharge structure to substrate
JPH0583176B2 (zh)
KR100364802B1 (ko) 더미 셀 배치 방법
KR100360152B1 (ko) 배선 형성 방법
CN1127134C (zh) 制造半导体存储器件的方法
KR100187654B1 (ko) 반도체 소자의 제조방법
CN1175493C (zh) 具有金属硅化物隔离的存储阵列
KR20020055320A (ko) 반도체 소자의 정전기 방지 방법
JPS61270849A (ja) 集積回路装置
KR19990061317A (ko) 반도체 소자
JPH0582548A (ja) 半導体装置
JPH10125656A (ja) 半導体装置の製造方法
JPS62176146A (ja) 多層配線の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000223