KR20000043919A - 반도체 소자의 정렬 키 형성 방법 - Google Patents

반도체 소자의 정렬 키 형성 방법 Download PDF

Info

Publication number
KR20000043919A
KR20000043919A KR1019980060357A KR19980060357A KR20000043919A KR 20000043919 A KR20000043919 A KR 20000043919A KR 1019980060357 A KR1019980060357 A KR 1019980060357A KR 19980060357 A KR19980060357 A KR 19980060357A KR 20000043919 A KR20000043919 A KR 20000043919A
Authority
KR
South Korea
Prior art keywords
pattern
key pattern
forming
align key
stress
Prior art date
Application number
KR1019980060357A
Other languages
English (en)
Inventor
서윤석
이명신
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980060357A priority Critical patent/KR20000043919A/ko
Publication of KR20000043919A publication Critical patent/KR20000043919A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 정렬 키 패턴 방법에 관한 것으로, 정렬 키 패턴 형성 단계에서 상기 정렬 키 패턴 주위에 응력 분산 패턴을 동시에 형성하므로써, 정렬 키 패턴 부위에 형성되는 막의 균열을 방지할 수 있는 반도체 소자의 정렬 키 형성 방법에 관한 것이다.

Description

반도체 소자의 정렬 키 형성 방법
본 발명은 반도체 소자의 정렬 키 형성 방법에 관한 것으로, 주변 회로 지역의 키 패턴 부위에서 발생하는 절연막의 균열현상을 방지하기 위한 반도체 소자의 정렬 키 형성 방법에 관한 것이다.
반도체 소자 제조시 배선간의 절연 및 구조형성을 위한 희생막으로 절연산화막 또는 절연막을 사용하는 경우, 막 자체의 내부 응력이나 외부로부터의 과도한 응력(열적 응력, 기계적 응력 등)에 의해, 응력이 주로 집중되는 키 패턴(key pattern) 부위에서 막의 균열이 생기게 된다.
도 1(a) 내지 1(d)는 일반적인 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1(a)에 도시된 바와 같이, 셀 지역(A)과 주변 회로 지역(B)으로 구분되며, 하부구조가 형성된 기판(11) 상에 하층 배선(12)을 형성한다. 하층 배선(12)은 워드라인, 비트라인 또는 워드라인/비트라인 구조가 될 수 있다. 워드라인 및 비트라인은 폴리실리콘이나 텅스텐 실리사이드를 이용하여 200 내지 2000Å의 두께로 형성한다. 워드라인이나 비트라인을 텅스텐 실리사이드를 이용하여 형성하는 경우, 텅스텐 실리사이드막 상에 콘택 식각 보호막으로써 500 내지 3000Å의 산화막을 형성한다. 또한, 원드라인과 비트라인 상에 100 내지 1000Å의 보호막을 형성한다.
도 1(b)에 도시된 바와 같이, 하층 배선(12)이 형성된 셀 지역(A) 및 주변 회로 지역(B) 상부에 절연막(13)을 형성한다. 절연막(13)은 상압 기상증착법, 저압 플라즈마 기상 증착법, 고온 저압 화학 기상 증착법 등을 이용하여 18000Å 정도의 두께로 형성하고, 화학적 기계적 연마법에 의해 표면을 평탄화시킨다. 절연막(13)은 BPSG, PSG, USG 중 어느 하나를 이용하여 3000 내지 20000Å의 두께로 형성하며, BPSG, PSG 또는 USG 형성 후 600 내지 1000℃의 온도에서 10분 내지 3시간동안 어닐링 공정을 실시한다.
도 1(c)에 도시된 바와 같이, 셀 지역(A)에 형성된 절연막(13) 상부의 선택된 영역에 콘택홀 형성용 마스크(14A)를 형성하고, 주변 회로 지역(B)에 형성된 절연막(13) 상부의 선택된 영역에 키 패턴 형성용 마스크(14B)를 형성한다.
도 1(d)에 도시된 바와 같이, 콘택 홀 형성용 마스크(14A) 및 키 패턴 형성용 마스크(14B)를 이용한 식각 공정으로 콘택 홀(C) 및 키 패턴(D)을 형성한다.
도 2(a) 및 2(b)는 셀 영역의 콘택 및 주변회로 영역의 키 패턴의 평면도이다.
도 2(a)는 셀 지역에 형성되는 다수의 콘택 홀을 나타내고, 도 2(b)는 주변 회로 지역에 형성되는 키 패턴을 나타낸다. 도시된 바와 같이, 셀 지역에는 콘택 홀이 밀집되어 있는 것과 달리, 주변 회로 지역의 키 패턴은 밀도가 낮은 곳에 형성된다.
도 3(a) 내지 3(c)는 키 패턴 주변에서 발생하는 절연막 균열 현상을 설명하기 위한 도면이다.
도 3(a)는 키 패턴 주변에 응력이 분호하는 모양을 나타낸다. 이러한 키 패턴 주변은 후속 열공정에 의해 열적 응력을 받게 되면, 키 패턴 부위에 응력이 과도하게 집중되게 된다. 이와 같이 집중적인 응력을 받는다는 것은 막이 수축 또는 팽창하는 것을 의미하는데, 팽창을 하는 경우에 있어서, 키 패턴의 사각 모서리 지역에서 양방향으로 팽창되는 힘이 분리되면서 도 3(b)와 같은 균열이 발생하게 된다. 도 3(c)에 이러한 상태(C부분)가 더욱 자세히 나타난다.
이러한 사각형의 키 패턴은 주로 포토마스크 공정을 위한 정렬(align) 또는 중첩(overlay)시 중요하게 작용하는 패턴으로써, 응력에 의해 키 패턴 부위의 절연막에 균열이 발생하게 되면, 소자의 수율이 저하되는 문제점이 있다.
따라서, 본 발명은 사각형의 키 패턴 주위에 원형 테두리 형태의 더미 패턴을 형성하거나, 다수의 작은 패턴으로 키 패턴을 둘러싸므로써, 키 패턴에 집중되는 응력을 골고루 분산시켜 키 패턴 부위의 절연막에 균열이 발생하는 것을 방지할 수 있는 반도체 소자의 정렬 키 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 제 1 실시 예에 따른 반도체 소자의 정렬 키 형성 방법은 정렬 키 패턴 형성 단계에서 상기 정렬 키 패턴 주위에 응력 분산 패턴을 동시에 형성하는 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명의 제 2 실시 예에 따른 반도체 소자의 정렬 키 형성 방법은 상기 정렬 키 패턴의 모서리를 둥근 모양으로 형성하는 것을 특징으로 한다
도 1(a) 내지 1(d)는 일반적인 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 2(a) 및 2(b)는 셀 영역의 콘택 및 주변회로 영역의 키 패턴의 평면도.
도 3(a) 내지 3(c)는 키 패턴 주변에서 발생하는 절연막 균열 현상을 설명하기 위한 도면.
도 4(a) 및 4(b)는 본 발명에 따른 정렬 키 패턴 형성 방법을 설명하기 위해 도시한 소자의 평면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 기판 12 : 하층 배선
13 : 절연막 14A : 콘택홀 형성용 마스크
14B : 키 패턴 형성용 마스크 C : 콘택 홀
D : 키 패턴
D1 : 테두리형 응력 분산 패턴 D2 : 원형 응력 분산 패턴
도 4(a) 및 4(b)는 본 발명에 따른 정렬 키 패턴 형성 방법을 설명하기 위해 도시한 소자의 평면도이다.
도 4(a)는 본 발명의 제 1 실시 예로서, 사각형의 정렬 키 패턴 둘레에 테두리형 응력 분산 패턴(D1)을 형성한 것을 나타낸다. 하부 배선 형성 후 절연막을 형성한 다음 절연막을 패터닝하여 정렬 키(또는 중첩 키) 패턴을 형성할 때, 정렬 키 패턴 주변에 테두리형 응력 분산 패턴(D1)이 형성되도록 하는 마스크를 이용한 식각 공정을 실시한다. 테두리형 응력 분산 패턴(D1)을 형성하게 되면, 막의 내부 응력이 어느 한 곳에 집중되지 않고 모든 방향으로 분산되어 작용하게 되기 때문에 균열이 발생하지 않는다. 따라서, 사각형의 정렬 키 주위에 테두리를 형성하여 외부의 영향으로부터 격리시키므로써 정렬 키 모서리 부분의 응력 집중 현상은 발생하지 않게 된다. 여기에서, 테두리형 응력 분산 패턴(D1)의 간격은 0.5 내지 20㎛가 되도록 한다.
도 4(b)는 다른 실시 예로서, 정렬 키 패턴을 둘러싸도록 다수의 작은 원형 응력 분산 패턴(D2)을 형성한 것을 나타낸다. 이 경우 정렬 키 패턴 주위의 응력이 다수의 작은 원형 응력 분산 패턴(D2)에 분산된다. 여기에서, 원형 응력 분산 패턴(D2)의 직격은 0.2 내지 5㎛가 되도록 한다. 이 방법은 키와 외부의 영향을 완전히 격리시키지 않는다는 것이 도 4(a)와 다른 점인데, 정렬 키 패턴을 외부와 완전히 격리시킬 경우에는 정렬 키 패턴의 형상이 변화될 가능성이 없다.
도 4(a) 및 4(b)에 정렬 키 패턴 주위에 향성한 응력 분산 패턴(D1, D2)에서 응력 분산이 일어나는 것을 나타내고 있다. 이와 같은 응력 분산 패턴을 형성하므로써, 후속 공정에 의한 열적 응력이나 기계적 응력에서 사각형 정렬 키 패턴의 모서리 부위에서 균열이 일어나지 않게 된다.
또한, 정렬 키 패턴의 모서리 부부을 둥들게 형성하는 것으로도 정렬 키 패턴 부위에 응력이 집중되는 것을 분산시키는 것이 가능하다.
상술한 바와 같이, 본 발명에 따르면 정렬 키 패턴 주위에 응력 분산을 위한 더미 패턴을 형성하거나 정렬 키 패턴의 형상을 변화시키므로써, 균열이 발생하는 것을 방지할 수 있다. 이와 같은 방법은 대체물질 개발이나 기타의 공정 추가에 의한 방법에 비해 소자 제조에 소요되는 비용을 절감할 수 있으며, 정력 키 패턴과 유사한 사각형 모양의 패턴을 제조하는 소자 제조 공정에 적용하는 것이 용이할 뿐만 아니라 소자의 수율을 향상시킬 수 있는 효과가 있다.

Claims (6)

  1. 반도체 소자의 정렬 키 형성 방법에 있어서,
    상기 정렬 키 패턴 형성 단계에서 상기 정렬 키 패턴 주위에 응력 분산 패턴을 동시에 형성하는 것을 특징으로 하는 반도체 소자의 정렬 키 형성 방법.
  2. 제 1 항에 있어서,
    상기 응력 분산 패턴은 상기 정렬 키 패턴을 완전히 둘러싸는 테두리형 패턴으로 형성하는 것을 특징으로 하는 반도체 소자의 정렬 키 형성 방법.
  3. 제 2 항에 있어서,
    상기 테두리형 패턴은 0.5 내지 20㎛의 간격으로 형성하는 것을 특징으로 하는 반도체 소자의 정렬 키 형성 방법.
  4. 제 1 항에 있어서,
    상기 응력 분산 패턴은 상기 정렬 키 패턴을 둘러싸는 다수의 작은 원형 패턴으로 형성하는 것을 특징으로 하는 반도체 소자의 정렬 키 형성 방법.
  5. 제 4 항에 있어서,
    상기 원형 패턴은 0.2 내지 5㎛의 직경을 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 정렬 키 형성 방법.
  6. 제 2 항에 있어서,
    상기 응력 분산 패턴의 모서리는 둥근 모양으로 형성하는 것을 특징으로 하는 반도체 소자의 정렬 키 형성 방법.
KR1019980060357A 1998-12-29 1998-12-29 반도체 소자의 정렬 키 형성 방법 KR20000043919A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060357A KR20000043919A (ko) 1998-12-29 1998-12-29 반도체 소자의 정렬 키 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060357A KR20000043919A (ko) 1998-12-29 1998-12-29 반도체 소자의 정렬 키 형성 방법

Publications (1)

Publication Number Publication Date
KR20000043919A true KR20000043919A (ko) 2000-07-15

Family

ID=19567175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060357A KR20000043919A (ko) 1998-12-29 1998-12-29 반도체 소자의 정렬 키 형성 방법

Country Status (1)

Country Link
KR (1) KR20000043919A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009416A (ko) * 1998-07-24 2000-02-15 김영남 인라인형 전자총을 구비하는 칼라음극선관

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009416A (ko) * 1998-07-24 2000-02-15 김영남 인라인형 전자총을 구비하는 칼라음극선관

Similar Documents

Publication Publication Date Title
KR100924611B1 (ko) 반도체 소자의 미세 패턴 형성방법
US6339251B2 (en) Wafer grooves for reducing semiconductor wafer warping
US6025250A (en) Methods including wafer grooves for reducing semiconductor wafer warping and related structure
JP4257013B2 (ja) 半導体集積回路装置
US20050277284A1 (en) Method for manufacturing a semiconductor device
KR20000043919A (ko) 반도체 소자의 정렬 키 형성 방법
US20060148236A1 (en) Semiconductor device with a metal line and method of forming the same
KR20000006316A (ko) 절연 스페이서를 사용하는 개선된 ｓａｃ 공정
JP2686916B2 (ja) 絶縁膜の破壊を防止する擬似パターンの形成方法
US7233070B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same
KR100248142B1 (ko) 반도체소자 제조방법
KR100673112B1 (ko) 퓨즈박스의 가아드링
JPH11186386A (ja) 半導体装置およびその製造方法
KR100187654B1 (ko) 반도체 소자의 제조방법
KR100340858B1 (ko) 반도체 소자의 금속배선 형성방법
KR101035644B1 (ko) 반도체 소자의 제조방법
KR100422362B1 (ko) 반도체소자의제조방법
JPH10308459A (ja) 冗長回路を有する半導体記憶装置
JPH05190533A (ja) 半導体素子の表面保護膜およびその製造方法
KR20010003263A (ko) 반도체소자의 워드라인 형성방법
JP2009188008A (ja) 半導体装置の製造方法
KR19990003153A (ko) 반도체 소자 및 그 제조방법
KR20070076261A (ko) 반도체 소자의 중첩 마크 형성 방법
KR20020027696A (ko) 퓨즈박스의 제조 방법
JP2004119504A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination