JP3597874B2

JP3597874B2 - 複合集積回路部品の製造方法

Info

Publication number: JP3597874B2
Application number: JP19011293A
Authority: JP
Inventors: 三千男荒井; 幸夫山内; 直哉坂本
Original assignee: Semiconductor Energy Laboratory Co Ltd; TDK Corp
Current assignee: Semiconductor Energy Laboratory Co Ltd; TDK Corp
Priority date: 1993-07-30
Filing date: 1993-07-30
Publication date: 2004-12-08
Anticipated expiration: 2019-12-08
Also published as: JPH0745785A

Description

【０００１】
【産業上の利用分野】
本発明は、複合集積回路部品に係り、特に薄膜集積回路を形成した基板上に、積層構造の受動素子部を一体化して構成した複合集積回路部品の製造方法に関する。
【０００２】
【従来の技術】
従来の混成集積回路は、例えば薄板状に形成したコイル、コンデンサ抵抗等の受動素子を積層体として一体化し、内部配線を施した積層、チップ状のセラミック多層配線基板に、別工程で製造したトランジスタ等の能動素子やＩＣチップを搭載して積層混成集積回路を構成するものが知られている。
【０００３】
このような混成集積回路部品においては積層体部品を形成する際、仮の支持基板を使用し、この仮支持基板上にスクリーン印刷等で積層体を形成し、これを乾燥させた後、この仮支持基板を剥離除去する必要がある。
【０００４】
また積層チップ状の基板とＩＣチップ等を電気的に接続するための接続工程が必要の上、全体をパッケージする工程など複雑な工程が必要になる。
さらにコンデンサ、インダクタ等の積層部品とＩＣチップはそれぞれ別個の規格により製造されるため、これらを組合わせたものはその形状が整形性が悪く、部品の厚みが増し高密度実装化に十分応えることが出来ない。
【０００５】
そこで、薄膜集積回路素子と積層型のコンデンサあるいはインダクタの複合部品を一体化するものとして、複数の薄板状の受動素子を積層状に形成したセラミック基板上に直接薄膜トランジスタ（ＴＦＴ）等を一体化して形成することが提案されている（例えば平成５年５月２１日出願の特願平５−１４２８８２号参照）。
【０００６】
このように一体化したことにより、低コストでコンパクトの複合集積回路部品が提供できるようになった。
【０００７】
【発明が解決しようとする課題】
ところが、この複合集積回路部品を製造するには薄膜状の積層型コンデンサあるいはインダクタ等を形成した基板上にＴＦＴ等の能動素子を形成するため、能動素子の形成温度が、比較的低温のプロセスで行うことが要求される。
【０００８】
低温プロセスで形成されるＴＦＴは特性が出ず、その結果回路の応用範囲が狭くなるという問題点を生ずる。
また積層型の受動素子を形成するための熱処理と、ＴＦＴ等の能動素子を形成するため熱処理をそれぞれ別個に何度も行う必要があるなどの問題点を生じる。
【０００９】
従って本発明の目的は、薄膜集積回路素子と積層型のコンデンサあるいは積層型のインダクタあるいはその組合わせから成る積層型の受動素子を一体化して形成した複合集積回路部品の製造方法を提供するとともに、能動素子の形成と受動素子の形成の際に必要な熱処理の回数を少なくするのみならず、特に能動素子の特性を損なわず安定したものを得ることである。
【００１０】
【課題を解決するための手段】
本発明は前記の問題点を解決するため、基板上に設けられた薄膜集積回路素子と積層型のコンデンサあるいはインダクタ等の受動素子とを複合化し、この積層型の受動素子から成る積層体を、薄膜集積回路を形成した基板上に形成するものにおいて、薄膜集積回路素子と積層体の間にリフロー膜を設けるものである。
【００１１】
さらに、リフロー膜に接する積層体の下部に水素導入手段を設ける。
【００１２】
【作用】
薄膜集積回路素子と積層体を複合化してから熱処理することにより、少ない熱処理回数で十分な特性を有する薄膜集積回路と積層型コンデンサあるいはインダクタ等の受動素子が一体化され、部品の小型化、高密度化が実現できる。
【００１３】
また、薄膜集積回路と積層体の間にリフロー膜を設けることにより、受動素子材料層の焼成の際に発生する積層体の縮みによる薄膜集積回路素子表面にかかる応力の影響を緩和することができる。
【００１４】
さらにリフロー膜上の積層体下部に水素導入手段を設けることにより、積層体の焼成後行う薄膜集積回路素子への水素化処理を確実なものとする。
【００１５】
【実施例】
本発明の一実施例として、多結晶シリコン基板上に、ＴＦＴを設け、更にその上に受動素子を形成する積層体を設けた構造の複合集積回路部品について、図１〜図４によって説明する。
【００１６】
図１は本発明の複合集積回路部品の一実施例構成図である。
図１において、１００は多結晶シリコン基板、１０１は活性シリコン基板、１０２は取り出し電極、１０３はリフロー膜、１０４は水素導入孔、１０５は誘電体層、１０６は積層型コンデンサ部、１０７は積層型インダクタ部、１０８、１０９は電極を示す。
【００１７】
図１に示すように、本実施例ではその表面上に図示省略したＳｉＯ_２膜を有する多結晶シリコン基板１００上に薄膜集積回路を形成した活性シリコン基板１０１を設け、その活性シリコン基板１０１の周りは例えばフォスフォシリケートグラス層（ＰＳＧ）から成るリフロー膜１０３で覆われている。
【００１８】
リフロー膜１０３上に誘電体材料層を設けているが、誘電体材料層の下層１０５’の少なくとも活性シリコン基板１０１上には水素導入孔１０４が設けられている。
【００１９】
またリフロー膜１０３上には積層型コンデンサ部１０６と積層型インダクタ部１０７とが形成されている。
これらの積層型コンデンサ部１０６と積層型インダクタ部１０７は各々の誘電体材料や磁性材料を含む素地材料のペーストと電極材料とを交互に印刷積層して所定のパターンを形成したものである。
【００２０】
なお、各素地材料のペーストを印刷して層を形成する際スルーホールを設けて電極部１０８を形成する。
次に図２、図３によって本発明の構成要素の１つである多結晶シリコン基板上に形成した薄膜トランジスタの製造工程を説明する。
【００２１】
多結晶シリコン基板１００上にスパッタ法により酸化シリコン膜２０２を１０００〜５０００Åの厚さに形成する（図２（Ａ）参照）。
次にこの上にアモルファス・シリコン（α−Ｓｉ）層２０３’を減圧ＣＶＤ法により、５００〜６０００Åの厚さに形成する（図２（Ｂ）参照）。
【００２２】
この時の成膜条件は次の通りである。

このα−Ｓｉ層２０３’を所定のアイランド状にパターニングした後、約６００℃で約４０時間、窒素雰囲気中で熱処理して結晶化して活性シリコン層２０３を得る（図２（Ｃ）参照）。
【００２３】
更にゲート絶縁膜を形成するために、ドライ酸化により酸化シリコン膜２０４’を５００〜２０００Åの膜厚で形成する（図２（Ｄ）参照）。
ゲート絶縁膜の成膜条件は次の通りである。
【００２４】
Ｏ_２２．５ＳＬＭ
温度８５０〜１１００℃
次にゲート電極を形成するために、減圧ＣＶＤ法によりＰ又はＢをドープしたシリコン層２０５’を１０００〜４０００Åの膜厚で形成する（図２（Ｅ）参照）。
【００２５】
これらを所定のパターンに従ってエッチング工程によりゲート絶縁膜２０４とゲート電極２０５を形成する（図２（Ｆ）参照）。
この後ゲート電極２０５をマスクとして、ソース・ドレイン領域となるべき部分にイオンドーピング法により、例えばＰをドープしてソース・ドレイン領域２０６、２０９を形成する（図３（Ａ）参照）。
【００２６】
次にこれらの素子を含む基板を窒素雰囲気中６００℃で１２時間加熱しドーパントの活性化を行う。
さらにこの基板全体に常圧ＣＶＤ法でＰＳＧ膜２０７を４０００〜８０００Åに形成する。この後、各電極配線のために必要とするパターンに従ってパターニングを行う（図３（Ｂ）参照）。
【００２７】
次に電極・配線用のドープトシリコン膜を減圧ＣＶＤ法を形成し、パターニングして電極２０８を形成しＴＦＴ２００を完成する（図３（Ｃ）参照）。なお電極２０８として、例えばＭｏ、Ｗなどの高融点金属を使用してもよい。
【００２８】
この後保護膜を兼ねた層間絶縁膜を形成し、電極用スルーホールを形成して配線を行い、他の構成要素と接続して集積回路を構成することができる。
本発明においてはこの完成した薄膜集積回路が形成された基板上に更に印刷法等を利用して積層構造の複合部品を形成する際に、リフロー膜と水素導入手段を設けるものである。
【００２９】
図４によってこの薄膜集積回路が形成された基板上に積層型コンデンサを形成する場合の製造工程を説明する。
図３（Ｃ）の如きＴＦＴを含む集積回路を例えば１００×１００型基板の如き大型基板上多数形成し、次にスクリーン印刷法でシリコンアルコキシド、リンアルコキシドを１０〜５０μｍの厚さに形成し、リフロー膜１０３となるＰＳＧ膜を形成する。
【００３０】
本発明では、薄膜集積回路が形成された活性シリコン基板１０１上に、積層構造の受動素子から成る積層体を形成した後焼成するが、焼成により、約２０％程度積層体が縮少する。このため、縮少によって積層体と活性シリコン基板１０の界面に応力が生じる。この応力によって薄膜集積回路の特性が不安定になるのを防ぐためのクッションとして本発明のリフロー膜１０３を用いるものである。
【００３１】
リフロー膜形成後、積層体の下層となるペースト１０５’をスクリーン印刷により形成する。
このペースト１０５’は例えばチタン酸バリウムを有機合成樹脂バインダーと混合し印刷用の素地材料ペーストとしたものを用いる。
【００３２】
本発明では、更にこのペーストをスクリーン印刷による所定のパターンで印刷する際、水素化処理の際、十分な水素が活性シリコン基板１０１の表面に回り込むように、水素導入手段としてリフロー膜１０３に達する水素導入孔１０４を設ける（図４（Ａ）参照）。
【００３３】
水素導入孔１０４は、必要に応じて設ける基板１００上の取り出し電極１０２に対応する部分のスルーホールと同様に、例えばスクリーン印刷のマスクパターンを用いて形成することができる。
【００３４】
なお、リフロー膜はＰＳＧ膜の如き酸化物であり、水素は酸化物膜を透過するので、リフロー膜１０３に水素導入孔を作る必要はない。
次に誘電体材料層１０５を更に形成する（図４（Ｂ）参照）。
【００３５】
次にコンデンサの導体材料として、例えばＡｇ−Ｐｄ粉末を使用し、合成樹脂バインダーと混合し、印刷用のペーストとし、これを所定のパターンに前記誘電体材料層１０５が印刷された上にスクリーン印刷し導体材料層１０８とする（図４（Ｃ）参照）。
【００３６】
この時のパターンは薄膜集積回路の基板上の取り出し電極１０２と導体材料層１０８とが所定の電気的な接続を行えるように、リフロー膜１０３や誘電体材料層１０５に設けたスルーホールを介して導通部を形成するように設計されている。
【００３７】
同様に、誘電体材料層と導体材料層とを積層して、この積層体が所定の特性のコンダクタを構成するように設計されたパターンに従って、複数回印刷する。この際、パターンの一部を使用して、このコンダクタの内部に薄膜回路の取り出し電極１０２に接続した導通部を形成してゆく。
【００３８】
最後に複合集積回路部品の取り出し電極１０９’をコンダクタの導電材料層と同じ材料層で形成する（図４（Ｄ）参照）。
次にこの複合集積回路部品を形成した基板を、各チップサイズに切断した後、アニール処理を行う。即ち、８００〜９５０℃で０．５ｈｒ〜５ｈｒ焼成し、積層体中の有機合成樹脂バインダーの除去とコンダクタの焼成とともにリフロー膜として形成したＰＳＧ膜の焼成を行う。
【００３９】
その後、４５０℃の水素雰囲気中で２時間のアニールを行い、活性シリコン層とゲート酸化膜の界面準位を減らす水素化処理を行い、本実施例の複合集積回路部品を完成する。
【００４０】
ここで、各素子を形成した大型基板をチップサイズに切断した後焼成するのは、焼成により厚みのある積層体がよりかたくなり切断し難くなる上、焼成による積層体の縮み応力の影響が小さくなる。
【００４１】
さらにチップサイズに切断してから水素化処理を行う方が水素化がより確実に行われる。
本実施例においては、薄膜集積回路と積層型コンデンサ、積層型インダクタとの組合わせによる複合集積回路部品について説明したが、本発明はこれに限定されるものではない。
【００４２】
即ち、薄膜集積回路と他の回路素子、例えば積層型コンデンサ、インダクタ、抵抗素子あるいはこれらの組合わせによる複合集積回路部品も同様に形成することができる。
【００４３】
またその際これらの回路素子を縦方向のみならず横方向に並べて形成し、より小型化、高密度実装化を図ることもできる。
さらに積層体の製造方法として印刷法を使用した例について説明したが、この他にスパッタリング法、蒸着法等により製造することも出来、さらにこれらを組合わせて製造することもできる。なお積層体下方に形成した水素導入手段としては孔の外に溝等の他の手段を用いることもできる。
【００４４】
積層体の材料として使用する誘電体材料は、本実施例のチタン酸バリウムに限られず、アルミナ、酸化チタンなど、インダクタを構成する磁性材料として、Ｎｉ−Ｃｕ−Ｚｎフェライト、亜鉛フェライト、Ｍｎ−Ｚｎフェライト、酸化鉄フェライトなど、導電材料としては、Ａｇ−Ｐｄ粉末の他Ａｇ、Ａｕ、Ｃｕ、Ｐｄあるいはこれらの合金を組合わせた材料を用いることができる。
【００４５】
またリフロー膜として、本実施例ではＰＳＧ（フォスフォシリケートグラスＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）膜を用いた例を説明したが、本発明はこれに限られず、例えばＢ−ＰＳＧ（ボロ−フォスフォシリケートグラスＢｏｒｏ−ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）膜、ＮＳＧ−ＰＳＧ（ＮｏｎｄｏｐｅＳｉｌｉｃａｔｅＧｌａｓｓ−ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）膜、ＢＳＧ（ボロシリケートグラスＢｏｒｏＳｉｌｉｃａｔｅＧｌａｓｓ）なども用いることができる。
【００４６】
前記説明では、リフロー膜を薄膜集積回路の周辺にのみ設けた例について説明したが、本発明は勿論これに限定されるものではなく、図１、図４の基板１００の表面全体に設け、電極接続用の孔をエッチングして形成してもよい。
【００４７】
【発明の効果】
本発明により、十分な特性を有するコンダクタンス、インダクタンス等の受動回路と所望の薄膜集積回路を有する複合集積回路部品を一体化して製造出来るとともに、新たな外装パッケージ材料を特に設ける必要がないので、複合集積回路部品の小型化、高密度化、低コスト化が達成できた。
【００４８】
薄膜集積回路部品と積層体の間に焼成時における積層体の縮みによる応力を緩和するリフロー膜を用いたことにより、複合集積回路部品のうちのＴＦＴなど薄膜集積回路部分の特性が安定し歩留を向上できる。
【００４９】
また、積層体の第１層目の材料層に水素の導入孔を設けることにより、ＴＦＴ等薄膜集積回路の特性が安定し、これまた歩留りが向上した。
さらに多チップ用の大型基板に薄膜集積回路と積層体を形成した後、積層体の焼成や水素化処理のアニール処理前に各チップサイズの切断を行うことにより、チップの切断が行い易い上、焼成による応力も小さくなり、水素の拡散も容易に行うことが出来る。
【００５０】
これらのことにより複合集積回路部品の製造歩留りを向上できる。
【図面の簡単な説明】
【図１】本発明の複合集積回路部品の一例を示す。
【図２】本発明の複合集積回路部品に設けられた薄膜トランジスタの製造工程の説明図の一部である。
【図３】本発明の複合集積回路部品に設けられた薄膜トランジスタの製造工程の説明図の一部である。
【図４】本発明の複合集積回路部品の一例の製造工程説明図である。
【符号の説明】
１００基板
１０１活性シリコン層
１０３リフロー膜
１０４水素導入孔
１０６積層型コンデンサ部
１０７積層型インダクタ部

Claims

基板の上に、薄膜トランジスタを有する薄膜集積回路と、誘電体材料層と導電材料層とが交互に積層された積層型コンデンサとを有する複合集積回路部品の製造方法であって、
前記基板上に活性シリコン層を形成し、前記活性シリコン層に前記薄膜トランジスタを形成して、前記薄膜集積回路を形成する工程と、
前記薄膜集積回路上にリフロー膜を形成する工程と、
前記リフロー膜上に、印刷法により前記誘電体材料を含む素地材料層と前記導電材料を含む素地材料層とを交互に積層した積層体を形成する工程と、
前記基板をチップ毎に分断する工程と、
分断後、前記基板を熱処理して、前記誘電体材料を含む素地材料層及び前記導電材料とを含む素地材料層を焼成すると同時に、前記リフロー膜を焼成する工程を含むことを特徴とする複合集積回路部品の製造方法。
基板上に、薄膜トランジスタを有する薄膜集積回路と、磁性材料層と導電材料層とが交互に積層された積層型インダクタとを有する複合集積回路部品の製造方法であって、
前記基板上に活性シリコン層を形成し、前記活性シリコン層を用いて薄膜トランジスタを形成して、前記薄膜集積回路を形成する工程と、
前記薄膜集積回路上にリフロー膜を形成する工程と、
前記リフロー膜上に、印刷法により前記磁性材料を含む素地材料層と前記導電材料を含む素地材料層とを交互に積層した積層体を形成する工程と、
前記基板をチップ毎に分断する工程と、
分断後、前記基板を熱処理して、前記磁性材料を含む素地材料層及び前記導電材料とを含む素地材料層を焼成すると同時に、前記リフロー膜を焼成する工程を含むことを特徴とする複合集積回路部品の製造方法。
前記リフロー膜として、フォスフォシリケートグラス膜、ボローフォスフォシリケートグラス膜、ポリシリケートグラス膜、ノンドープシリコングラス−フォスフォシリケートグラス膜の内の少なくとも１つを用いることを特徴とする請求項１又は２に記載の複合集積回路部品の製造方法。