JP2005210090A - セラミック上の薄膜コンデンサー - Google Patents

セラミック上の薄膜コンデンサー Download PDF

Info

Publication number
JP2005210090A
JP2005210090A JP2004366464A JP2004366464A JP2005210090A JP 2005210090 A JP2005210090 A JP 2005210090A JP 2004366464 A JP2004366464 A JP 2004366464A JP 2004366464 A JP2004366464 A JP 2004366464A JP 2005210090 A JP2005210090 A JP 2005210090A
Authority
JP
Japan
Prior art keywords
dielectric
forming
conductive layer
annealing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004366464A
Other languages
English (en)
Other versions
JP2005210090A5 (ja
Inventor
William J Borland
ジェイ．ボーランド ウイリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2005210090A publication Critical patent/JP2005210090A/ja
Publication of JP2005210090A5 publication Critical patent/JP2005210090A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors

Abstract

【課題】低インダクタンスおよび短い応答時間などの望ましい電気的および物理特性を有するコンデンサーおよびコンデンサーを形成する方法を提供すること。
【解決手段】高いキャパシタンス密度と、その他の望ましい電気的および物理的特性を有する薄膜コンデンサーがアルミナあるいはガラスセラミック等の基板上に形成される。薄膜状に形成されたコンデンサー誘電体は、雰囲気をコントロールされながら８００〜１０５０℃の高温でアニールされる。
【選択図】図１

Description

本発明は、薄膜コンデンサーに関し、より詳細にはセラミック基板上に形成される薄膜コンデンサーに関する。
集積回路（ＩＣ）が、ますます高い周波数で動作するようになるにつれて、インダクタンスと寄生容量に関連付けられる電力線と接地線におけるノイズはますます重要な問題になっている。そのノイズの問題は、ＩＣに安定した信号を供給するために、追加の減結合コンデンサーを使用することを要求する。また、より低い動作電圧に結びついたより高い動作周波数は、ＩＣへの電圧応答がより速く、許容可能な電圧変動（脈動）がより小さいことを要求する。例えば、マイクロプロセッサが計算を始めると、それは電力を必要とする。電圧供給の応答時間が遅すぎると、マイクロプロセッサは、許容可能な脈動電圧を超える電圧の降下または電力の衰退に直面し、ＩＣは正しく動作しなくなる。さらに、ＩＣが始動すると、遅い応答時間は電力のオーバシュートを招く。電力の衰退とオーバシュートは、適切な応答時間内で電力を供給または吸収するコンデンサーの使用によって制御される。
一般に、減結合用コンデンサーおよび電力の衰退またはオーバシュートを減少させるためのコンデンサーは、ＩＣの性能を向上させるために、できる限りＩＣの近くに設置される。慣例の設計では、コンデンサーを、印刷配線板（ＰＷＢ）上に表面実装させ、かつＩＣの周りに集める。この配置では、多数のコンデンサーが複雑な電気経路を要求し、これはインダクタンスになる。周波数が増加し、かつ動作電圧が低下し続けるにつれて、電力は増加し、かつますます低いインダクタンスのレベルにおいて、より高い電気容量を供給し続けなければならない。コンデンサーをＰＷＢの反対側（ＩＣの直下）に配置することは、インダクタンスをいくらか減少させる。しかし、ＩＣのサイズ、速度、電圧、電力、および実装の傾向は、慣例の手段が、結果として、望まれるインダクタンスと応答時間との範囲内にある電気容量を供給するには不十分であることを意味する。
特許文献１は、貫通する導電性パスを有し、またその少なくとも２個の導電性パスの間において電気容量を提供するコンデンサーが開示されており、そのコンデンサーは、基板層、第１の部分が第１電極領域を提供する基板層上に付着される第１導電層、一部分が第２電極領域を形成する第２導電層、第１導電層と第２導電層の間に配置される誘電体層とを含み、ここで、容量性領域が、第１電極領域と第２電極領域との間に形成され、ここで、少なくとも２個の導電性パスが、基板層を貫通して提供されて、コンデンサーの対向する側の間に、導電性パスを供給する。
米国特許第６，４７７，０３４号明細書
したがって、本発明の目的は、低インダクタンスおよび短い応答時間などの望ましい電気的および物理的特性を有するコンデンサーおよびそのようなコンデンサーを形成する方法を提供することである。
第１の実施形態によれば、コンデンサーを作製する方法は、第１導電層を有するセラミック基板を提供することを含む。薄膜誘電体は、第１導電層の上に形成され、ここで、誘電体を形成することは、第１導電層の上に誘電体層を形成すること、および少なくとも８００℃の温度にて、誘電体層をアニールすることを含む。第２導電層は、誘電体の上に形成され、そして、第１導電層、誘電体、および第２導電層がコンデンサーを形成する。
一般に、上記の方法によって組み立てられたコンデンサーは、高い電気容量密度と他の望ましい電気的および物理的特性とを有する。たとえば、コンデンサーは、印刷配線板の上および集積回路基板の上に実装されることができ、また、集積回路パッケージおよび集積化受動装置を形成するのに使用することができる。当業者は、以下に列挙された図面に関して、以下の詳細な実施形態の説明を読んで理解すると、本発明の上記の利点および他の利点、ならびに様々な追加の実施形態の有益さを認識するであろう。
慣例によれば、以下に論議される図面の様々な形状は、必ずしも一定の尺度で描かれているわけではない。図面中の様々な形状および要素の寸法は、拡大または縮小され、本発明の実施形態をより明瞭に例示する。
セラミックおよびガラスセラミック基板上に薄膜コンデンサーを形成する方法を開示する。コンデンサーは、たとえば、インターポーザ、集積受動装置、およびその他の用途に使用するのに適している。「インターポーザ」は、一般に、印刷配線板に搭載されたコンデンサーまたは他の受動素子を含む任意の小さな基板を指すことができる。１つまたはそれ以上のコンデンサーを有するインターポーザは、インターポーザ上に実装された集積回路ダイの電圧を、減結合および／または制御するためのキャパシタンスを提供する。
本明細書で論じられるインターポーザの実施形態は、高密度キャパシタンスのコンデンサーを含むことができる。一般に、「高密度キャパシタンス」は、少なくとも１μＦ／ｃｍ２のキャパシタンスを指す。本明細書の目的のためには、セラミックおよびガラス−セラミック基板は、一般に「セラミック基板」と呼ばれる。
本発明の実施形態によれば、セラミック基板上の高キャパシタンスコンデンサーは、望ましい電気的および物理的特性を有する。ひとつの望ましい電気的特性は、コンデンサーがＩＣの直下に配置できることによる、低いインダクタンスである。それによって、必要な電気的経路が最小化され、ループインダクタンスを大きく低減する。セラミックコンデンサーの実施形態のひとつの望ましい物理的特性は、膨張温度係数（ＴＣＥ）値であり、それは、有機印刷配線板（約１７×１０−６／℃）の値と集積回路（約４×１０−６／℃）の値との間にある。この特性は、ＩＣと印刷配線板との間の応力の低下を提供し、そして、それは長期の信頼性を高める。さらに、コンデンサーの実施形態の膨張温度係数は、使用されるセラミック基板に応じて変化させることができ、シリコンまたは有機印刷配線板の膨張温度係数に近づく。
図１は、本発明に従って、セラミック基板上にコンデンサーを形成するのに適した方法を例示するブロック図である。
図２Ａ−２Ｃは、コンデンサーの製造工程を示す。図１に例示され、また以下に詳細に論じられる方法は、セラミック基板上における単一のコンデンサーの形成に関する。しかしながら、図１および２Ａ〜２Ｃに例示された方法を使用することにより、バッチモードにて、数個のコンデンサーを形成することができる。
図１および２Ａを参照すれば、工程Ｓ１１０において、平滑な表面１２を有する薄膜級のセラミック基板１０は、コンデンサーの性能に有害な影響を有するであろう有機物または他の不純物を除去するために洗浄される。もし、基板１０が、粗い表面１２を有していれば、薄膜電極と誘電体層を形成するための均一かつ平坦な表面を確保するために、基板表面の平滑化または研磨を、洗浄プロセスの一部として行うことができる。研磨の代わりとして、第１導電性電極層を形成する前に、基板１０の表面１２上に誘電体前駆体溶液の１つまたはそれ以上の層をコーティング、かつアニールすることによって、粗い表面を有する基板を平坦化することができる。
基板１０は、基板１０を覆って付着されるＢａＴｉＯ３ベースの誘電体層に類似する膨張温度係数を有することがある。それらの基板の例は、マグネシア（ＭｇＯ）、アルミナ（Ａｌ２Ｏ３）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、アルミン酸マグネシウム（ＭｇＡｌ２Ｏ４）、イットリアで安定化したジルコニア（ＺｒＯ２）、または貴金属もしくは卑金属メタライゼーションを用いる任意の市販の低温共焼成セラミック基板、またはタングステンもしくはモリブデンメタライゼーションを用いる任意の市販の高温共焼成セラミック基板などのガラス−セラミック基板を含む。そのような基板を使用することは、誘電体膜が、アニーリングプロセスから冷却する時に大きな応力を受けないということを保証する。大きな応力は、誘電体膜内に亀裂を生じるので望ましくない。
工程Ｓ１２０において、第１導電層２０がセラミック基板１０を覆って形成される。第１導電層２０は、完成されるコンデンサーの第１電極を形成するのに使用される。第１電導性層２０は、基板１０の全部または一部を被覆することができる。第１導電層２０は、白金のような貴金属、または銅のような卑金属組成物とすることができ、また、スパッタもしくは蒸着などの付着プロセスによって形成されることができる。第１導電層２０が、スパッタもしくは蒸着によって付着されるとき、金属層２０を付着する前に、接着強化用の材料の薄膜（厚さ約２０オングストローム程度）が、基板１０を覆って付着されてもよい。チタンは接着強化材料の一例である。また、第１導電層２０は、厚膜金属ペースト組成物または有機金属材料を印刷することによって形成されてもよい。もし、共焼成セラミック基板１０を用いるのであれば、第１電極は、既に基板の一部として存在し、また、工程Ｓ１２０は省略または迂回されてもよい。
工程Ｓ１３０において、誘電体前駆体層３０が、第１導電層２０を覆って形成される。前駆体層３０は、得られるコンデンサーの誘電体を形成し、第１導電層２０を覆って前駆体溶液を付着することによって形成されてもよい。前駆体溶液は、薄膜の結晶質チタン酸バリウム（ＢａＴｉＯ３）層を形成するための前駆体化学物質を含んでいてもよく、また、化学溶液付着（ＣＳＤ）技術を用いて、前駆体層３０を形成してもよい。ＣＳＤ技術は、その扱い易さおよび低コストのために望ましい。ドープしない（もしくは、「純粋な」）ＢａＴｉＯ３誘電体を形成するために使用される化学的前駆体溶液は、酢酸バリウムおよびチタンイソプロポキシドを含んでいてもよい。アセチルアセトン、酢酸、メタノールのような化学物質を使用して、前駆体成分を溶解させ、また前駆体溶液を安定化させてもよい。
誘電特性を修正するために、ドーパントカチオンをＢａＴｉＯ３前駆体溶液に加えてもよい。たとえば、遷移金属カチオンを含むことができる。酸化物の化学量論がＭＯ２の遷移金属カチオンを加えて、ＢａＴｉＯ３の３つの相転移温度を互いにより近くに移動することによって、得られるコンデンサーの温度依存性を平滑化してもよい。ここで、Ｍは、遷移金属カチオン（たとえば、Ｚｒ、Ｈｆ、Ｓｎ、Ｃｅ）である。酸化物の化学量論がＭＯの金属カチオンを加え、誘電体のキュリー点をより低い温度に移動してもよい。ここで、Ｍは、アルカリ土類金属（たとえば、Ｃａ、Ｓｒ、Ｍｇ）である。そのようなＭＯおよびＭＯ２ドーパントは、得られるコンデンサーの温度安定性を向上させるのに有用である。酸化物の化学量論がＲ２Ｏ３の希土類カチオンを加えて、低い酸素分圧のアニールの間において前駆体層中に生じるであろう酸素の損失を化学的に補填してもよい。ここで、Ｒは、希土類カチオン（たとえば、Ｙ、Ｈｏ、Ｄｙ、Ｌａ、Ｅｕ）である。また、Ｍｎのような複数の好ましい原子価状態を有する遷移金属カチオンを、酸素損失を化学的に補填する能力のために加えてもよい。そようなドーパントは、銅のような卑金属電極を使用するコンデンサーの高い絶縁抵抗を維持するために特に有用である。
ドーパントもしくはその混合物は、前駆体溶液中において、約０〜３０モル％の濃度の間で使用されてもよい。ドーパントおよび混合物の特定の組み合わせは、得られる誘電体に対する誘電体特性、輸送特性、および温度依存特性の望ましい組み合わせに依存するであろう。
ドープされた前駆体組成物にカチオンを供給するために、以下の化学物質を使用してもよい。
Ｍｎ：酢酸マンガン四水和物
Ｙ：酢酸イットリウム水和物
Ｚｒ：ジルコニウムプロポキシド
Ｃａ：酢酸カルシウム水和物
Ｓｒ：酢酸ストロンチウム水和物
Ｈｏ：酢酸ホルミウム水和物
Ｄｙ：酢酸ジスプロシウム水和物
Ｈｆ：塩化ハフニウム
Ｆｅ：酢酸鉄
Ｍｇ 酢酸マグネシウム四水和物
工程Ｓ１４０において、前駆体層３０は、乾燥して溶媒が除去される。もし、より厚い前駆体層３０が必要であれば、望ましい前駆体層の厚さを達成するまで、工程Ｓ１３０とＳ１４０を繰り返す。図１を参照すれば、工程Ｓ１５０において、得られる物品がアニールされる。アニーリングは少なくとも８００℃の温度で行われ、残渣の有機材料を除去し、そして、その後、乾燥された誘電体前駆体層３０を、高密度化および結晶化する。図２Ｂを参照すれば、誘電体３５および第１電極２５が、アニーリングプロセスから得られる。得られる誘電体３５の厚さは、約０．２〜２．０ミクロン（μｍ）の範囲としてもよい。次いで、得られる物品は、工程Ｓ１６０において冷却される。
白金のような貴金属を用いて、第１電極２５を形成するとき、アニーリングを高温の空気炉中で行ってもよい。銅のような卑金属を用いて、第１電極２５を形成するとき、アニーリングを低い酸素分圧の環境において行ってもよい。卑金属層２０の酸化は、アニーリング温度に対して適切な低い酸素分圧、および相安定性図から金属の組み合わせを選択することによって防止される。たとえば、もし、銅電極を使用し、また約９００℃でアニールするのであれば、酸素分圧は１０−８気圧未満でなければならない。
第１電極２５が銅の場合には、低い酸素分圧のアニーリングは、銅をＣｕ２ＯまたはＣｕＯへ酸化することはないであろう。しかしながら、少なくとも８００℃のアニーリング温度のようなより高いアニーリング温度と結びついた減少された酸素分圧は、酸素空乏の増加された濃度を有する誘電体３５をもたらし、減少された誘電体絶縁抵抗をもたらす。したがって、誘電体３５は、アレオバレント（ａｌｅｏｖａｌｅｎｔ）カチオンのドーピング、および再酸素化プロセスを必要としてもよい。ドーパントは、低酸素分圧のアニールの間に起きることもある酸素損失を補填し、そして、再酸素化プロセスの後に、良好な絶縁抵抗を有する誘電体３５を生成する。それらのドーパントは、たとえば、Ｍｎ、Ｙ、Ｈｏ、およびＤｙを含む。
再酸素化は、第１電極２５を酸化するには十分ではない、より低い温度かつより高い酸素分圧における短いアニールに相当するものであってもよい。たとえば、そのような再酸素化は、５００℃において、数分間、１０−５〜１０−２気圧の間の酸素分圧にするというものであってもよい。再酸素化は、高温アニールの冷却工程Ｓ１６０に統合されることができ、または分離したプロセスとして行うこともできる。もし、貴金属を使用して、第１または底部導電層２０を形成し、そして誘電体前駆体を空気中でアニールしてもよいのであれば、再酸素化プロセスは必要ではない。
図２Ｃを参照すれば、工程Ｓ１７０（図１）において、第２または頂部電極４０は、得られる誘電体３５の上に形成される。たとえば、第２または頂部電極４０は、スパッタ、蒸着、燃焼蒸着、無電解メッキ、印刷またはその他の適切な付着方法によって形成されることができ、望ましい電気的特性を得るために、続いて特定の厚さにメッキしてもよい。コンデンサー１００は、頂部電極４０の追加によって形成される。
図３Ａおよび３Ｂは、工程Ｓ１７０（図１）から得られる物品から形成されてもよい、複数の個々のコンデンサー１１０、１２０、１３０を例示している。図２Ｃ、および図３Ａと３Ｂとを参照すれば、コンデンサー１００の第２または頂部電極４０は、個々の頂部電極４１、４２、４３を形成するためにフォトエッチングされてもよく、それによって、コンデンサー１１０、１２０、１３０を形成する。また、フォトエッチング工程を使用して、接地ピンパッド１５０、１６０、ワイアボンドパッド１５５、１６５、１７５、および接地ワイアボンドパッド１８５を形成することもできる。ワイアボンドパッド１５５、１６５、１７５は、個々の頂部電極４１、４２、４３に接続するために使用される。
図３Ｃは、チップパッケージ１０００の断面の正面図である。チップパッケージ１０００は、接着層１０２０によって印刷配線板１０１０に実装された図３Ａおよび３Ｂの物品を含む。コンデンサー１１０、１２０、１３０は、装置Ｄに接続されている。コンデンサー１１０、１２０、１３０の電極４１、４２、４３は、たとえば、いわゆる「Ｃ４」（controlled collapse chip connect）技術を用いて、装置Ｄの個々の電力ピン２００、２１０、２２０に接続することができる。装置Ｄの接地ピン３４０、３５０は、同様に接地ピンパッド１５０、１６０に接続され、そして、さらに、ワイアボンドパッド１８５を貫通して形成されたビア２５０によって、第１または底部電極２５に接続され、このようにして、装置Ｄに電力を供給するための低インダクタンス回路を完成する。基板１０上のコンデンサー１１０、１２０、１３０は、インターポーザを形成する。
装置Ｄは、たとえば、集積回路としていもよい。１つまたはそれ以上の集積回路を、セラミック基板の表面上のコンデンサー１１０、１２０、１３０に付着することができる。ダイアタッチ、フリップチップ、およびワイアボンディング技術のようなその他の付着方法を用いてもよい。
上述の実施形態では、例示を目的として、少数のコンデンサー、ワイアボンドパッド、接地ピンパッド、およびその他の素子が例示されている。しかしながら、かなり多数のそのような素子を、装置に対して電力を供給するため、またはその他の目的のために、構造の中に組み込むことができる。
上に例示されたこれらのコンデンサー１１０、１２０，１３０は、印刷配線板、集積回路基板、またはパッケージ上に、たとえば、接着剤を用いて付着させることができる。図３Ｃの実施形態では、コンデンサー１１０、１２０、１３０を、印刷配線板（ＰＷＢ）基板へ電気的に接続するものとして、ワイアボンディング技術が例示されている。また、構造およびＰＷＢ基板への電気的な接続というその他の方法を使用してもよく、その方法は、電極と接地パッドを印刷配線基板１０１０に接続するために、セラミック基板１０を貫通するビアの使用を含む。この接続は、面アレイ相互接続構成にて、導電性接着剤または半田を用いて行われることができる。
また、頂部電極１１０、１２０、１３０および様々なパッドは、シャドーマスクを通すスパッタ、スクリーン印刷、または直接的にパターン形成された頂部電極構造を提供するためのその他の技術によって形成してもよい。
もし必要であれば、工程Ｓ１１０からＳ１７０を実施し、かつ工程Ｓ１２０からＳ１７０を複数回繰り返すことによって、多層コンデンサーを組み立てることができる。複数の個々のコンデンサーを、各プロセスの間において形成することができる。所定の隆起された基板面積内に得ることのできる、増加された全コンデンサーのために、複数のコンデンサー層が望ましい。
上述のように、追加の回路を、薄膜コンデンサーインターポーザ構造の頂部に加えることができる。たとえば、スピンコーティングおよび硬化のような低温加工、またはポリイミドまたはエポキシベース材料のようなポリマー誘電体を印刷かつ硬化することによって、追加の低誘電率層を加えることができる。パッケージ産業において標準的である技術を用いて、これらの誘電体を、金属化し、そして回路パターンとすることができる。
本発明の薄膜コンデンサーインターポーザの実施形態は、誘導子、抵抗器、またはその他のコンデンサーを含む薄膜コンデンサーの頂部に、その他の受動素子の追加によって、集積化された受動装置へとさらに加工されることができる。誘導子は、エッチングまたは当技術において知られているその他のパターン形成技術を用いて、頂部表面のメタライゼーションから容易に形成される。抵抗器は、抵抗性金属のスパッタリング、電気メッキ、スクリーン印刷および硬化または焼成、およびその他の作業を含む当技術において知られた多くの技術を用いて形成されてもよい。多くの集積化した受動装置は、これらの構造の組み合わせによって形成されることができる。それらの集積化した受動装置は、フリップチップおよびワイアボンディングのような知られた技術を用いて、集積回路パッケージまたは印刷配線板に組み付けまたは実装されることができる。
一般に、用語「薄膜」は、２μｍ未満の厚さを有する層を示す。上述の実施形態は、１μＦ／ｃｍ２を超えるキャパシタンス密度を有することができる。
本発明の上述の説明は、本発明を例示かつ説明するものである。さらに、本開示は、本発明の選択された好ましい実施形態だけを説明している、しかし、本発明は、様々なその他の組み合わせ、修正、および環境において使用することが可能であり、また、本明細書に述べた上記の教示に等しい本発明の概念の範囲内、および／または関連技術の技能と知識の範囲内で、変更および修正が可能であることを理解すべきである。
本説明は、本明細書に開示された形態に、本発明を制限しようとするものではない。また、添付される請求項は、詳細な説明において明確に定義されていない代替の実施形態を含むものと解釈されるべきであると意図される。
コンデンサーの第１の実施形態を作製する方法を例示するブロック図である。 図１に例示された方法によってコンデンサーを形成する工程を例示する図である。 図１に例示された方法によってコンデンサーを形成する工程を例示する図である。 図１に例示された方法によってコンデンサーを形成する工程を例示する図である。 図２Ｃに例示されたコンデンサーから形成される複数のコンデンサーの、図３Ｂにおいて、線３Ａ−３Ａに沿って切断した断面図である。 図３Ａに例示されたコンデンサーの平面図である。 装置Ｄに接続された、図３Ａおよび３Ｂに例示された複数のコンデンサーを有するチップパッケージの断面の正面図である。

Claims (20)

  1. 第１導電層をその上に有するセラミック基板を提供する工程、
    第１導電層の上に誘電体を形成する工程、および
    誘電体の上に第２導電層を形成する工程を含み、
    前記誘電体を形成する工程が、第１導電層の上に誘電体層を形成する工程、および少なくとも約８００℃の温度でアニーリングする工程を含み、
    前記第１導電層、誘電体、および第２導電層がコンデンサーを形成することを特徴とする、１つまたはそれ以上の薄膜コンデンサーを基板上に作製する方法。
  2. 前記基板を提供する工程は、前記基板の上に第１導電層を形成する工程を含むことを特徴とする請求項１に記載の方法。
  3. アニーリングする工程は、結晶質チタン酸バリウムを含む誘電体をもたらすことを特徴とする請求項１に記載の方法。
  4. 前記第１導電層は、ニッケル、銅、マンガン、モリブデン、およびタングステンからなる群から選択される少なくとも１種の金属を含むことを特徴とする請求項１に記載の方法。
  5. アニーリングする工程は、約８００〜１０５０℃の範囲の温度でアニールする工程を含むことを特徴とする請求項１に記載の方法。
  6. アニーリングする工程は、１０−６気圧未満の酸素分圧を有する環境でアニールする工程を含むことを特徴とする請求項５に記載の方法。
  7. アニーリングする工程は、窒素雰囲気でアニールする工程を含むことを特徴とする請求項１に記載の方法。
  8. 前記誘電体を形成する工程は、
    誘電体前駆体溶液を提供する工程、および
    第１導電層の上に前記誘電体前駆体溶液を付着する工程
    を含むことを特徴とする請求項１に記載の方法。
  9. 前記誘電体を形成する工程は、
    前記アニーリングする工程から得られる前記誘電体を再酸素化する工程を含むことを特徴とする請求項１に記載の方法。
  10. 前記誘電体を再酸素化する工程は、
    前記誘電体を、４５０〜６００℃の範囲の温度、および１０−２〜１０−５気圧の範囲の酸素分圧で、再酸素化する工程を含むことを特徴とする請求項９に記載の方法。
  11. 前記誘電体を形成する工程は、
    ドープされた誘電体を形成する工程を含むことを特徴とする請求項１に記載の方法。
  12. 前記誘電体を形成する工程は、
    厚さ約０．２〜２．０ミクロンの範囲の誘電体を形成する工程を含むことを特徴とする請求項１に記載の方法。
  13. 前記第１導電層は、白金、パラジウム、金、銀からなる群から選択される少なくとも１種の金属を含み、かつ
    アニーリングする工程は、８００〜１０５０℃の範囲の温度で、空気中において行われることを特徴とする請求項１に記載の方法。
  14. 前記第２導電層を形成する工程は、
    前記誘電体の上に導電層をスパッタする工程、および
    導電性材料で導電層をメッキする工程を含むことを特徴とする請求項１に記載の方法。
  15. 前記基板を提供する工程は、
    マグネシア、アルミナ、ガラス−セラミック、ジルコニア、アルミン酸マグネシウム、チタン酸ストロンチウム、チタン酸バリウムからなる群から選択される少なくとも１種の材料を含む基板を提供する工程を含むことを特徴とする請求項１に記載の方法。
  16. 前記第２電極層から複数の電極を形成する工程、それによって複数のコンデンサーを形成する工程をさらに含むことを特徴とする請求項１に記載の方法。
  17. 請求項１に記載の方法によって作製され、印刷配線板上に実装されることを特徴とする１つまたはそれ以上のコンデンサー。
  18. 請求項１に記載の方法によって作製され、集積回路基板上に実装されることを特徴とする１つまたはそれ以上のコンデンサー。
  19. 請求項１に記載の方法によって作製される１つまたはそれ以上のコンデンサーを含むことを特徴とする集積回路パッケージ。
  20. 請求項１に記載の方法によって作製される１つまたはそれ以上のコンデンサーを含むことを特徴とする集積受動装置。
JP2004366464A 2003-12-30 2004-12-17 セラミック上の薄膜コンデンサー Pending JP2005210090A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53319503P 2003-12-30 2003-12-30
US11/005,350 US7256980B2 (en) 2003-12-30 2004-12-06 Thin film capacitors on ceramic

Publications (2)

Publication Number Publication Date
JP2005210090A true JP2005210090A (ja) 2005-08-04
JP2005210090A5 JP2005210090A5 (ja) 2007-11-29

Family

ID=34576103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366464A Pending JP2005210090A (ja) 2003-12-30 2004-12-17 セラミック上の薄膜コンデンサー

Country Status (7)

Country Link
US (1) US7256980B2 (ja)
EP (1) EP1551041B1 (ja)
JP (1) JP2005210090A (ja)
KR (1) KR100680107B1 (ja)
CN (1) CN1637973A (ja)
DE (1) DE602004005145T2 (ja)
TW (1) TW200527456A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539005B2 (en) * 2005-07-29 2009-05-26 Tdk Corporation Dielectric film production process and capacitor
JP4983134B2 (ja) * 2005-07-29 2012-07-25 Ｔｄｋ株式会社 誘電体膜の製造方法及びコンデンサ
JP4956939B2 (ja) 2005-08-31 2012-06-20 Ｔｄｋ株式会社 誘電体膜及びその製造方法
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
US7531416B2 (en) * 2005-12-21 2009-05-12 E. I. Du Pont De Nemours And Company Thick film capacitors on ceramic interconnect substrates
US20080001271A1 (en) * 2006-06-30 2008-01-03 Sony Ericsson Mobile Communications Ab Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
US20080010798A1 (en) * 2006-07-14 2008-01-17 Borland William J Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
US20080037198A1 (en) * 2006-08-10 2008-02-14 Borland William J Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages
US7818855B2 (en) * 2006-11-10 2010-10-26 E. I. Du Pont De Nemours And Company Method of making thin-film capacitors on metal foil using thick top electrodes
US7841075B2 (en) * 2007-06-19 2010-11-30 E. I. Du Pont De Nemours And Company Methods for integration of thin-film capacitors into the build-up layers of a PWB
US8084841B2 (en) * 2009-05-05 2011-12-27 Georgia Tech Research Systems and methods for providing high-density capacitors
US20100284123A1 (en) * 2009-05-05 2010-11-11 Pulugurtha Markondeyaraj Systems and methods for fabricating high-density capacitors
CN104903982B (zh) * 2012-11-21 2018-08-17 3M创新有限公司 包括第一介电层和第二介电层的多层膜
US20150302990A1 (en) * 2012-11-21 2015-10-22 3M Innovative Properties Company Multilayer film including first and second dielectric layers
CN103219318B (zh) * 2013-04-12 2015-07-08 中国电子科技集团公司第十三研究所 一种耐高温的微波内匹配晶体管用mim电容及其制造方法
CN105261657B (zh) * 2015-10-30 2018-05-11 中国振华集团云科电子有限公司 一种mis薄膜电容器的制造工艺
WO2017127995A1 (en) * 2016-01-25 2017-08-03 Schott Glass Technologies (Suzhou) Co. Ltd. Article with high capacity per area and use of such article in finger-print sensors
CN106158373A (zh) * 2016-08-01 2016-11-23 合肥佳瑞林电子技术有限公司 一种薄膜电容器的制备方法
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893104A (ja) * 1981-09-25 1983-06-02 エヌ　ベー　フイリップス　フルーイランペン　ファブリケン 誘電体の製造方法
JPH09223640A (ja) * 1995-12-13 1997-08-26 Kyocera Corp 誘電体薄膜およびセラミックコンデンサ
JP2002231575A (ja) * 2001-01-31 2002-08-16 Kyocera Corp 薄膜コンデンサおよびコンデンサ基板
JP2002260958A (ja) * 2000-12-28 2002-09-13 Matsushita Electric Ind Co Ltd 板状コンデンサおよびその製造方法ならびにこのコンデンサを用いたチップサイズパッケージ
JP2003045742A (ja) * 2001-07-26 2003-02-14 Kyocera Corp 薄膜コンデンサ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870539A (en) 1989-01-17 1989-09-26 International Business Machines Corporation Doped titanate glass-ceramic for grain boundary barrier layer capacitors
US5198269A (en) 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
WO1992019564A1 (en) 1991-05-01 1992-11-12 The Regents Of The University Of California Amorphous ferroelectric materials
US5614018A (en) 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
US5271955A (en) 1992-04-06 1993-12-21 Motorola, Inc. Method for making a semiconductor device having an anhydrous ferroelectric thin film
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5384294A (en) 1993-11-30 1995-01-24 The United States Of America As Represented By The Secretary Of The Air Force Sol-gel derived lead oxide containing ceramics
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
US6066581A (en) 1995-07-27 2000-05-23 Nortel Networks Corporation Sol-gel precursor and method for formation of ferroelectric materials for integrated circuits
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US5962654A (en) 1998-01-30 1999-10-05 International Business Machines Operation Alkoxyalkoxides and use to form films
US6023407A (en) 1998-02-26 2000-02-08 International Business Machines Corporation Structure for a thin film multilayer capacitor
CN1251259C (zh) * 1999-11-02 2006-04-12 Tdk株式会社 叠层电容器
US6727143B1 (en) * 1999-11-30 2004-04-27 Advanced Micro Devices, Inc. Method and system for reducing charge gain and charge loss when using an ARC layer in interlayer dielectric formation
US6339527B1 (en) * 1999-12-22 2002-01-15 International Business Machines Corporation Thin film capacitor on ceramic
US6404615B1 (en) * 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
US6611419B1 (en) 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6541137B1 (en) 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6477034B1 (en) 2001-10-03 2002-11-05 Intel Corporation Interposer substrate with low inductance capacitive paths
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893104A (ja) * 1981-09-25 1983-06-02 エヌ　ベー　フイリップス　フルーイランペン　ファブリケン 誘電体の製造方法
JPH09223640A (ja) * 1995-12-13 1997-08-26 Kyocera Corp 誘電体薄膜およびセラミックコンデンサ
JP2002260958A (ja) * 2000-12-28 2002-09-13 Matsushita Electric Ind Co Ltd 板状コンデンサおよびその製造方法ならびにこのコンデンサを用いたチップサイズパッケージ
JP2002231575A (ja) * 2001-01-31 2002-08-16 Kyocera Corp 薄膜コンデンサおよびコンデンサ基板
JP2003045742A (ja) * 2001-07-26 2003-02-14 Kyocera Corp 薄膜コンデンサ

Also Published As

Publication number Publication date
KR100680107B1 (ko) 2007-02-08
CN1637973A (zh) 2005-07-13
EP1551041A1 (en) 2005-07-06
KR20050069913A (ko) 2005-07-05
US7256980B2 (en) 2007-08-14
EP1551041B1 (en) 2007-03-07
DE602004005145D1 (de) 2007-04-19
DE602004005145T2 (de) 2007-12-13
TW200527456A (en) 2005-08-16
US20050141171A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100680107B1 (ko) 세라믹 상의 박막 축전기
CN101524003A (zh) 功率核心器件及其制造方法
CN1953169A (zh) 电源芯线器件及其制造方法
KR100888132B1 (ko) 세라믹 상호접속 기판 상의 후막 커패시터
JP4876518B2 (ja) 電子部品の製造方法
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP2634133B2 (ja) 高誘電体層を有する窒化アルミニウム多層配線基板及びその製造方法
JP2001106571A (ja) 誘電体セラミック組成物及びセラミック電子部品
JP3860675B2 (ja) コンデンサ
JP2945529B2 (ja) 積層磁器コンデンサ及びその製造方法
JP2000223347A (ja) 受動セラミック素子
JP2001250885A (ja) キャパシタ内蔵回路基板及びそれを用いた半導体装置
JP2003040670A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JP2000150290A (ja) コンデンサ
JP2002043759A (ja) 多層配線基板
JP3692258B2 (ja) コンデンサ
JP5110419B2 (ja) Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法
JP4022105B2 (ja) 多層配線基板の製造方法
JPH10158032A (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP3103686B2 (ja) 多層回路基板
JP2001023851A (ja) コンデンサ一体化セラミック焼結体およびその製造方法
JP2000311832A (ja) 薄膜コンデンサおよび基板
JP2001127255A (ja) 薄膜電子部品
JP2001220219A (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP2001298122A (ja) 半導体素子搭載用基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109