WO2017065141A1 - Ｌｃ複合電子部品、およびｌｃ複合電子部品の実装構造 - Google Patents

Ｌｃ複合電子部品、およびｌｃ複合電子部品の実装構造 Download PDF

Info

Publication number
WO2017065141A1
WO2017065141A1 PCT/JP2016/080160 JP2016080160W WO2017065141A1 WO 2017065141 A1 WO2017065141 A1 WO 2017065141A1 JP 2016080160 W JP2016080160 W JP 2016080160W WO 2017065141 A1 WO2017065141 A1 WO 2017065141A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
composite electronic
electronic component
capacitor electrode
capacitor
Prior art date
Application number
PCT/JP2016/080160
Other languages
English (en)
French (fr)
Inventor
矢▲崎▼浩和
中磯俊幸
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201690001268.XU priority Critical patent/CN208142032U/zh
Priority to JP2017545202A priority patent/JP6601502B2/ja
Publication of WO2017065141A1 publication Critical patent/WO2017065141A1/ja
Priority to US15/944,938 priority patent/US10320356B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0057—Constructional details comprising magnetic material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Definitions

  • the present invention relates to an LC composite electronic component, and more particularly to an LC composite electronic component including, for example, a ceramic substrate on which an inductor element is formed and a thin film insulator layer on which a capacitor element is formed.
  • the present invention also particularly relates to a mounting structure of the LC composite electronic component on a mounting board, for example.
  • Patent Document 2 an LC composite electronic component having a structure in which a dielectric ceramic substrate on which a capacitor is formed and a magnetic ceramic substrate on which an inductor is formed is known (Patent Document 2).
  • Patent Document 2 when a capacitor is formed on a dielectric ceramic substrate, it is difficult to shorten the distance between capacitor electrodes, and thus it is difficult to form a capacitor having a large capacity.
  • the LC composite electronic component of the present invention is A ceramic substrate having a magnetic layer; A thin film insulator layer formed on a surface of the ceramic substrate by a thin film process and having a first capacitor electrode, a second capacitor electrode closer to the ceramic substrate than the first capacitor electrode, and a thin film dielectric; A coil-shaped inductor element formed on the ceramic substrate; A capacitor element formed in the thin film insulator layer; An external terminal formed on the surface of the thin film insulator layer and connected to at least one of the inductor element and the capacitor element; With The capacitor element includes the first capacitor electrode, the second capacitor electrode, and the thin-film dielectric disposed at least partially between the first capacitor electrode and the second capacitor electrode. It is characterized by that.
  • the external terminals are formed on the surface of the thin film insulating layer formed by the thin film process, so that the external terminals are not easily peeled off due to the manufacturing process, and a minute gap between the element body and the external terminals Is unlikely to occur. Therefore, compared with the case where external terminals are formed on the surface of the ceramic substrate by co-firing, the adhesion strength between the external terminals and the thin film insulating layer is high, and it is minute along the interface between the external terminals and the thin film insulating layer. Difficult gaps are difficult to form.
  • the thin film dielectric is preferably a sintered body of barium strontium titanate.
  • the ceramic substrate is formed by firing at a temperature of 800 ° C. or more, even if the thin film insulator layer (thin film dielectric) is fired at around 700 ° C., the inductor element formed on the ceramic substrate Characteristic deterioration is suppressed.
  • the inductor element and the capacitor element are magnetically separated by sandwiching a thin-film dielectric having a low permeability between the second capacitor electrode and a magnetic layer having a high permeability. . Therefore, the magnetic field generated in the inductor element is suppressed from being affected by the capacitor element, and a decrease in the Q value of the inductor element can be suppressed.
  • the thin film insulator layer further includes an insulating resin layer
  • the capacitor element is covered with the insulating resin layer
  • the external terminal is the insulating resin layer. It is preferably formed on the surface.
  • the capacitor element can be protected from external force or the like, and a highly robust LC composite electronic component can be realized.
  • the thin film dielectric 11 is a material having low moisture resistance
  • the entire thin film dielectric is covered with an insulating resin layer, thereby suppressing changes in characteristics of the thin film dielectric due to moisture in the atmosphere.
  • the inductor element and the capacitor element may constitute a low-pass filter.
  • the mounting structure of the LC composite electronic component on the mounting board of the present invention is as follows: An LC composite electronic component having an external terminal; A mounting board having mounting terminals; The LC composite electronic component mounting structure comprising: The external terminal is connected to the mounting terminal, The LC composite electronic component is A ceramic substrate having a magnetic layer; A thin film insulator layer formed on a surface of the ceramic substrate by a thin film process and having a first capacitor electrode, a second capacitor electrode closer to the ceramic substrate than the first capacitor electrode, and a thin film dielectric; A coil-shaped inductor element formed on the ceramic substrate; A capacitor element formed in the thin film insulator layer; Further comprising The external terminal is formed on a surface of the thin film insulator layer, and is connected to at least one of the inductor element and the capacitor element.
  • the capacitor element includes at least one of the first capacitor electrode and the second capacitor electrode.
  • the portion is constituted by the thin film dielectric disposed between the first capacitor electrode and the second capacitor electrode.
  • an LC composite electronic component having a highly reliable external terminal and having good high frequency characteristics can be realized.
  • the LC composite electronic component it is possible to realize a mounting structure of the LC composite electronic component with improved connection reliability between the LC composite electronic component and the mounting substrate.
  • FIG. 1 is a cross-sectional view of an LC composite electronic component 101 according to the first embodiment.
  • FIG. 2 is an external perspective view showing a conductor pattern and external terminals P1, P2, and P3 included in the LC composite electronic component 101.
  • FIG. 3 is a circuit diagram of the LC composite electronic component 101.
  • FIG. 4 is a cross-sectional view showing a state where the LC composite electronic component 101 is mounted on the mounting substrate 1.
  • FIG. 1 is a cross-sectional view of an LC composite electronic component 101 according to the first embodiment.
  • FIG. 2 is an external perspective view showing a conductor pattern and external terminals P1, P2, and P3 included in the LC composite electronic component 101.
  • FIG. 1 the thickness of each part is exaggerated. The same applies to the sectional views in the following embodiments.
  • the LC composite electronic component 101 is a surface-mount type electronic component that includes an inductor element and a capacitor element and is mounted on a mounting substrate.
  • the LC composite electronic component 101 includes a ceramic substrate CL having a first main surface S1, an inductor element LE, a thin film insulator layer TL having a second main surface S2, a capacitor element CE, and external terminals P1, P2, and P3.
  • the first main surface S1 corresponds to a “top surface”
  • the second main surface S2 corresponds to a “mounting surface”.
  • the ceramic substrate CL is a rectangular parallelepiped magnetic plate formed by laminating a plurality of magnetic layers, and has coil conductor patterns 21, 22, 23, and 24 and interlayer connection conductors V11, V12, V13, V14, and V15.
  • the magnetic layer is, for example, a magnetic ferrite ceramic layer formed by sintering a ferrite ceramic powder.
  • the inductor element LE is a helical coil-shaped conductor formed inside the ceramic substrate CL, and is composed of coil conductor patterns 21, 22, 23, and 24 and interlayer connection conductors V13, V14, and V15, and is laminated (Z direction). ) Along the winding axis.
  • the coil conductor patterns 21, 22, 23, 24 and the interlayer connection conductors V11, V12, V13, V14, V15 are, for example, sintered films of conductive paste containing a metal powder mainly composed of Ag or the like.
  • the first end of the coil conductor pattern 21 is connected to the first end of the coil conductor pattern 22 via the interlayer connection conductor V13.
  • the second end of the coil conductor pattern 22 is connected to the first end of the coil conductor pattern 23 via the interlayer connection conductor V14.
  • the second end of the coil conductor pattern 23 is connected to the first end of the coil conductor pattern 24 via the interlayer connection conductor V15.
  • the thin film insulator layer TL is a rewiring layer made of a nonmagnetic insulator layer formed by a thin film process on one surface of the ceramic substrate CL (the surface opposite to the first main surface S1). It has a body 11, an insulating resin layer 12, a first capacitor electrode 31, a second capacitor electrode 32, and interlayer connection conductors V21, V22, V23, V32.
  • the thin film dielectric 11 is a high dielectric constant material having a dielectric constant of 30 or more.
  • the thin film dielectric 11 is a strong material made of a sintered body of barium strontium titanate ((Ba x , Sr 1-x ) TiO 3 : hereinafter “BST”). It is a dielectric layer.
  • the thin film dielectric 11 may be a ferroelectric layer made of, for example, strontium titanate (SrTiO 3 : “STO”).
  • the insulating resin layer 12 is, for example, a polyimide resin or an epoxy resin.
  • the interlayer connection conductors V21, V22, V23, V32 are conductors such as Pt and Au.
  • External terminals P1, P2, and P3 are LGA (Land Grid Array) type terminals for mounting on a mounting board, and are formed in an island shape on the second main surface S2 of the thin-film insulator layer TL.
  • the external terminals P1, P2, and P3 are, for example, Cu coated with a plating film such as Ni or Au. In the present embodiment, the external terminal P3 is connected to the ground.
  • the capacitor element CE is formed inside the thin film insulator layer TL, and includes a first capacitor electrode 31, a second capacitor electrode 32 disposed opposite to the first capacitor electrode 31, a first capacitor electrode 31, and a second capacitor electrode 31.
  • the thin film dielectric 11 is disposed between the capacitor electrode 32 and the capacitor electrode 32. As shown in FIG. 1, the capacitor element CE is covered with an insulating resin layer 12.
  • the thin film dielectric 11 is formed on one surface of the ceramic substrate CL, and the first capacitor electrode 31 and the second capacitor electrode 32 are disposed inside the thin film dielectric 11. As shown in FIG. 1, the second capacitor electrode 32 is disposed closer to the ceramic substrate CL than the first capacitor electrode 31. Therefore, a part of the thin film dielectric 11 is disposed between the second capacitor electrode 32 and the ceramic substrate CL (magnetic material). This portion of the thin film dielectric 11 functions as an adhesion layer between the ceramic substrate CL and the second capacitor electrode 32. Since the thin film dielectric 11 according to the present embodiment is a BST sintered body having low moisture resistance, the entire thin film dielectric 11 is covered with the insulating resin layer 12 so as not to be exposed to the atmosphere. External terminals P1, P2, and P3 are formed on the second main surface S2 of the insulating resin layer 12.
  • the external terminal P1 is connected to the second end of the coil conductor pattern 21 via the interlayer connection conductors V11 and V21.
  • the external terminal P2 is connected to the second capacitor electrode 32 via the interlayer connection conductors V22 and V32, and the second capacitor electrode 32 is connected to the second end of the coil conductor pattern 24 via the interlayer connection conductors V12 and V32.
  • the external terminal P3 is connected to the first capacitor electrode 31 through the interlayer connection conductor V23.
  • FIG. 3 is a circuit diagram of the LC composite electronic component 101.
  • the inductor element LE is represented by an inductor L1
  • the capacitor element CE is represented by a capacitor C1.
  • the LC composite electronic component 101 is a circuit in which an inductor L1 is connected between external terminals P1 and P2, and a capacitor C1 is connected between external terminals P2 and P3.
  • the external terminal P1 is connected to the first end of the inductor L1
  • the external terminal P2 is connected to the second end of the inductor L1 and the first end of the capacitor C1
  • the external terminal P3 is connected to the second end of the capacitor C1.
  • the external terminal P3 is connected to the ground. Therefore, in the present embodiment, the inductor element LE and the capacitor element CE constitute a low-pass filter.
  • the LC composite electronic component 101 is manufactured by the materials and processes described in (1) to (7) below, for example.
  • a ceramic substrate CL on which an inductor element LE is formed is prepared.
  • the ceramic substrate CL is obtained by laminating a plurality of magnetic layers formed with a coil conductor pattern or an interlayer connection conductor made of a conductive paste such as Ag, and then firing the laminate at a temperature of 800 ° C. or higher.
  • the magnetic layer is a green sheet such as magnetic ferrite.
  • a first sintered body thin film is formed on the surface.
  • the temperature of the hot plate is not particularly limited as long as desired drying characteristics can be obtained, but it is preferably set within a range of 300 ° C to 400 ° C.
  • the temperature of the heat treatment is not particularly limited as long as desired crystallization is performed, but is preferably set within a range of 600 ° C. to 700 ° C. (around 700 ° C.).
  • the heat treatment time is not particularly limited as long as desired crystallization is performed, but is preferably set within a range of 10 minutes to 60 minutes.
  • the second capacitor electrode 32 and the interlayer connection conductor V32 are formed on the first sintered body thin film.
  • the second capacitor electrode 32 made of Pt or Au, the interlayer connection conductor V32, and the like are formed by RF magnetron sputtering.
  • a BST film as a second sintered body thin film is formed on the surface of the first sintered body thin film and the second capacitor electrode 32.
  • a BST film that is a third sintered body thin film is formed on the surface of the second sintered body thin film and the first capacitor electrode 31.
  • the first sintered body thin film, the second sintered body thin film, and the third sintered body thin film constitute a thin film dielectric 11.
  • the insulating resin layer 12 is, for example, a polyimide resin or an epoxy resin.
  • openings for interlayer connection conductors are formed in the first sintered body thin film, the second sintered body thin film, and the third sintered body thin film, and a conductor pattern made of Cu or the like is formed by RF magnetron sputtering.
  • interlayer connection conductors V21, V22, V23 and external terminals P1, P2, P3 are formed.
  • a Ni / Au plating film may be formed on the surfaces of the external terminals P1, P2, and P3.
  • FIG. 4 is a cross-sectional view showing a state in which the LC composite electronic component 101 is mounted on the mounting substrate 1.
  • a plurality of mounting terminals 41, 42, 43 are formed on the upper surface of the mounting substrate 1.
  • the LC composite electronic component 101 is mounted on the mounting substrate 1 with the thin film insulator layer TL side as a mounting surface.
  • the mounting substrate 1 is, for example, a printed wiring board.
  • the external terminal P1 is connected to the mounting terminal 41 of the mounting board 1 via the conductive bonding material 51
  • the external terminal P2 is connected to the mounting terminal 42 of the mounting board 1 via the conductive bonding material 52
  • the external terminal P2 is
  • the conductive bonding material 53 is connected to the mounting terminal 43 of the mounting substrate 1.
  • the conductive members 51, 52, 53 are, for example, solder.
  • the LC composite electronic component 101 according to this embodiment has the following effects.
  • a coil-shaped inductor element LE is formed on a ceramic substrate CL having a magnetic layer.
  • DCR direct current resistance
  • the input / output terminal external terminals P1, P2, P3 are formed on the surface of the insulating resin layer 12 (thin film insulating layer TL).
  • the external terminals P1, P2, and P3 are formed on the surface of the thin film insulating layer TL formed by the thin film process, the external terminals P1, P2, and P3 due to the manufacturing process are unlikely to be peeled off. Small gaps between the external terminals P1, P2, and P3 are unlikely to occur.
  • the adhesion strength between the external terminals P1, P2, P3 and the thin film insulating layer TL is high. It is difficult to form a minute gap along the interface between the terminals P1, P2, P3 and the thin film insulating layer TL. Therefore, migration due to moisture existing outside (plating solution or the like at the time of barrel plating for plating on the external terminal) entering the LC composite electronic component 101 from the gap is suppressed, and LC Short-circuiting between conductor patterns formed inside the composite electronic component 101 and between the external terminals P1, P2, and P3 is suppressed.
  • the mounting surface (first surface) of the LC composite electronic component 101 is compared with the case where the ceramic substrate CL side is mounted on the mounting substrate 1 as the mounting surface.
  • the difference in coefficient of thermal expansion between the two main surfaces S2) and the mounting substrate 1 is small. Therefore, the LC composite electronic component 101 is prevented from falling off the mounting substrate 1, and disconnection of the connection points between the external terminals P 1, P 2, P 3 of the LC composite electronic component 101 and the mounting terminals 41, 42, 43 of the mounting substrate 1, etc. Is suppressed.
  • the thin film dielectric 11 formed on the surface of the ceramic substrate CL is a BST sintered body.
  • the ceramic substrate CL is formed by firing at a temperature of 800 ° C. or higher, the thin film insulator layer TL (thin film dielectric 11) is formed on the ceramic substrate CL even when fired at around 700 ° C. The characteristic deterioration of the inductor element LE is suppressed.
  • the thin film dielectric 11 is formed between the second capacitor electrode 32 and the ceramic substrate CL. Since each of the thin film dielectric 11 and the ceramic substrate CL is a sintered body, more specifically, a polycrystalline metal oxide, the thin film dielectric material has better adhesion to the ceramic substrate CL than the electrode material. high. Therefore, high adhesion strength can be obtained between the thin film insulator layer TL (thin film dielectric 11) and the ceramic substrate CL. Further, since the sintered body of BST which is the thin film dielectric 11 is compatible with Pt which is the material of the second capacitor electrode 32, high adhesion strength is obtained between the thin film dielectric 11 and the second capacitor electrode 32. be able to.
  • the thin film dielectric 11 is formed between the second capacitor electrode 32 and the magnetic layer of the ceramic substrate CL.
  • a conductor pattern such as an electrode
  • the magnetic field generated in the inductor element is affected by the conductor pattern (vortex The Q value of the inductor element tends to decrease due to the occurrence of current and the conductor pattern contributing to magnetic field radiation.
  • the inductor element LE and the capacitor element CE are magnetically sandwiched by sandwiching the thin-film dielectric 11 having a low permeability between the second capacitor electrode 32 and the magnetic layer having a high permeability. Separated. Therefore, the magnetic field generated in the inductor element LE is suppressed from being affected by the capacitor element CE, and a decrease in the Q value of the inductor element LE can be suppressed.
  • the LC composite electronic component 101 includes the insulating resin layer 12, and the capacitor element CE is covered with the insulating resin layer 12. With this configuration, the capacitor element CE can be protected from external force or the like, and the LC composite electronic component 101 having high robustness can be realized. Further, when the thin film dielectric 11 is a BST sintered body having low moisture resistance as in the present embodiment, the entire thin film dielectric 11 is covered with the insulating resin layer 12 so that moisture in the atmosphere can be obtained. The characteristic change of the thin film dielectric 11 due to is suppressed.
  • the insulating resin layer 12 is not essential, and the external terminals P1, P2, and P3 may be formed on the surface of the thin film dielectric 11. However, as described above, it is preferable that the LC composite electronic component 101 has the insulating resin layer 12 and the capacitor element CE and the thin film dielectric 11 are covered with the insulating resin layer 12.
  • the LC composite electronic component 101 is mounted on the mounting substrate 1 with the thin film insulator layer TL side on which the capacitor element CE is formed as a mounting surface.
  • the wiring path between the capacitor element CE and the mounting substrate 1 can be shortened, the parasitic inductance of the capacitor element CE is reduced, and the LC composite electronic component 101 having excellent high frequency characteristics can be realized.
  • a low-pass filter is configured with the inductor element LE and the capacitor element CE as in this embodiment, an unnecessary pole is generated if a large parasitic inductance is applied to the shunt-connected capacitor element CE.
  • the function as a desired low-pass filter is not performed. Therefore, the above configuration in the present embodiment is particularly useful when a low-pass filter is configured with the inductor element LE and the capacitor element CE.
  • the planar shape of the ceramic substrate CL is a rectangular parallelepiped shape
  • the present invention is not limited to this configuration.
  • the shape of the ceramic substrate CL can be appropriately changed within the range where the functions and effects of the present invention are exhibited.
  • the planar shape may be a flat plate such as a square, a polygon, a circle, an ellipse, an L shape, and a T shape. .
  • the ceramic substrate CL is an example of a magnetic plate formed by laminating a plurality of magnetic layers.
  • the ceramic substrate CL may have a magnetic layer in part. That is, as long as the ceramic substrate CL has a magnetic layer in part, the outermost layer in the stacking direction may be a nonmagnetic layer, or the inner layer in the stacking direction is a nonmagnetic layer. Also good.
  • the number of laminated ceramic substrates CL can be changed as appropriate.
  • a single-layer magnetic flat plate may be used.
  • the inductor element LE is a helical coil-shaped conductor having about 4 turns, but the present invention is not limited to this.
  • the number of turns of the inductor element LE can be changed as appropriate, and may be, for example, one turn or less. Further, the inductor element LE may be a spiral coil conductor.
  • the winding axis of the inductor element LE has a structure along the stacking direction (Z direction) of the plurality of magnetic layers, but the present invention is not limited to this.
  • the winding axis of the inductor element LE may have a structure along a direction perpendicular to the Z direction (for example, the X direction or the Y direction). With this configuration, it is possible to suppress the magnetic flux generated in the inductor element LE from being disturbed by the capacitor element CE.
  • the low-pass filter is configured by the inductor element LE and the capacitor element CE
  • the present invention is not limited to this.
  • the circuit configuration of the LC composite electronic component can be changed as appropriate.
  • a high-pass filter may be configured, such as a circuit in which the inductor element LE and the capacitor element CE are connected in series, a ⁇ -type circuit, or a T-type circuit.
  • the inductor element LE and the capacitor element CE included in the LC composite electronic component are not limited to one each. There may be a plurality of inductor elements LE and capacitor elements CE, which can be appropriately changed depending on the circuit configuration of the LC composite electronic component.
  • the LC composite electronic component 101 including the rectangular external terminals P1, P2, and P3 is shown, but is not limited to this configuration.
  • the number of external terminals can be appropriately changed depending on the circuit configuration of the LC composite electronic component.
  • the shape of the external terminal can be changed as appropriate, and may be, for example, polygonal, circular, elliptical, L-shaped, T-shaped, or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

ＬＣ複合電子部品（１０１）は、磁性体層を有するセラミック基板（ＣＬ）、セラミック基板（ＣＬ）の表面に薄膜プロセスによって形成される薄膜絶縁体層（ＴＬ）、セラミック基板（ＣＬ）に形成されるコイル状のインダクタ素子（ＬＥ）、薄膜絶縁体層（ＴＬ）に形成されるキャパシタ素子（ＣＥ）、薄膜絶縁体層（ＴＬ）の表面に形成される外部端子（Ｐ１，Ｐ２，Ｐ３）を備える。キャパシタ素子（ＣＥ）は、薄膜絶縁体層（ＴＬ）が有する第１キャパシタ電極（３１）と、第２キャパシタ電極（３２）と、少なくとも一部が第１キャパシタ電極（３１）と第２キャパシタ電極（３２）との間に配置される薄膜誘電体（１１）とによって構成される。外部端子（Ｐ１，Ｐ２，Ｐ３）はインダクタ素子（ＬＥ）およびキャパシタ素子（ＣＥ）の少なくとも一方に接続される。

Description

ＬＣ複合電子部品、およびＬＣ複合電子部品の実装構造
　本発明は、ＬＣ複合電子部品に関し、特に例えばインダクタ素子が形成されたセラミック基板と、キャパシタ素子が形成された薄膜絶縁体層とを備えるＬＣ複合電子部品に関する。また、本発明は、特に例えば上記ＬＣ複合電子部品の実装基板への実装構造に関する。
　従来、集積受動素子（ＩＰＤ：Ｉｎｔｅｇｒａｔｅｄ　Ｐａｓｓｉｖｅ　Ｄｅｖｉｃｅ）として、半導体基板上にキャパシタやインダクタを薄膜プロセスで形成した各種ＬＣ複合電子部品が考案されている（特許文献１）。
　上記薄膜プロセスでキャパシタを形成した場合には、キャパシタ用電極間の距離を短くできることから容量の大きなキャパシタを形成しやすい。しかし、上記薄膜プロセスでインダクタを形成した場合には、インダクタ用導体パターンの膜厚を厚くし難いため、特にインダクタの直流抵抗（ＤＣＲ）は増加してしまう。そのため、薄膜プロセスによってＱ値の高いインダクタを形成することが難しく、薄膜プロセスで形成したＬＣ複合電子部品において、高周波帯域で損失の小さなＬＣ共振回路を構成することは困難である。
　一方、キャパシタを形成した誘電体セラミック基板と、インダクタを形成した磁性体セラミック基板とを積層した構造のＬＣ複合電子部品が知られている（特許文献２）。
特開平６－５３４０６号公報 特開平１１－６７５８７号公報
　特許文献２のように、誘電体セラミック基板にキャパシタを構成した場合には、キャパシタ用電極間の距離を短くすることが困難であるため、容量の大きなキャパシタを形成し難い。
　さらに、外部に接続するための外部端子を上記セラミック基板の表面に形成した場合に、上記セラミック基板を形成する材料と端子材料との焼成時の収縮率や収縮挙動が大きく異なるため、上記セラミック基板と外部端子との間の高い密着強度を得ることは難しい。そのため、このＬＣ複合電子部品を実装基板に実装すると、ＬＣ複合電子部品が実装基板から脱落しやすい。また、上記セラミック基板と外部端子との密着強度が低いため、上記セラミック基板と外部端子との界面に沿って微小な隙間が形成されやすい。そのため、外部に存在する水分が上記の隙間からＬＣ複合電子部品の内部に浸入することによりマイグレーションが生じ、上記セラミック基板内部に形成された導体間や外部端子間に短絡が生じる虞がある。
　本発明の目的は、信頼性の高い外部端子を備え、且つ、良好な高周波特性を有するＬＣ複合電子部品を提供することにある。また、上記ＬＣ複合電子部品を用いることにより、ＬＣ複合電子部品と実装基板との間の接続信頼性を高めた、ＬＣ複合電子部品の実装構造を提供することにある。
（１）本発明のＬＣ複合電子部品は、
　磁性体層を有するセラミック基板と、
　前記セラミック基板の表面に薄膜プロセスによって形成され、且つ、第１キャパシタ電極、前記第１キャパシタ電極よりも前記セラミック基板に近接する第２キャパシタ電極、および薄膜誘電体を有する薄膜絶縁体層と、
　前記セラミック基板に形成されるコイル状のインダクタ素子と、
　前記薄膜絶縁体層に形成されるキャパシタ素子と、
　前記薄膜絶縁体層の表面に形成され、前記インダクタ素子および前記キャパシタ素子の少なくとも一方に接続される外部端子と、
　を備え、
　前記キャパシタ素子は、前記第１キャパシタ電極と、前記第２キャパシタ電極と、少なくとも一部が前記第１キャパシタ電極と前記第２キャパシタ電極との間に配置される前記薄膜誘電体と、によって構成されることを特徴とする。
　この構成では、インダクタ素子を構成するコイル導体パターンの膜厚を厚くしやすく、直流抵抗（ＤＣＲ）を抑制したインダクタ素子を構成しやすい。したがって、Ｑ値の高いインダクタ素子を構成しやすく、高周波帯域で損失の小さなＬＣ回路（特にＬＣ共振回路）を有する薄型のＬＣ複合電子部品を実現できる。
　また、この構成では、薄膜プロセスによって形成された薄膜絶縁層の表面に外部端子を形成するため、製造プロセスに起因する外部端子の剥がれがおきにくく、素体と外部端子との間の微小な隙間が生じにくい。そのため、セラミック基板の表面に同時焼成（ｃｏ－ｆｉｒｅ）によって外部端子を形成した場合に比べ、外部端子と薄膜絶縁層との密着強度は高く、外部端子と薄膜絶縁層との界面に沿って微小な隙間が形成され難い。したがって、外部に存在する水分（外部端子へのめっき処理のために行うバレルめっきの際のめっき液等）が上記の隙間からＬＣ複合電子部品の内部に浸入することによるマイグレーションが抑制され、ＬＣ複合電子部品内部に形成された導体パターン間や外部端子間の短絡が抑制される。
（２）上記（１）において、前記薄膜誘電体は、チタン酸バリウムストロンチウムの焼結体であることが好ましい。この構成では、セラミック基板が８００℃以上の温度で焼成して形成されるため、薄膜絶縁体層（薄膜誘電体）が７００℃付近で焼成されたとしても、セラミック基板に形成されるインダクタ素子の特性劣化が抑制される。
（３）上記（１）または（２）において、前記薄膜誘電体の少なくとも一部は、前記第２キャパシタ電極と前記磁性体層との間に形成されることが好ましい。この構成により、一般に、磁性体の内部にコイル状のインダクタ素子が形成されている場合において、磁性体の表面に電極等の導体パターンが形成されていると、インダクタ素子に発生する磁界が導体パターンによる影響を受けて、インダクタ素子のＱ値は低下する傾向がある。一方、本実施形態では、第２キャパシタ電極と高透磁率である磁性体層との間に、低透磁率である薄膜誘電体を挟むことにより、インダクタ素子とキャパシタ素子が磁気的に分離される。したがって、インダクタ素子に発生する磁界がキャパシタ素子によって影響を受けることが抑制され、インダクタ素子のＱ値の低下を抑制できる。
（４）上記（１）から（３）のいずれかにおいて、前記薄膜絶縁体層は絶縁樹脂層をさらに有し、前記キャパシタ素子は前記絶縁樹脂層に覆われ、前記外部端子は前記絶縁樹脂層の表面に形成されることが好ましい。この構成により、キャパシタ素子を外力等から保護することができ、堅牢性の高いＬＣ複合電子部品を実現できる。また、薄膜誘電体１１が耐湿性の低い材料である場合には、薄膜誘電体全体が絶縁樹脂層で被覆されることで、大気中の水分による薄膜誘電体の特性変化が抑制される。
（５）上記（１）から（４）のいずれかにおいて、前記インダクタ素子と前記キャパシタ素子とで、ローパスフィルタが構成されていてもよい。
（６）本発明の実装基板に対するＬＣ複合電子部品の実装構造は、
　外部端子を有するＬＣ複合電子部品と、
　実装端子を有する実装基板と、
　を備える、前記ＬＣ複合電子部品の実装構造であって、
　前記外部端子は、前記実装端子に接続され、
　前記ＬＣ複合電子部品は、
　　磁性体層を有するセラミック基板と、
　　前記セラミック基板の表面に薄膜プロセスによって形成され、且つ、第１キャパシタ電極、前記第１キャパシタ電極よりも前記セラミック基板に近接する第２キャパシタ電極、および薄膜誘電体を有する薄膜絶縁体層と、
　　前記セラミック基板に形成されるコイル状のインダクタ素子と、
　　前記薄膜絶縁体層に形成されるキャパシタ素子と、
　をさらに備え、
　　前記外部端子は、前記薄膜絶縁体層の表面に形成され、前記インダクタ素子および前記キャパシタ素子の少なくとも一方に接続され
　　前記キャパシタ素子は、前記第１キャパシタ電極と、前記第２キャパシタ電極と、少なくとも一部が前記第１キャパシタ電極と前記第２キャパシタ電極との間に配置される前記薄膜誘電体と、によって構成されることを特徴とする。
　この構成では、キャパシタ素子と実装基板との間の配線経路を短くできるため、キャパシタ素子の寄生インダクタンスが小さくなり、高周波特性に優れたＬＣ複合電子部品を実現できる。
　本発明によれば、信頼性の高い外部端子を備え、且つ、良好な高周波特性を有するＬＣ複合電子部品を実現できる。また、上記ＬＣ複合電子部品を用いることにより、ＬＣ複合電子部品と実装基板との間の接続信頼性を高めた、ＬＣ複合電子部品の実装構造を実現できる。
図１は第１の実施形態に係るＬＣ複合電子部品１０１の断面図である。 図２はＬＣ複合電子部品１０１が備える導体パターンおよび外部端子Ｐ１，Ｐ２，Ｐ３を示す外観斜視図である。 図３はＬＣ複合電子部品１０１の回路図である。 図４は、ＬＣ複合電子部品１０１を実装基板１に実装した状態を示す断面図である。
　《第１の実施形態》
　図１は第１の実施形態に係るＬＣ複合電子部品１０１の断面図である。図２はＬＣ複合電子部品１０１が備える導体パターンおよび外部端子Ｐ１，Ｐ２，Ｐ３を示す外観斜視図である。なお、図１において、各部の厚みは誇張して図示している。以降の各実施形態における断面図についても同様である。ＬＣ複合電子部品１０１は、インダクタ素子とキャパシタ素子とを備え、実装基板上に実装される表面実装型の電子部品である。
　ＬＣ複合電子部品１０１は、第１主面Ｓ１を有するセラミック基板ＣＬ、インダクタ素子ＬＥ、第２主面Ｓ２を有する薄膜絶縁体層ＴＬ、キャパシタ素子ＣＥ、外部端子Ｐ１，Ｐ２，Ｐ３を備える。本発明では、この第１主面Ｓ１が「天面」に相当し、第２主面Ｓ２が「実装面」に相当する。
　セラミック基板ＣＬは、複数の磁性体層を積層してなる直方体状の磁性体平板であり、コイル導体パターン２１，２２，２３，２４および層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ１４，Ｖ１５を有する。上記磁性体層は例えばフェライトセラミック粉末を焼結してなる磁性体フェライトセラミック層である。
　インダクタ素子ＬＥは、セラミック基板ＣＬの内部に形成されるヘリカルコイル状の導体であり、コイル導体パターン２１，２２，２３，２４および層間接続導体Ｖ１３，Ｖ１４，Ｖ１５によって構成され、積層方向（Ｚ方向）に沿った巻回軸を有する。コイル導体パターン２１，２２，２３，２４および層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ１４，Ｖ１５は例えばＡｇ等を主成分とした金属粉末を含有した導電性ペーストの焼結体膜である。
　コイル導体パターン２１の第１端は、層間接続導体Ｖ１３を介してコイル導体パターン２２の第１端に接続される。コイル導体パターン２２の第２端は、層間接続導体Ｖ１４を介してコイル導体パターン２３の第１端に接続される。コイル導体パターン２３の第２端は、層間接続導体Ｖ１５を介してコイル導体パターン２４の第１端に接続される。
　薄膜絶縁体層ＴＬは、セラミック基板ＣＬの一方の面（第１主面Ｓ１とは反対側の面）に薄膜プロセスによって形成される非磁性の絶縁体層からなる再配線層であり、薄膜誘電体１１、絶縁樹脂層１２、第１キャパシタ電極３１、第２キャパシタ電極３２および層間接続導体Ｖ２１，Ｖ２２，Ｖ２３，Ｖ３２を有する。薄膜誘電体１１は、誘電率が３０以上の高誘電率の材料であり、例えばチタン酸バリウムストロンチウム（（Ｂａｘ，Ｓｒ１－ｘ）ＴｉＯ３：以下「ＢＳＴ」）の焼結体からなる強誘電体層である。なお、薄膜誘電体１１は、例えばチタン酸ストロンチウム（ＳｒＴｉＯ３：「ＳＴＯ」）等からなる強誘電体層であってもよい。絶縁樹脂層１２は例えばポリイミド樹脂やエキポシ樹脂等である。層間接続導体Ｖ２１，Ｖ２２，Ｖ２３，Ｖ３２は例えばＰｔやＡｕ等の導体である。
　外部端子Ｐ１，Ｐ２，Ｐ３は、実装基板に実装するためのＬＧＡ（Ｌａｎｄ　ｇｒｉｄ　ａｒｒａｙ）型端子であり、薄膜絶縁体層ＴＬの第２主面Ｓ２に島状に形成されている。外部端子Ｐ１，Ｐ２，Ｐ３は、例えばＣｕにＮｉやＡｕ等のめっき膜を被覆したものである。本実施形態では、外部端子Ｐ３はグランドに接続される。
　キャパシタ素子ＣＥは、薄膜絶縁体層ＴＬの内部に形成されており、第１キャパシタ電極３１と、第１キャパシタ電極３１に対向配置される第２キャパシタ電極３２と、第１キャパシタ電極３１と第２キャパシタ電極３２との間に配置される薄膜誘電体１１の一部とによって構成される。図１に示すように、キャパシタ素子ＣＥは絶縁樹脂層１２に覆われている。
　セラミック基板ＣＬの一方の面には薄膜誘電体１１が形成され、薄膜誘電体１１の内部には第１キャパシタ電極３１および第２キャパシタ電極３２が配置されている。図１に示すように、第２キャパシタ電極３２は、第１キャパシタ電極３１よりもセラミック基板ＣＬに近接して配置される。そのため、第２キャパシタ電極３２とセラミック基板ＣＬ（磁性体）との間には、薄膜誘電体１１の一部が配置される。この部分の薄膜誘電体１１は、セラミック基板ＣＬと第２キャパシタ電極３２との密着層として機能する。本実施形態に係る薄膜誘電体１１は耐湿性の低いＢＳＴの焼結体であるため、大気中に露出しないよう、薄膜誘電体１１全体が絶縁樹脂層１２に被覆されている。絶縁樹脂層１２の第２主面Ｓ２には外部端子Ｐ１，Ｐ２，Ｐ３が形成される。
　外部端子Ｐ１は、層間接続導体Ｖ１１，Ｖ２１を介してコイル導体パターン２１の第２端に接続される。外部端子Ｐ２は、層間接続導体Ｖ２２，Ｖ３２を介して第２キャパシタ電極３２に接続され、第２キャパシタ電極３２は、層間接続導体Ｖ１２，Ｖ３２を介してコイル導体パターン２４の第２端に接続される。外部端子Ｐ３は、層間接続導体Ｖ２３を介して第１キャパシタ電極３１に接続される。
　図３はＬＣ複合電子部品１０１の回路図である。図３において、インダクタ素子ＬＥをインダクタＬ１で表し、キャパシタ素子ＣＥをキャパシタＣ１で表している。
　ＬＣ複合電子部品１０１は、図３に示すように、外部端子Ｐ１，Ｐ２間にインダクタＬ１が接続され、外部端子Ｐ２，Ｐ３間にキャパシタＣ１が接続された回路である。外部端子Ｐ１はインダクタＬ１の第１端に接続され、外部端子Ｐ２はインダクタＬ１の第２端およびキャパシタＣ１の第１端接続され、外部端子Ｐ３はキャパシタＣ１の第２端に接続される。
　なお、本実施形態では、外部端子Ｐ３がグランドに接続される。そのため、本実施形態では、インダクタ素子ＬＥとキャパシタ素子ＣＥとでローパスフィルタが構成される。
　ＬＣ複合電子部品１０１は、例えば次の（１）から（７）に述べるような材料および工程で製造する。
（１）まず、インダクタ素子ＬＥが形成されたセラミック基板ＣＬを用意する。セラミック基板ＣＬは、Ａｇ等の導電性ペーストによるコイル導体パターンや層間接続導体を形成した複数の磁性体層を積層して圧着後、８００℃以上の温度で焼成して得る。磁性体層は、例えば磁性体フェライト等のグリーンシートである。
（２）次に、セラミック基板ＣＬの一方の面を研磨してから、その面に第１の焼結体薄膜を形成する。第１の焼結体薄膜をＢＳＴで形成する場合には、Ｂａ、Ｓｒ、Ｔｉが、モル比で例えばＢａ：Ｓｒ：Ｔｉ＝７：３：１０に配合された成膜原料溶液を用意する。そして、この成膜原料溶液を、研磨したセラミック基板ＣＬの一方の面上に塗布し、ホットプレ－ト上で乾燥させた後、熱処理を行って結晶化させて第１の焼結薄膜を形成する。その後、第１の焼結体薄膜に層間接続導体Ｖ２１，Ｖ３２用の開口を形成する。
　上記ホットプレートの温度は所望の乾燥特性が得られれば特に限定されるものではないが、好ましくは３００℃以上４００℃以下の範囲内に設定される。また、前記熱処理の温度は所望の結晶化がなされればよく、特に限定されるものではないが、好ましくは６００℃以上７００℃以下（７００℃付近）の範囲内で設定される。また、前記熱処理の時間は所望の結晶化がなされればよく、特に限定されるものではないが、好ましくは１０分乃至６０分間の範囲内で設定される。
（３）次に、第１の焼結体薄膜上に、第２キャパシタ電極３２および層間接続導体Ｖ３２を形成する。具体的には、ＲＦマグネトロンスパッタ法によりＰｔやＡｕからなる第２キャパシタ電極３２および層間接続導体Ｖ３２等を形成する。
（４）次に、第１の焼結体薄膜および第２キャパシタ電極３２の表面に、さらに第２の焼結体薄膜であるＢＳＴ膜を形成した後、第１キャパシタ電極３１等を形成し、第２の焼結体薄膜および第１キャパシタ電極３１の表面に、第３の焼結体薄膜であるＢＳＴ膜を形成する。これら第１の焼結体薄膜、第２の焼結体薄膜および第３の焼結体薄膜によって、薄膜誘電体１１が構成される。
（５）その後、薄膜誘電体１１全体を絶縁樹脂層１２で被覆する。絶縁樹脂層１２は例えばポリイミド樹脂やエキポシ樹脂等である。
（６）その後、第１の焼結体薄膜、第２の焼結体薄膜および第３の焼結体薄膜に層間接続導体用の開口を形成し、ＲＦマグネトロンスパッタ法によって、Ｃｕ等による導体パターンにより層間接続導体Ｖ２１，Ｖ２２，Ｖ２３および外部端子Ｐ１，Ｐ２，Ｐ３を形成する。なお、外部端子Ｐ１，Ｐ２，Ｐ３の表面にＮｉ／Ａｕめっき膜を形成してもよい。
（７）なお、上記の工程は、複数のＬＣ複合電子部品１０１が形成されたウェハ状態のまま処理される。最後にダイシングを行い、ウェハから個々のＬＣ複合電子部品１０１単位（個片）に分離する。
　図４は、ＬＣ複合電子部品１０１を実装基板１に実装した状態を示す断面図である。
　実装基板１の上面には複数の実装端子４１，４２，４３が形成されている。ＬＣ複合電子部品１０１は、薄膜絶縁体層ＴＬ側を実装面として、実装基板１に実装される。実装基板１は例えばプリント配線基板である。
　外部端子Ｐ１は導電性接合材５１を介して実装基板１の実装端子４１に接続され、外部端子Ｐ２は導電性接合材５２を介して実装基板１の実装端子４２に接続され、外部端子Ｐ２は導電性接合材５３を介して実装基板１の実装端子４３に接続される。導電性部材５１，５２，５３は例えばはんだ等である。
　本実施形態に係るＬＣ複合電子部品１０１によれば次のような効果を奏する。
（ａ）本実施形態に係るＬＣ複合電子部品１０１では、磁性体層を有するセラミック基板ＣＬにコイル状のインダクタ素子ＬＥが形成されている。この構成では、インダクタ素子ＬＥを構成するコイル導体パターン２１，２２，２３，２４の膜厚を厚くしやすく、直流抵抗（ＤＣＲ）を抑制したインダクタ素子ＬＥを構成しやすい。したがって、Ｑ値の高いインダクタ素子ＬＥを構成しやすく、高周波帯域で損失の小さなＬＣ回路（特にＬＣ共振回路）を有する薄型のＬＣ複合電子部品１０１を実現できる。
（ｂ）ＬＣ複合電子部品１０１では、入出力端子外部端子Ｐ１，Ｐ２，Ｐ３が絶縁樹脂層１２（薄膜絶縁層ＴＬ）の表面に形成される。この構成では、薄膜プロセスによって形成された薄膜絶縁層ＴＬの表面に外部端子Ｐ１，Ｐ２，Ｐ３を形成するため、製造プロセスに起因する外部端子Ｐ１，Ｐ２，Ｐ３の剥がれがおきにくく、素体と外部端子Ｐ１，Ｐ２，Ｐ３との間の微小な隙間が生じにくい。そのため、セラミック基板ＣＬの表面に同時焼成（ｃｏ－ｆｉｒｅ）によって外部端子Ｐ１，Ｐ２，Ｐ３を形成した場合に比べ、外部端子Ｐ１，Ｐ２，Ｐ３と薄膜絶縁層ＴＬとの密着強度は高く、外部端子Ｐ１，Ｐ２，Ｐ３と薄膜絶縁層ＴＬとの界面に沿って微小な隙間が形成され難い。したがって、外部に存在する水分（外部端子へのめっき処理のために行うバレルめっきの際のめっき液等）が上記の隙間からＬＣ複合電子部品１０１の内部に浸入することによるマイグレーションが抑制され、ＬＣ複合電子部品１０１内部に形成された導体パターン間や外部端子Ｐ１，Ｐ２，Ｐ３間の短絡が抑制される。
　また、一般に、実装基板１であるプリント配線板はエキポシ樹脂等で構成されるため、セラミック基板ＣＬ側を実装面として実装基板１に実装する場合に比べ、ＬＣ複合電子部品１０１の実装面（第２主面Ｓ２）と実装基板１との間の熱膨張係数の差は小さい。したがって、実装基板１からのＬＣ複合電子部品１０１の脱落が抑制され、ＬＣ複合電子部品１０１の外部端子Ｐ１，Ｐ２，Ｐ３と実装基板１の実装端子４１，４２，４３との接続箇所の断線等が抑制される。
（ｃ）ＬＣ複合電子部品１０１では、セラミック基板ＣＬの表面に形成される薄膜誘電体１１がＢＳＴの焼結体である。この構成では、セラミック基板ＣＬが８００℃以上の温度で焼成して形成されるため、薄膜絶縁体層ＴＬ（薄膜誘電体１１）が７００℃付近で焼成されたとしても、セラミック基板ＣＬに形成されるインダクタ素子ＬＥの特性劣化が抑制される。
（ｄ）ＬＣ複合電子部品１０１では、薄膜誘電体１１の少なくとも一部が、第２キャパシタ電極３２とセラミック基板ＣＬとの間に形成される。薄膜誘電体１１およびセラミック基板ＣＬはいずれも焼結体、より具体的には金属酸化物の多結晶体であるため、電極材料よりも薄膜誘電体材料の方がセラミック基板ＣＬとの密着性が高い。そのため、薄膜絶縁体層ＴＬ（薄膜誘電体１１）とセラミック基板ＣＬとの間に高い密着強度を得ることができる。さらに、薄膜誘電体１１であるＢＳＴの焼結体は、第２キャパシタ電極３２の材料であるＰｔと相性が良いため、薄膜誘電体１１と第２キャパシタ電極３２との間は高い密着強度を得ることができる。
（ｅ）また、本実施形態では、薄膜誘電体１１の少なくとも一部が、第２キャパシタ電極３２とセラミック基板ＣＬの磁性体層との間に形成される。一般に、磁性体の内部にコイル状のインダクタ素子が形成されている場合において、磁性体の表面に電極等の導体パターンが形成されていると、インダクタ素子に発生する磁界が導体パターンによる影響（渦電流の発生や導体パターンが磁界放射に寄与する等）を受けて、インダクタ素子のＱ値は低下する傾向がある。一方、本実施形態では、第２キャパシタ電極３２と高透磁率である磁性体層との間に、低透磁率である薄膜誘電体１１を挟むことにより、インダクタ素子ＬＥとキャパシタ素子ＣＥが磁気的に分離される。したがって、インダクタ素子ＬＥに発生する磁界がキャパシタ素子ＣＥによって影響を受けることが抑制され、インダクタ素子ＬＥのＱ値の低下を抑制できる。
（ｆ）ＬＣ複合電子部品１０１は、絶縁樹脂層１２を有し、キャパシタ素子ＣＥが絶縁樹脂層１２に覆われている。この構成により、キャパシタ素子ＣＥを外力等から保護することができ、堅牢性の高いＬＣ複合電子部品１０１を実現できる。また、本実施形態のように、薄膜誘電体１１が耐湿性の低いＢＳＴの焼結体である場合には、薄膜誘電体１１全体が絶縁樹脂層１２で被覆されることで、大気中の水分による薄膜誘電体１１の特性変化が抑制される。なお、ＬＣ複合電子部品１０１において絶縁樹脂層１２は必須ではなく、薄膜誘電体１１の表面に外部端子Ｐ１，Ｐ２，Ｐ３を形成してもよい。但し、上述したように、ＬＣ複合電子部品１０１は絶縁樹脂層１２を有し、キャパシタ素子ＣＥおよび薄膜誘電体１１が絶縁樹脂層１２に覆われていることが好ましい。
（ｇ）また、ＬＣ複合電子部品１０１は、キャパシタ素子ＣＥが形成される薄膜絶縁体層ＴＬ側を実装面として実装基板１に実装される。この構成では、キャパシタ素子ＣＥと実装基板１との間の配線経路を短くできるため、キャパシタ素子ＣＥの寄生インダクタンスが小さくなり、高周波特性に優れたＬＣ複合電子部品１０１を実現できる。なお、本実施形態のように、インダクタ素子ＬＥとキャパシタ素子ＣＥとでローパスフィルタが構成されている場合に、シャント接続されたキャパシタ素子ＣＥに大きな寄生インダクタンスが付与されると、不要なポールが生じ、所望のローパスフィルタとしての機能を果たさなくなる。したがって、本実施形態における上記構成は、インダクタ素子ＬＥとキャパシタ素子ＣＥとでローパスフィルタを構成する場合に特に有用である。
　《その他の実施形態》
　なお、上述の実施形態では、セラミック基板ＣＬの平面形状が矩形の直方体状である例を示したが、この構成に限定されるものではない。セラミック基板ＣＬの形状は、本発明の作用・効果を奏する範囲において適宜変更可能であり、例えば平面形状が正方形、多角形、円形、楕円形、Ｌ字形、Ｔ字形等の平板であってもよい。
　また、上述の実施形態では、セラミック基板ＣＬが複数の磁性体層を積層してなる磁性体平板である例を示したが、この構成に限定されるものではない。セラミック基板ＣＬは一部に磁性体層を有していればよい。すなわち、セラミック基板ＣＬは一部に磁性体層を有していれば、積層方向における最外層が非磁性体層であってもよいし、積層方向における内側の層が非磁性体層であってもよい。
　セラミック基板ＣＬの積層数は適宜変更可能であり、例えば単一層の磁性体平板であってもよい。また、上述の実施形態では、インダクタ素子ＬＥが約４ターンのヘリカルコイル状導体である例を示したが、これに限定されるものではない。インダクタ素子ＬＥの巻回数は適宜変更可能であり、例えば１ターン以下であってもよい。さらに、インダクタ素子ＬＥはスパイラルコイル状導体であってもよい。
　上述の実施形態では、インダクタ素子ＬＥの巻回軸が、複数の磁性体層の積層方向（Ｚ方向）に沿った構造である例を示したが、これに限定されるものではない。インダクタ素子ＬＥの巻回軸は、Ｚ方向に垂直な方向（例えばＸ方向またはＹ方向等）に沿った構造であってもよい。この構成により、インダクタ素子ＬＥに発生する磁束が、キャパシタ素子ＣＥによって妨げられることを抑制できる。
　なお、上述の実施形態では、インダクタ素子ＬＥとキャパシタ素子ＣＥとでローパスフィルタが構成される例を示したが、これに限定されるものではない。ＬＣ複合電子部品の回路構成は適宜変更可能であり、例えばハイパスフィルタが構成されていてもよく、インダクタ素子ＬＥとキャパシタ素子ＣＥが直列接続された回路や、π形回路、またはＴ形回路等であってもよい。また、ＬＣ複合電子部品が備えるインダクタ素子ＬＥおよびキャパシタ素子ＣＥは、１つずつに限定されるものではない。インダクタ素子ＬＥおよびキャパシタ素子ＣＥは複数であってもよく、ＬＣ複合電子部品の回路構成によって適宜変更可能である。
　上述の実施形態では、矩形状の外部端子Ｐ１，Ｐ２，Ｐ３を備えるＬＣ複合電子部品１０１を示したが、この構成に限定されるものではない。外部端子の個数は、ＬＣ複合電子部品の回路構成によって適宜変更可能である。また、外部端子の形状についても適宜変更可能であり、例えば多角形、円形、楕円形、Ｌ字形、Ｔ字形等であってもよい。
ＬＥ…インダクタ素子
ＣＥ…キャパシタ素子
ＣＬ…セラミック基板
ＴＬ…薄膜絶縁体層
Ｐ１，Ｐ２，Ｐ２…外部端子
Ｓ１…第１主面
Ｓ２…第２主面
Ｖ１１，Ｖ１２，Ｖ１３，Ｖ１４，Ｖ１５，Ｖ２１，Ｖ２２，Ｖ２３，Ｖ３２…層間接続導体
１…実装基板
１１…薄膜誘電体
１２…絶縁樹脂層
２１，２２，２３，２４…コイル導体パターン
３１…第１キャパシタ電極
３２…第２キャパシタ電極
４１，４２，４３…実装端子
５１，５２，５３…導電性接合材
１０１…ＬＣ複合電子部品

Claims (6)

  1. 　磁性体層を有するセラミック基板と、
    　前記セラミック基板の表面に薄膜プロセスによって形成され、且つ、第１キャパシタ電極、前記第１キャパシタ電極よりも前記セラミック基板に近接する第２キャパシタ電極、および薄膜誘電体を有する薄膜絶縁体層と、
    　前記セラミック基板に形成されるコイル状のインダクタ素子と、
    　前記薄膜絶縁体層に形成されるキャパシタ素子と、
    　前記薄膜絶縁体層の表面に形成され、前記インダクタ素子および前記キャパシタ素子の少なくとも一方に接続される外部端子と、
    　を備え、
    　前記キャパシタ素子は、前記第１キャパシタ電極と、前記第２キャパシタ電極と、少なくとも一部が前記第１キャパシタ電極と前記第２キャパシタ電極との間に配置される前記薄膜誘電体と、によって構成される、ＬＣ複合電子部品。
  2. 　前記薄膜誘電体は、チタン酸バリウムストロンチウムの焼結体である、請求項１に記載のＬＣ複合電子部品。
  3. 　前記薄膜誘電体の少なくとも一部は、前記第２キャパシタ電極と前記磁性体層基板との間に形成される、請求項１または２に記載のＬＣ複合電子部品。
  4. 　前記薄膜絶縁体層は絶縁樹脂層をさらに有し、
    　前記キャパシタ素子は前記絶縁樹脂層に覆われ、
    　前記外部端子は前記絶縁樹脂層の表面に形成される、請求項１から３のいずれかに記載のＬＣ複合電子部品。
  5. 　前記インダクタ素子と前記キャパシタ素子とで、ローパスフィルタが構成される、請求項１から４のいずれかに記載のＬＣ複合電子部品。
  6. 　外部端子を有するＬＣ複合電子部品と、
    　実装端子を有する実装基板と、
    　を備える、前記ＬＣ複合電子部品の実装構造であって、
    　前記外部端子は、前記実装端子に接続され、
    　前記ＬＣ複合電子部品は、
    　　磁性体層を有するセラミック基板と、
    　　前記セラミック基板の表面に薄膜プロセスによって形成され、且つ、第１キャパシタ電極、前記第１キャパシタ電極よりも前記セラミック基板に近接する第２キャパシタ電極、および薄膜誘電体を有する薄膜絶縁体層と、
    　　前記セラミック基板に形成されるコイル状のインダクタ素子と、
    　　前記薄膜絶縁体層に形成されるキャパシタ素子と、
    　をさらに備え、
    　　前記外部端子は、前記薄膜絶縁体層の表面に形成され、前記インダクタ素子および前記キャパシタ素子の少なくとも一方に接続され
    　　前記キャパシタ素子は、前記第１キャパシタ電極と、前記第２キャパシタ電極と、少なくとも一部が前記第１キャパシタ電極と前記第２キャパシタ電極との間に配置される前記薄膜誘電体と、によって構成される、ＬＣ複合電子部品の実装構造。
PCT/JP2016/080160 2015-10-16 2016-10-12 Ｌｃ複合電子部品、およびｌｃ複合電子部品の実装構造 WO2017065141A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201690001268.XU CN208142032U (zh) 2015-10-16 2016-10-12 Lc复合电子部件以及lc复合电子部件的安装构造
JP2017545202A JP6601502B2 (ja) 2015-10-16 2016-10-12 Ｌｃ複合電子部品、およびｌｃ複合電子部品の実装構造
US15/944,938 US10320356B2 (en) 2015-10-16 2018-04-04 LC composite electronic component, and mounting structure for LC composite electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015204732 2015-10-16
JP2015-204732 2015-10-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/944,938 Continuation US10320356B2 (en) 2015-10-16 2018-04-04 LC composite electronic component, and mounting structure for LC composite electronic component

Publications (1)

Publication Number Publication Date
WO2017065141A1 true WO2017065141A1 (ja) 2017-04-20

Family

ID=58518246

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/080160 WO2017065141A1 (ja) 2015-10-16 2016-10-12 Ｌｃ複合電子部品、およびｌｃ複合電子部品の実装構造

Country Status (4)

Country Link
US (1) US10320356B2 (ja)
JP (1) JP6601502B2 (ja)
CN (1) CN208142032U (ja)
WO (1) WO2017065141A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768233A (zh) * 2020-12-29 2021-05-07 西北核技术研究所 一种高压兆伏级同轴-平板混合型低电感脉冲电容器
WO2023149240A1 (ja) * 2022-02-04 2023-08-10 株式会社村田製作所 電子部品

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6520888B2 (ja) * 2016-10-31 2019-05-29 株式会社村田製作所 複合型電子部品
WO2022178874A1 (zh) * 2021-02-27 2022-09-01 华为技术有限公司 一种磁基板结构及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745785A (ja) * 1993-07-30 1995-02-14 Tdk Corp 複合集積回路部品とその製造方法
JPH09213894A (ja) * 1996-02-06 1997-08-15 Nippon Telegr & Teleph Corp <Ntt> 平滑回路素子
WO2006040941A1 (ja) * 2004-10-08 2006-04-20 Matsushita Electric Industrial Co., Ltd. 積層セラミック部品とその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04140909A (ja) * 1990-10-01 1992-05-14 Taiyo Yuden Co Ltd 複合型ｌｃフィルタ
JPH0653406A (ja) 1992-07-28 1994-02-25 Matsushita Electric Ind Co Ltd 薄膜回路形成法
US5643804A (en) 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
US5416356A (en) 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
JP3521699B2 (ja) 1997-08-19 2004-04-19 株式会社村田製作所 積層セラミック複合部品の製造方法
JP2001044778A (ja) 1999-07-27 2001-02-16 Fuji Electric Co Ltd 複合電子部品
JP2001223301A (ja) 2000-02-08 2001-08-17 Hitachi Ltd 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ
JP2002261561A (ja) * 2001-02-27 2002-09-13 Matsushita Electric Ind Co Ltd フィルタ部品
JP2003318272A (ja) 2002-04-25 2003-11-07 Taiyo Yuden Co Ltd 高周波モジュール
JP4591689B2 (ja) * 2005-04-28 2010-12-01 Ｔｄｋ株式会社 Ｌｃ複合部品の製造方法
DE102005044330A1 (de) 2005-09-16 2007-03-29 Epcos Ag Abstimmbarer Kondensator und Schaltung mit einem solchen Kondensator
WO2008108783A2 (en) * 2006-05-24 2008-09-12 Ngimat Co. Radio frequency devices with enhanced ground structure
WO2009090917A1 (ja) * 2008-01-17 2009-07-23 Murata Manufacturing Co., Ltd. 積層型共振器および積層型フィルタ
JP5803731B2 (ja) 2012-02-22 2015-11-04 株式会社村田製作所 薄膜素子
KR20160000166A (ko) * 2014-06-24 2016-01-04 삼성전기주식회사 복합 전자부품 및 그 실장 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745785A (ja) * 1993-07-30 1995-02-14 Tdk Corp 複合集積回路部品とその製造方法
JPH09213894A (ja) * 1996-02-06 1997-08-15 Nippon Telegr & Teleph Corp <Ntt> 平滑回路素子
WO2006040941A1 (ja) * 2004-10-08 2006-04-20 Matsushita Electric Industrial Co., Ltd. 積層セラミック部品とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768233A (zh) * 2020-12-29 2021-05-07 西北核技术研究所 一种高压兆伏级同轴-平板混合型低电感脉冲电容器
WO2023149240A1 (ja) * 2022-02-04 2023-08-10 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
CN208142032U (zh) 2018-11-23
US10320356B2 (en) 2019-06-11
JPWO2017065141A1 (ja) 2018-06-07
JP6601502B2 (ja) 2019-11-06
US20180226935A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
US10014102B2 (en) Inductor and manufacturing method thereof
US9722568B2 (en) Thin film surface mount components
JP6601502B2 (ja) Ｌｃ複合電子部品、およびｌｃ複合電子部品の実装構造
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
US8922975B2 (en) Multilayer ceramic capacitor
US9111682B2 (en) Multilayer ceramic electronic component
KR20130077400A (ko) 박막형 코일 부품 및 그 제조 방법
KR100799475B1 (ko) 서지 흡수 소자
WO2007049789A1 (ja) 非可逆回路素子
KR20150080739A (ko) 외부전극용 도전성 페이스트, 칩형 전자부품 및 그 제조방법
KR101825695B1 (ko) 회로 보호 소자
US8743530B2 (en) Electronic component and substrate module including an embedded capacitor
US10122339B2 (en) Composite electronic component and board having the same
KR20010043838A (ko) 집중 정수형 비상반소자
JPH04257112A (ja) 積層チップｔ型フィルタ
JP5488954B2 (ja) 多結晶セラミック磁性体材料、マイクロ波磁性体、及びこれを用いた非可逆回路素子
US20160181010A1 (en) Composite electronic component
JP2000151325A (ja) 積層チップ型ノイズフィルタ及びその製造方法
KR20130134868A (ko) 적층형 인덕터
JP2017084961A (ja) 集積回路素子の実装構造
JP6327233B2 (ja) 集積回路素子の実装構造
JP2002170740A (ja) Ｌｃ複合部品
JP2020194803A (ja) 積層型コイル部品
JPH11329852A (ja) 複合部品およびその製造方法
KR101558132B1 (ko) 박막형 코일 부품 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16855395

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017545202

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16855395

Country of ref document: EP

Kind code of ref document: A1