JP6136061B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6136061B2
JP6136061B2 JP2012272489A JP2012272489A JP6136061B2 JP 6136061 B2 JP6136061 B2 JP 6136061B2 JP 2012272489 A JP2012272489 A JP 2012272489A JP 2012272489 A JP2012272489 A JP 2012272489A JP 6136061 B2 JP6136061 B2 JP 6136061B2
Authority
JP
Japan
Prior art keywords
dielectric
semiconductor device
metal pattern
multilayer substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012272489A
Other languages
English (en)
Other versions
JP2014120519A (ja
Inventor
敏雄 奥田
敏雄 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012272489A priority Critical patent/JP6136061B2/ja
Priority to US13/975,505 priority patent/US8796817B2/en
Publication of JP2014120519A publication Critical patent/JP2014120519A/ja
Application granted granted Critical
Publication of JP6136061B2 publication Critical patent/JP6136061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface

Description

本発明は、例えば携帯電話の部品として用いられる半導体装置に関する。
多層基板を有する回路基板に半導体デバイスを実装する半導体装置がある。特許文献１には、接地層と電源層で薄膜誘電体層を挟んだ構造を多層基板中に形成する技術が開示されている。この技術は、接地層と電源層と薄膜誘電体層でコンデンサを形成することで、回路基板にコンデンサを内蔵させるものである。回路基板の上面にはＩＣ等の半導体デバイスが実装される。
特開平７−３０２５７号公報
回路基板には半導体デバイスに直流電圧を供給する電源ラインが形成される。直流電圧が半導体デバイス周辺の回路若しくは部品、又はノイズの影響で変化しないように、電源ラインとグラウンドとをコンデンサで接続することがある。このコンデンサはバイパスコンデンサと呼ばれている。
バイパスコンデンサとしてＳＭＤ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）タイプのコンデンサを回路基板上面に実装すると回路基板上面の実装面積が減少する問題があった。特に多数のバイパスコンデンサを実装する場合に実装面積不足が深刻化する。
回路基板の下面側に、接地パターンと、直流電圧を供給する裏面電極とを形成することがある。特許文献１に開示の半導体装置は回路基板の全面に電源層と接地層を形成するため、回路基板の下面に裏面電極を形成できない問題があった。
本発明は、上述のような課題を解決するためになされたもので、回路基板の下面側に接地パターンと裏面電極を形成しつつ、バイパスコンデンサを内蔵させることができる半導体装置を提供することを目的とする。
本願の発明に係る半導体装置は、多層基板と、該多層基板の上面に固定された半導体デバイスと、該半導体デバイスと電気的に接続され、該多層基板内に該多層基板の下面に至るように形成された基板内ビアと、該多層基板の下面の一部に形成された第１金属パターンと、該基板内ビアの下端に接するように形成された第２金属パターンと、該多層基板の下面に、該第１金属パターン及び該第２金属パターンを覆うように形成された該多層基板よりも誘電率が高い誘電体と、該誘電体内に、上端で該第１金属パターンと接続され、該誘電体の下面に至るように形成された第１誘電体内ビアと、該誘電体内に、上端で該第２金属パターンと接続され、該誘電体の下面に至るように形成された第２誘電体内ビアと、該第１誘電体内ビアの下端と接続された接地パターンと、該第２誘電体内ビアの下端と接続された裏面電極と、を備える。そして、該裏面電極の一部の直上には、該誘電体を介して該第１金属パターンの一部が配置され、該裏面電極、該誘電体、及び該第１金属パターンでバイパスコンデンサを形成している。
本発明によれば、回路基板の下面側に接地パターンと裏面電極を形成しつつ、バイパスコンデンサを内蔵させることができる。
本発明の実施の形態に係る半導体装置の断面図である。 図１の破線部の拡大断面図である。 第１金属パターンと裏面電極の平面図である。 本発明の実施の形態に係る半導体装置をマザーボードに実装することを示す断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態．
図１は、本発明の実施の形態に係る半導体装置の断面図である。この半導体装置は、多層基板１０を備えている。多層基板１０は、基板１０ａ、基板１０ｂ、及び基板１０ｃが重ねられたものである。多層基板１０は樹脂又はセラミックで形成されている。
各基板の上面には金属パターン１２が形成されている。金属パターン１２は、基板１０ａの上に形成された金属パターン１２ａ、基板１０ｂの上に形成された金属パターン１２ｂ、及び基板１０ｃの上に形成された金属パターン１２ｃを有している。金属パターン１２は高周波信号を伝送するためのパターンである。
多層基板１０の上面には半導体デバイス１４が固定されている。半導体デバイス１４は例えばＦＥＴなどの増幅器で形成されている。多層基板１０の上面にはＦＥＴ以外にもＩＣチップなどの半導体デバイスが固定されている。半導体デバイス１４は、ワイヤ１６で金属パターン１２ａに接続されている。半導体デバイス１４、ワイヤ１６、及び金属パターン１２ａは、モールド樹脂１８で覆われている。なお、図１の構造全体を半導体装置と称し、半導体装置から半導体デバイスを除外したものを回路基板と称する。
多層基板１０には、基板内ビアが形成されている。具体的には、基板１０ａには基板内ビア２０ａが形成され、基板１０ｂには基板内ビア２０ｂが形成され、基板１０ｃには基板内ビア２０ｃが形成されている。基板内ビア２０ｃは、多層基板１０内に多層基板１０の下面に至るように形成されている。図１から明らかなように、基板内ビア２０ｃは、半導体デバイス１４と電気的に接続されている。
多層基板１０の下面の一部には、第１金属パターン３０ａが形成されている。基板内ビア２０ｃの下端に接するように第２金属パターン３０ｂが形成されている。多層基板１０の下面に、第１金属パターン３０ａ及び第２金属パターン３０ｂを覆うように誘電体３２が形成されている。誘電体３２は、多層基板１０よりも誘電率が高い材料で形成されている。誘電体３２の比誘電率は１０００以上であることが好ましいがこれに限定されない。誘電体３２の材料としては、例えばペースト状のＢａＴｉＯ３を用いることができる。
誘電体３２内に第１誘電体内ビア３４と第２誘電体内ビア３６が形成されている。第１誘電体内ビア３４は、上端で第１金属パターン３０ａと接続されている。第１誘電体内ビア３４は、下端で誘電体３２の下面に至るように形成されている。第２誘電体内ビア３６は、上端で第２金属パターン３０ｂと接続されている。第２誘電体内ビア３６は、下端で誘電体３２の下面に至るように形成されている。
第１誘電体内ビア３４の下端には接地パターン４０が接続されている。第２誘電体内ビア３６の下端には裏面電極４２が接続されている。つまり、本発明の実施の形態に係る回路基板の裏面には、接地パターン４０、裏面電極４２、及び誘電体３２が露出している。
図２は、図１の破線部の拡大断面図である。裏面電極４２の一部の直上には、誘電体３２を介して第１金属パターン３０ａの一部が配置されている。これにより、裏面電極４２、誘電体３２、及び第１金属パターン３０ａでバイパスコンデンサを形成している。図２において破線で囲まれた部分がバイパスコンデンサ５０である。バイパスコンデンサ５０の静電容量は例えば１００〜１０００[ｐＦ]のいずれかの値とすることが好ましい。
図３は、第１金属パターンと裏面電極の平面図である。第１金属パターン３０ａは開口を有するように形成されている。裏面電極４２は破線で示されている。平面視で第１金属パターン３０ａと裏面電極４２が重なる部分がある。
図４は、本発明の実施の形態に係る半導体装置をマザーボードに実装することを示す断面図である。マザーボード１００には、接地電極１０２が形成されている。接地電極１０２の上にははんだ１０４が形成されている。接地電極１０２の横には電源電極１０６が形成されている。電源電極１０６は、直流電圧を供給する電極である。電源電極１０６の上にははんだ１０８が形成されている。図４に示すように、接地パターン４０がはんだ１０４により接地電極１０２に固定される。また、裏面電極４２がはんだ１０８により電源電極１０６に固定される。
裏面電極４２は２箇所形成されている（図１参照）。左側の裏面電極４２は、半導体デバイス１４に直流電圧を供給する電源ラインの一部となっている。また、右側の裏面電極４２は、他の半導体デバイス（ＩＣチップ等）に直流電圧を供給する電源ラインの一部となっている。左側の電源ラインと右側の電源ラインにはそれぞれバイパスコンデンサが接続されている。従って、半導体デバイスに供給される直流電圧が半導体デバイス周辺の回路若しくは部品、又はノイズの影響で変化することを防止できる。
ところで、半導体デバイス１４を携帯電話用増幅器として用いる場合がある。この場合、システムのモード(ＧＳＭ（登録商標）又はＬＴＥ等)又は周波数を制御するために、回路基板に複数の直流電圧電極（裏面電極）を形成することが必要となる。それぞれの裏面電極にＳＭＤタイプのバイパスコンデンサを付加すると実装面積の確保が困難になる。しかし、本発明の実施の形態に係るバイパスコンデンサ５０は、第１金属パターン３０ａ、誘電体３２、及び裏面電極４２で形成された内蔵型のバイパスコンデンサである。従って、ＳＭＤタイプのコンデンサは不要となるので、コストダウン及び十分な実装面積の確保ができる。また、誘電体３２の厚み、又は第１金属パターン３０ａ及び裏面電極４２の面積を調整することによりバイパスコンデンサの静電容量を変えることができる。
回路基板の上面にＳＭＤタイプのコンデンサを実装し回路基板の下面（裏面側）に接地パターンを形成した場合、コンデンサの接地側電極から接地パターンまでの距離（以後、接地距離という）は回路基板の厚みとほぼ等しい。従って、接地側電極から接地パターンまでの導体がノイズなどの影響を受けて直流電圧を変化させてしまうおそれがある。
他方、本発明の実施の形態に係る回路基板では、コンデンサの接地側電極として機能する第１金属パターン３０ａから回路基板の裏面に形成された接地パターン４０までの距離は第１誘電体内ビア３４の長さ（誘電体３２の厚さ）とほぼ等しい。従って、接地距離が非常に短い。ゆえに、直流電圧の変化を防止することができる。
本発明の実施の形態に係る半導体装置は、回路基板の下面側に、接地パターン４０と直流電圧を供給する裏面電極４２とを形成し、第１誘電体内ビア３４にて接地パターン４０を第１金属パターン３０ａと接続し、第１金属パターン３０ａと裏面電極４２を電極とするバイパスコンデンサを形成するものである。従って、回路基板の下面側に接地パターン４０と裏面電極４２を形成しつつ、半導体装置にバイパスコンデンサを内蔵させることができる。
本発明の実施の形態に係る半導体装置は様々な変形が可能である。例えば、誘電体３２の材料は、多層基板１０よりも誘電率が高い材料であれば特に限定されない。
１０ 多層基板、 １０ａ,１０ｂ,１０ｃ 基板、 １２ 金属パターン、 １４ 半導体デバイス、 １６ ワイヤ、 １８ モールド樹脂、 ２０ａ,２０ｂ,２０ｃ 基板内ビア、 ３０ａ 第１金属パターン、 ３０ｂ 第２金属パターン、 ３２ 誘電体、 ３４ 第１誘電体内ビア、 ３６ 第２誘電体内ビア、 ４０ 接地パターン、 ４２ 裏面電極、 ５０ バイパスコンデンサ、 １００ マザーボード、 １０２ 接地電極、 １０４,１０８ はんだ、 １０６ 電源電極

Claims (2)

  1. 半導体装置であって、
    多層基板と、
    前記多層基板の上面に固定された半導体デバイスと、
    前記半導体デバイスと電気的に接続され、前記多層基板内に前記多層基板の下面に至るように形成された基板内ビアと、
    前記多層基板の下面の一部に形成された第１金属パターンと、
    前記基板内ビアの下端に接するように形成された第２金属パターンと、
    前記多層基板の下面に、前記第１金属パターン及び前記第２金属パターンを覆うように形成された前記多層基板よりも誘電率が高い誘電体と、
    前記誘電体内に、上端で前記第１金属パターンと接続され、前記誘電体の下面に至るように形成された第１誘電体内ビアと、
    前記誘電体内に、上端で前記第２金属パターンと接続され、前記誘電体の下面に至るように形成された第２誘電体内ビアと、
    前記第１誘電体内ビアの下端と直接接続された接地パターンと、
    前記第２誘電体内ビアの下端と直接接続され、電源が供給される裏面電極と、を備え、
    前記接地パターン及び前記裏面電極は、前記半導体装置の裏面において露出し、
    前記裏面電極の一部の直上には、前記誘電体を介して前記第１金属パターンの一部が配置され、前記裏面電極、前記誘電体、及び前記第１金属パターンでバイパスコンデンサを形成し、
    前記バイパスコンデンサは、前記第１金属パターン、前記第１誘電体内ビア、及び前記接地パターンを通じて接地されることを特徴とする半導体装置。
  2. 前記誘電体の比誘電率は１０００以上であることを特徴とする請求項１に記載の半導体装置。
JP2012272489A 2012-12-13 2012-12-13 半導体装置 Active JP6136061B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012272489A JP6136061B2 (ja) 2012-12-13 2012-12-13 半導体装置
US13/975,505 US8796817B2 (en) 2012-12-13 2013-08-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012272489A JP6136061B2 (ja) 2012-12-13 2012-12-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2014120519A JP2014120519A (ja) 2014-06-30
JP6136061B2 true JP6136061B2 (ja) 2017-05-31

Family

ID=50929989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012272489A Active JP6136061B2 (ja) 2012-12-13 2012-12-13 半導体装置

Country Status (2)

Country Link
US (1) US8796817B2 (ja)
JP (1) JP6136061B2 (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302760A (ja) 1993-04-13 1994-10-28 Matsushita Electric Ind Co Ltd 半導体装置
JP3499255B2 (ja) * 1993-05-21 2004-02-23 株式会社半導体エネルギー研究所 複合集積回路部品の作製方法
JPH0730257A (ja) * 1993-07-13 1995-01-31 Fujitsu Ltd コンデンサ内蔵薄膜多層配線板
JP3443436B2 (ja) * 1993-08-31 2003-09-02 京セラ株式会社 容量内蔵型多層回路基板
JPH0935997A (ja) * 1995-07-24 1997-02-07 Mitsubishi Materials Corp 薄膜コンデンサ内蔵型モジュール
JPH1093246A (ja) * 1996-09-18 1998-04-10 Kyocera Corp 多層配線基板
JP3976954B2 (ja) * 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置
US6470545B1 (en) * 1999-09-15 2002-10-29 National Semiconductor Corporation Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate
JP2001185442A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
JP2002008942A (ja) * 2000-06-16 2002-01-11 Fujitsu Ltd コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール
JP3669255B2 (ja) * 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
JP2003086950A (ja) 2001-07-06 2003-03-20 Matsushita Electric Works Ltd プリント配線板
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
CN1906986B (zh) * 2004-10-29 2010-05-12 株式会社村田制作所 内装片状电子元器件的多层基板及其制造方法
JP4967241B2 (ja) 2005-02-25 2012-07-04 パナソニック株式会社 コンデンサ内蔵配線基板及びその製造方法と電子機器
KR100923895B1 (ko) * 2005-06-13 2009-10-28 이비덴 가부시키가이샤 프린트 배선판
JPWO2009028596A1 (ja) * 2007-08-30 2010-12-02 日本電気株式会社 受動素子内蔵基板、製造方法、及び半導体装置

Also Published As

Publication number Publication date
US20140167282A1 (en) 2014-06-19
JP2014120519A (ja) 2014-06-30
US8796817B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
US8199522B2 (en) Printed circuit board
US10109576B2 (en) Capacitor mounting structure
US10192685B2 (en) Multilayer capacitor and board having the same mounted thereon
JPH07235632A (ja) コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
US9648746B2 (en) Composite electronic component and board having the same
US20080003846A1 (en) Circuit board unit
JP4552524B2 (ja) 複合型電子部品
JP2003274294A (ja) 固体撮像装置
US9257418B2 (en) Semiconductor package having heat slug and passive device
JP2005026263A (ja) 混成集積回路
US8829648B2 (en) Package substrate and semiconductor package
TWI582931B (zh) 半導體裝置
KR20070037332A (ko) 커패시터 및 이의 전자 기기
US8848386B2 (en) Electronic circuit
JP6136061B2 (ja) 半導体装置
JP4338545B2 (ja) コンデンサシート
JP5464110B2 (ja) 電圧変換モジュール
JP5384395B2 (ja) 分布定数型ノイズフィルタ
JP4215530B2 (ja) 回路装置
JP6264721B2 (ja) 多層配線基板の放熱構造
JP2005191411A (ja) 高周波集積回路装置
JP2001167974A (ja) 回路基板およびそれを用いた回路モジュールおよびそれを用いた電子装置
JP5178343B2 (ja) 容量内蔵基板
KR100963249B1 (ko) 스택 구조의 수정발진기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170416

R150 Certificate of patent or registration of utility model

Ref document number: 6136061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150