KR20060092800A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20060092800A
KR20060092800A KR20050045506A KR20050045506A KR20060092800A KR 20060092800 A KR20060092800 A KR 20060092800A KR 20050045506 A KR20050045506 A KR 20050045506A KR 20050045506 A KR20050045506 A KR 20050045506A KR 20060092800 A KR20060092800 A KR 20060092800A
Authority
KR
South Korea
Prior art keywords
high frequency
semiconductor element
external connection
semiconductor device
support substrate
Prior art date
Application number
KR20050045506A
Other languages
English (en)
Other versions
KR100690545B1 (ko
Inventor
요시타카 아이바
데츠야 후지사와
요시유키 요네다
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060092800A publication Critical patent/KR20060092800A/ko
Application granted granted Critical
Publication of KR100690545B1 publication Critical patent/KR100690545B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 메모리나 로직 등의 반도체 소자와 고주파 특성을 갖는 고주파용 반도체 소자를 기판에 실장한 반도체 장치에 관한 것으로, 고주파 신호의 전송 손실을 억제하는 동시에, 실장의 고밀도화를 도모할 수 있는 반도체 장치를 제공하는 것을 과제로 한다. 본 발명의 일 실시예에 따른 반도체 장치는 고주파용 외부 접속 단자(121)의 위치에 대응하도록 기판(71)에 관통 비어(81)를 설치하고, 기판(71)에 반도체 소자(101, 105)를 실장하고, 고주파용 외부 접속 단자(121)가 관통 비어(81)의 단부(81A)와 대향하도록 고주파용 반도체 소자(110)를 기판(71)에 실장하며, 관통 비어(81)의 단부(81B)와 대향하도록 접속 패드(95)에 외부 접속 단자(98)를 배열 설치한다.
반도체, 패키지, 고주파용 반도체 소자, 관통 비어, 전극 패드, 관통 비어

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 실장 기판에 실장된 종래의 반도체 장치의 단면도.
도 2는 제 1 실시예의 반도체 장치의 단면도.
도 3은 실장 기판에 실장된 제 1 실시예의 반도체 장치의 단면도.
도 4는 도 2에 나타내는 반도체 장치를 화살표 A방향에서 본 도면.
도 5는 제 1 실시예의 고주파용 반도체 소자의 단면도.
도 6은 재배선(rewiring)의 배선예를 설명하기 위한 도면.
도 7은 고주파용 반도체 소자의 외부 접속 단자의 배열 설치 피치와 기판의 외부 접속 단자의 배열 설치 피치가 동일한 경우의 고주파용 외부 접속 단자의 접속 방법을 모식적으로 나타낸 도면.
도 8은 고주파용 반도체 소자의 외부 접속 단자의 배열 설치 피치가 기판의 외부 접속 단자의 배열 설치 피치의 1/2배인 경우의 고주파용 외부 접속 단자의 접속 방법을 모식적으로 나타낸 도면.
도 9는 고주파용 반도체 소자의 외부 접속 단자의 배열 설치 피치가 기판의 외부 접속 단자의 배열 설치 피치의 k배(0<k<1)인 경우의 고주파용 외부 접속 단자의 접속 방법을 모식적으로 나타낸 도면.
도 10은 도체 포스트(conductor post)를 갖고 있지 않은 고주파용 반도체 소 자의 단면도.
도 11은 제 2 실시예의 반도체 장치의 단면도.
도 12는 제 3 실시예의 반도체 장치의 단면도.
도 13은 제 3 실시예의 고주파용 반도체 소자의 단면도.
도 14는 도체 포스트를 갖고 있지 않은 고주파용 반도체 소자의 단면도.
도 15는 제 4 실시예의 반도체 장치의 단면도.
도 16은 도 15에 나타내는 반도체 장치를 화살표 G방향에서 본 도면.
도 17은 제 5 실시예의 반도체 장치의 단면도.
[도면의 주요 부분에 대한 부호의 설명]
10, 40, 70, 135, 140, 160, 165 : 반도체 장치
11, 41 : 기판
12, 42, 72 : 기재
12, 43, 81 : 관통 비어
14, 15, 44, 83, 84 : 와이어 접속부
16, 17, 45, 86, 87, 93, 95 : 접속 패드
21, 25, 101, 105 : 반도체 소자
22, 26, 48, 102, 106, 112, 113 : 전극 패드
23, 28, 49, 103, 108 : 와이어
29, 51, 119, 122 : 몰드 수지
31, 53, 97, 98, 120 : 외부 접속 단자
47, 110, 130, 145, 155 : 고주파용 반도체 소자
55 : 머더보드(motherboard)
57, 58 : 패드
59, 85 : 배선
71 : 지지 기판
72A : 상면(上面)
72B : 하면(下面)
73, l56 : 비어(via)
75 : 상부 배선
76 : 상부 절연층
78 : 상부 비어
81A, 81B, 151A 내지 153A, 156A : 단부
88 : 하부 배선
89 : 하부 절연층
91 : 하부 비어
96 : 솔더 레지스트층
104, 109 : 접착층
111 : 반도체 소자 본체
111A, 148A, 157A : 면(面)
114, 158 : 절연층
115, 116, 124A, 124B, 124C, 125A, 125B, 126, 148 : 재배선
118, 151 내지 153 : 기둥 형상 전극
121 : 고주파용 외부 접속 단자
125 : 실장 기판
127 : 패드
131, 157 : 수지
136, 166 : 실드 부재(shield member)
146 : 용량 소자
B : 칩 배선 영역
C : 중심축
E, F : 외주 위치
P1, P2 : 배열 설치 피치
Rl, R2 : 직경
본 발명은 반도체 장치에 관한 것으로, 특히 메모리 소자 및/또는 로직 소자 등의 반도체 소자(반도체 소자)와, 고주파 아날로그 신호 등을 취급하는 고주파용 반도체 소자가 하나의 공통되는 기판에 실장된 반도체 장치에 관한 것이다.
최근, 전자 기기의 소형화·고기능화를 위하여 상기 전자 기기 내에 수용되 는 반도체 소자 등의 전자 부품을 더욱 고밀도로 실장하는 것이 요구되고 있다.
이러한 요구에 대응하기 위하여, 메모리 소자 및/또는 마이크로 프로세서로 이루어지는 로직 소자 등, 기능이 다른 반도체 소자 복수개를 하나의 용기·패키지 내에 수용한 반도체 장치의 개발이 행해지고 있다. 이러한 반도체 장치는 시스템·인·패키지(SiP)라고 칭해진다.
한편, 상기 전자 기기에서는 외부의 장치·기기와의 통신에서도 고속화가 더욱 요구되고 있어, 상기 용기·패키지 내에, 예를 들면, 0.1GHz 내지 10GHz 대역의 고주파 신호를 취급하는 고주파용 반도체 소자가 탑재되는 경우가 있다.
도 1에, 하나의 기판 위에 메모리 소자 및/또는 마이크로 프로세서 등의 로직 소자와 같은 반도체 소자를 수용한 반도체 장치와 함께, 고주파용 반도체 소자를 수용한 반도체 장치가 탑재된 종래 구조의 일례를 나타낸다.
도 1에서, 머더보드(motherboard)(전자 기기에서의 주된 전자 회로 구성 기판)(55)의 한쪽 주면(主面) 위에는 메모리 소자 및/또는 로직 소자 등의 반도체 소자(21, 25)가 수용된 제 1 반도체 장치(10)와, 고주파용 반도체 소자(47)가 수용된 제 2 반도체 장치(40)가 탑재되어 있다.
이러한 구성에 있어서, 제 1 반도체 장치(10)는 지지 기판(11)과, 상기 지지 기판(11)의 한쪽 주면 위에 탑재된 반도체 소자(21, 25) 및 상기 지지 기판(11)의 다른 쪽 주면에 배열 설치된 외부 접속 단자(31)를 구비하고 있다.
지지 기판(11)은 그 기재(12)를 관통하는 관통 비어(via)(13)와, 관통 비어(13)의 상단(上端)에 설치된 와이어 접속부(14, 15), 및 관통 비어(13)의 하단에 설치된 접속 패드(16, 17)를 구비하여 반도체 소자 탑재용 기판을 구성하고 있다.
반도체 소자(21)는 지지 기판(11) 위에 탑재·고착(固着)되고, 그 전극 패드(22)는 와이어(23)에 의해 지지 기판(11) 위의 와이어 접속부(14)에 전기적으로 접속되어 있다.
또한, 반도체 소자(25)는 상기 반도체 소자(21) 위에 탑재·고착되고, 그 전극 패드(26)는 와이어(28)에 의해 지지 기판(11) 위의 와이어 접속부(15)에 전기적으로 접속되어 있다.
이들의 반도체 소자(21, 25)는 와이어(23, 28)와 함께 수지(29)에 의해 밀봉되어 있다.
그리고, 상기 접속 패드(16, 17)는 볼 형상 또는 범프 형상의 외부 접속 단자(31)를 통하여 머더보드(55) 위에 설치된 패드(57) 또는 배선(59)과 전기적으로 접속되어 있다.
이러한 구성에 있어서, 반도체 소자(21, 25)는 그 한쪽이 마이크로 프로세서등의 로직 소자이고, 다른 쪽이 플래시 메모리 등의 메모리 소자인 것을 가능하게 한다. 반도체 소자가 갖는 기능·회로 구성에 따른 칩 면적의 대소, 단자수 등에 의해, 어느 것이 다른 쪽 소자 위에 탑재되는지가 선택된다.
한편, 상기 제 2 반도체 장치(40)는 지지 기판(41)과, 상기 지지 기판(41)의 한쪽 주면 위에 탑재된 고주파용 반도체 소자(47) 및 상기 지지 기판(41)의 다른 쪽 주면에 배열 설치된 외부 접속 단자(53)를 구비하고 있다.
지지 기판(41)은 그 기재(42)를 관통하는 관통 비어(43)와, 관통 비어(43)의 상단에 설치된 와이어 접속부(44) 및 관통 비어(43)의 하단에 설치된 접속 패드(45)를 구비하여 반도체 소자 탑재용 기판을 구성하고 있다.
고주파용 반도체 소자(47)는, 예를 들면, 1GHz 이상의 고주파 아날로그 신호를 취급하는 반도체 소자로서, 지지 기판(41) 위에 탑재·고착되고, 그 전극 패드(48)는 와이어(49)에 의해 지지 기판(41) 위의 와이어 접속부(44)와 전기적으로 접속되어 있다.
상기 고주파용 반도체 소자(47)는 와이어(49)와 함께 수지(51)에 의해 밀봉되어 있다. 그리고, 상기 접속 패드(45)는 볼 형상 또는 범프 형상의 외부 접속용 단자(53)를 통하여 머더보드(55) 위에 설치된 패드(58) 또는 배선(59)과 접속되어 있다.
또한, 상기 머더보드(55)의 한쪽 주면에 배열 설치된 배선(59)은 제 1 반도체 장치(10)와 제 2 반도체 장치(40) 사이를 전기적으로 접속한다(예를 들면, 일본국 특개 2003-110084호 공보).
휴대 전화기 등의 전자 기기에서의 소형화·고기능화·고성능화를 더욱 증진시키기 위해서는 상기 반도체 장치의 실장 구조에서 다루어지는 바와 같이, 고주파 신호를 취급하는 반도체 소자에 대해서, 이것을 다른 반도체 장치로서 취급하지 않고 로직 소자 및 / 또는 메모리 소자와 동일한 기판 위에 탑재되는 것이 요구된다.
그러나, 주지하는 바와 같이, 고주파용 반도체 소자는 그 근방에 위치하는 다른 배선이나 반도체 소자로부터 야기되는 전자계(電磁界)의 영향을 받기 쉽다.
예를 들면, 상기 도 1에 나타낸 반도체 소자(21, 25) 및 고주파용 반도체 소자(47)를, 머더보드(55)를 공통의 지지 기판(인터포저)으로서 상기 지지 기판(55)에 탑재하고, 일괄하여 밀봉(1패키지화)한 경우에는 고주파용 반도체 소자(47)에 접속되는 배선·와이어에 흐르는 신호와, 반도체 소자(21, 25)에 접속되는 배선·와이어에 흐르는 신호가 간섭하여 원하는 전기 특성을 실현할 수 없게 되는 경우가 있다.
이 때문에 종래는, 상기 도 1에 나타낸 바와 같이, 반도체 소자(21, 25)와, 고주파용 반도체 소자(47)를 별개의 반도체 장치(10)와 반도체 장치(40)로서 분리하여 머더보드(55) 위에 실장하는 것이 행해지고 있었다.
그러나, 이와 같이 하나의 지지 기판 위에 각각 밀봉된 복수개의 반도체 장치를 탑재하는 것은 상기 지지 기판에서의 실장 밀도의 저하를 초래하여 전자 기기의 소형화에 있어서 장해가 된다.
또한, 고주파용 반도체 소자 이외에 복수개의 반도체 장치를 별개로 형성하고, 이들을 지지 기판에 탑재하여 원하는 특성을 얻고자 함으로써, 상기 지지 기판의 설계 난이도(難易度)가 높아져 전자 기기의 제조 비용의 상승을 초래한다.
또한, 고주파용 반도체 장치와 다른 반도체 장치 사이를 연결하는 배선(도 1에서는 배선(59))의 길이가 길어져 고주파 신호에서의 손실을 크게한다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 고주파 신호의 전송 손실을 억제하는 동시에 실장 밀도의 향상을 도모할 수 있고, 따라서 전자 기기의 소형화·고성능화를 도모할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
이를 위해, 본 발명에서는, 다음에 서술하는 몇개의 수단을 강구하고 있다.
청구항 1에 기재된 발명에서는, 지지 기판과, 상기 지지 기판의 한쪽 주면(主面)에 실장된 제 1 반도체 소자와, 상기 지지 기판의 한쪽 주면에 실장된 고주파용 전극을 갖는 제 2 반도체 소자와, 상기 고주파용 전극에 대응하여 상기 지지 기판에 배열 설치된 관통 비어와, 상기 관통 비어에 대응하여 상기 지지 기판의 다른 쪽 주면에 배열 설치된 외부 접속 전극을 갖는 것을 특징으로 하는 반도체 장치에 의해 해결할 수 있다.
상기 발명에 의하면, 제 1 반도체 소자와, 고주파용 전극을 갖는 제 2 반도체 소자를 동일한 지지 기판에 실장하므로, 반도체 장치의 실장의 고밀도화를 도모할 수 있다. 또한, 지지 기판의 한쪽 주면에 관통 비어와 대응하는 고주파용 전극과, 지지 기판의 다른 쪽 주면에 관통 비어와 대응하는 외부 접속 전극을 설치함으로써, 고주파용 전극과 외부 접속 전극 사이의 신호 경로를 짧게 하여 고주파 신호의 전송 손실을 억제할 수 있다.
청구항 2에 기재된 발명에서는, 상기 제 2 반도체 소자는 상기 지지 기판의 한쪽 주면에 페이스 다운(face-down) 형상으로 실장되는 것을 특징으로 하는 청구항 1에 기재된 반도체 장치에 의해 해결할 수 있다.
상기 발명에 의하면, 고주파용 전극을 지지 기판에 접속할 수 있다.
청구항 3에 기재된 발명에서는, 상기 고주파용 전극의 중심축이 상기 관통 비어의 외주의 내측에 위치하도록 배열 설치한 것을 특징으로 하는 청구항 1에 기 재된 반도체 장치에 의해 해결할 수 있다.
상기 발명에 의하면, 고주파용 전극의 중심축이 관통 비어의 외주보다도 내측으로 되도록 고주파용 전극을 배열 설치함으로써, 고주파용 전극과 외부 접속 전극 사이의 고주파 신호의 전송을 양호한 정밀도로 행할 수 있다.
청구항 4에 기재된 발명에서는, 상기 제 1 반도체 소자는 상기 제 2 반도체 소자 위에 적층되어 배열 설치되어 있는 것을 특징으로 하는 청구항 1에 기재된 반도체 장치에 의해 해결할 수 있다.
상기 발명에 의하면, 제 1 반도체 소자를 제 2 반도체 소자 위에 적층되어 배열 설치함으로써 지지 기판의 소형화가 가능해지고, 고주파 신호의 전송 손실을 억제한 상태에서 반도체 장치를 소형화할 수 있다.
청구항 5에 기재된 발명에서는, 상기 제 2 반도체 소자에는 그라운드 전위로 된 실드 부재(shield member)를 설치한 것을 특징으로 하는 청구항 1에 기재된 반도체 장치에 의해 해결할 수 있다.
상기 발명에 의하면, 제 2 반도체 소자에 그라운드 전위로 된 실드 부재를 설치함으로써, 제 1 반도체 소자로부터 발생하는 노이즈가 제 2 반도체 소자에 악영향을 미치는 것을 방지할 수 있다.
청구항 6에 기재된 발명에서는, 상기 제 2 반도체 소자는 재배선을 갖고 있고, 이 재배선을 사용하여 수동 소자를 형성한 것을 특징으로 하는 청구항 1에 기재된 반도체 장치에 의해 해결할 수 있다.
상기 발명에 의하면, 재배선을 사용하여 수동 소자를 형성함으로써 수동 소 자를 별개로 설치하는 구성에 비하여 부품 갯수의 삭감 및 실장 면적의 소(小)스페이스화를 도모할 수 있다. 또한, 임피던스 저감을 도모할 수 있고, 전기적 특성의 향상도 도모할 수 있다.
청구항 7에 기재된 발명에서는, 상기 제 2 반도체 소자는 서로가 평행해지는 부위를 갖는 한 쌍의 재배선(rewring)을 갖는 것을 특징으로 하는 청구항 1에 기재된 반도체 장치에 의해 해결할 수 있다.
상기 발명에 의하면, 서로가 평행해지는 부위를 갖는 한 쌍의 재배선을 설치함으로써, 배선 사이의 크로스토크(crosstalk)가 없어지므로 노이즈를 저감할 수 있다.
청구항 8에 기재된 발명에서는, 상기 제 2 반도체 소자는 배선 길이가 대략 동일한 1세트의 재배선을 갖는 것을 특징으로 하는 청구항 1에 기재된 반도체 장치에 의해 해결할 수 있다.
상기 발명에 의하면, 배선 길이가 대략 동일한 1세트의 재배선을 배열 설치하는 것에 의해, 스큐 타이밍(skew timing)의 조정·최적화를 행하는 것이 가능하다.
다음에, 도면에 의거하여 본 발명의 실시예를 설명한다.
(제 1 실시예)
도 2 내지 도 4를 참조하여, 본 발명의 제 1 실시예에 따른 반도체 장치(70)에 대해서 설명한다.
도 2는 상기 제 1 실시예의 반도체 장치의 단면 구조를 나타내고, 또한 도 3 은 상기 반도체 장치(70)가 실장 기판에 실장·탑재된 상태를 나타낸다.
도 4는 도 2에 나타낸 반도체 장치에 대해서, 그 하면측에서(화살표 A) 본 외관도이다.
또한, 도 2에서, 영역 B는 반도체 소자(101)가 탑재되는 상부 절연층(76) 위의 영역(이하,「칩 배열 설치 영역 B」라고 함)을 나타내고 있다.
본 실시예에서의 반도체 장치(70)는 지지 기판(71), 외부 접속 단자(97, 98), 제 1 반도체 소자인 반도체 소자(101, 105) 및 제 2 반도체 소자인 고주파용 반도체 소자(110)를 구비하고, 하나의 지지 기판(71)에 실장된 반도체 소자(101, 105) 및 고주파용 반도체 소자(110)가 몰드 수지(122)에 의해 일체로 밀봉된 구성을 갖는다.
몰드 수지(122)는 이들의 반도체 소자 및 접속용 와이어 등을 보호한다. 즉, 본 실시예에서는, 반도체 소자(101)는 지지 기판(71) 위에 접착층(104)을 매개하여 통상의 소위 페이스 업(face-up) 방식으로 고착되고, 반도체 소자(105)는 상기 반도체 소자(101) 위에 접착층(109)을 매개하여 소위 페이스 업 방식으로 고착되어 있다.
한편, 제 2 반도체 소자인 고주파용 반도체 소자(110)는 지지 기판(71)에 소위 페이스 다운(플립칩) 방식으로 탑재·고착되어 있다. 이 때, 그 고주파용 외부 접속 단자(121)는 후술하는 바와 같이 지지 기판(71)을 관통하는 비어(81)에 대응하여 그 접속 패드(87)에 접속되어 있다.
여기에서, 상기 반도체 소자(101)는 반도체 소자(105)보다도 외형 치수가 큰 반도체 소자이다. 상기 반도체 소자(101, 105)는 메모리 소자 및/또는 마이크로 프로세서 등의 로직 소자로부터 선택되고, 필요에 따라서 조합되지만, 기능, 용량등에 의해 칩 사이즈, 외부 접속 단자수·배열이 바뀐다는 점에서 어느 것을 아래에 둘 것인지는 적절하게 선택된다.
또한, 고주파용 반도체 소자(110)는 고주파 아날로그 신호 등을 취급하는 반도체 소자이다.
이러한 구성에 있어서, 지지 기판(71)에서는 그 기재(72)를 관통하여 복수개의 비어(73)가 설치되고, 상기 기재(72)의 한쪽 주면인 상면, 즉 반도체 소자 탑재면에서는 상기 비어(73)에 전기적으로 접속된 상부 배선(75), 상기 상부 배선(75)을 피복하여 배열 설치된 상부 절연층(76) 및 상기 상부 절연층(76)을 관통하여 설치된 상부 비어(78)를 구비하며, 또한 상기 상부 절연층(76) 위에서 상기 상부 비어(78)에 전기적으로 접속된 와이어 접속부(83, 84)가 배열 설치되어 있다.
한편, 상기 지지 기판(71)의 하면(下面)(다른 쪽 주면), 즉 외부 접속용 단자 배열 설치면에는 상기 비어(73)에 전기적으로 접속된 하부 배선(88), 상기 하부 배선(88)을 피복하여 배열 설치된 하부 절연층(89) 및 상기 하부 절연층(89)을 관통하여 설치된 하부 비어(91), 또한 상기 하부 절연층(89)의 표면 위에서 상기 하부 비어(91)에 전기적으로 접속된 접속 패드(93)가 배열 설치되어 있다. 상기 접속 패드(93)를 제외하는 상기 하부 절연층(89)의 표면에는 솔더 레지스트층(96)이 배열 설치되어 있다.
본 실시예에서는, 또한 상기 상부 절연층(76), 기재(72) 및 하부 절연층(89) 의 적층 구조체를 관통하여 비어(81)가 배열 설치되어 있다. 상기 비어(81)는 고주파용 반도체 소자(110)의 고주파용 외부 접속 단자(121)에 대응하여 설치되어 있다.
이러한 구성에 있어서, 상기 기재(72)는 수지 또는 세라믹으로부터 선택된 절연물의 시트(sheet) 또는 판(plate)으로 이루어진다.
상부 배선(75)은 비어(73)와 접속되도록 상기 기재(72)의 한쪽 주면(상면)(72A)에 설치되고, 상기 상부 배선(75)을 덮도록 수지층으로 이루어지는 상부 절연층(76)이 배열 설치되어 있다.
또한, 상부 비어(78)는 그 한쪽 단부가 상기 상부 배선(75)과 접속되고, 다른 쪽 단부가 와이어 접속부(83, 84), 배선(85) 또는 접속 패드(86)의 어느 것과 접속되어 있다.
한편, 상기 관통 비어(81)는 고주파용 반도체 소자(110)의 고주파용 외부 접속 단자가 배열 설치되는 위치에 대응하여 배열 설치된다.
지지 기판(71)의 한쪽 주면에서 와이어 접속부(83, 84)는 상기 비어(78)와 전기적으로 접속되도록 상부 절연층(76) 위에 배열 설치되어 있다. 와이어 접속부(83)에는 반도체 소자(101)의 전극 패드(102)와의 사이에 접속되도록 와이어(103)가 접속되고, 또한 와이어 접속부(84)에는 반도체 소자(105)의 전극 패드(106)와의 사이에 접속되도록 와이어(108)가 접속된다.
또한, 배선(85)은 비어(78)와 전기적으로 접속되도록 상부 절연층(76) 위에 배열 설치되고, 고주파용 반도체 소자(110)에서의 고주파 신호 이외의 신호를 취급 하는 외부 접속 단자(120)가 접속되어 있다. 또한, 상기 배선(85)에는 상기 반도체 소자(105)의 전극 패드로부터 와이어(108)가 접속되고, 반도체 소자(105)와 고주파용 반도체 소자(110) 사이의 전기적 접속도 구성하고 있다.
한편, 상기 고주파용 반도체 소자(110)가 페이스 다운(플립칩) 실장된 소자탑재부에서, 접속 패드(86)는 한쪽 끝이 비어(78)에 접속되도록 절연층(76) 위에 설치되고, 고주파용 반도체 소자(110)의 고주파 신호 이외의 신호를 취급하는 외부 접속 단자(120)가 접속된다.
또한, 접속 패드(87)는 상기 관통 비어(81)의 단부(81A)(관통 비어(81)의 한쪽 단부)와 접속되도록 절연층(76) 위에 설치되고, 페이스 다운(플립칩) 실장된 고주파용 반도체 소자(110)의 고주파용 외부 접속 단자(121)가 직접 접속되어 있다.
또한, 상기 지지 기판(71)의 다른 쪽 주면(하면)에서는 비어(73)와 전기적으로 접속된 하부 배선(88)이 배열 설치되고, 상기 하부 배선(88)을 덮도록 수지로 이루어지는 하부 절연층(89)이 배열 설치되어 있다. 상기 하부 절연층(89)의 표면에 설치된 접속 패드(93)는 비어를 통하여 상기 하부 배선(88)과 전기적으로 접속된다.
한편, 상기 관통 비어(81)의 다른 쪽 끝(하단)에는 접속 패드(95)가 설치된다.
이러한 접속 패드(93) 및 접속 패드(95)에는 땜납 범프로 이루어지는 외부 접속 단자(97, 98)가 배열 설치된다.
그리고, 상기 하부 절연층(89)의 표면을 덮는 솔더 레지스트(96)는 접속 패 드(93) 및 접속 패드(95) 사이에 배열 설치되어 외부 접속 단자(97, 98)가 서로 접촉 하는 것을 방지한다.
이러한 구조를 갖는 반도체 장치(70)는, 도 3에 나타낸 바와 같이, 외부 접속 단자(97, 98)를 통하여 실장 기판(125) 위의 전극 패드 또는 배선(127)에 전기적으로 접속된다. 이것에 의해, 반도체 소자(10l, 105) 및 고주파용 반도체 소자(110)와, 실장 기판(125) 사이에서 고주파 신호를 포함하는 신호의 전달이 가능해 진다.
이러한 구조를 갖는 본 실시예의 반도체 장치(70)에서는 하나의 지지 기판(71) 위에 반도체 소자(101, 105) 및 고주파용 반도체 소자(110)가 실장되어 있으므로, 배선(85)의 길이를 짧게 하는 것이 가능해져 반도체 소자(105)와 고주파용 반도체 소자(110) 사이의 고주파 신호의 전송 손실을 저감할 수 있다.
또한, 고주파용 반도체 소자(110)의 고주파용 외부 접속 단자(121)를 접속 패드(87)에 접속하고, 관통 비어(81)를 통하여 접속 패드(87)와 대향하도록 설치되어 있는 접속 패드(95)에 설치되어 있는 외부 접속 단자(98)를 실장 기판(125)의 패드(127)에 접속함으로써, 고주파용 반도체 소자(110)와 실장 기판(125) 사이에서 고주파 신호(고속 전송을 필요로 하는 신호)의 전송을 행할 수 있다.
본 실시예의 반도체 장치(70)에서는, 도 4에 나타낸 바와 같이, 지지 기판(71)의 다른 쪽 주면(하면)에 거의 매트릭스 형상으로 배열된 외부 접속 단자(97, 98)의 배열에서, 고주파 신호를 취급하는 4개의 외부 접속 단자(98)는 상기 외부 접속 단자 배열의 가장 외측에 배치되어, 외부 회로 또는 기기와의 접속이 용이하 다.
이러한 외부 접속 단자(97, 98)의 배열 설치 피치는 표준화된 규격에 의거하여 일정한 값으로 되어 있다.
다음에, 도 5를 참조하여 본 실시예에서의 고주파용 반도체 소자(110)의 개략 구성에 대해서 설명한다.
상기 고주파용 반도체 소자(110)는 상술한 바와 같이 페이스 다운(플립칩) 방식에 의해 지지 기판(71) 위에 탑재되므로, 도 5에서는 이러한 상태에 대응하여 도시하고 있다.
상기 고주파용 반도체 소자(110)는 고주파 소자(111), 재배선(115, 116), 기둥 형상 전극(도체(導體) 포스트)(118), 몰드 수지(119), 외부 접속 단자(120) 및 고주파용 외부 접속 단자(121) 등을 구비하고 있다.
고주파 소자(111)는 고주파 아날로그 신호 등을 취급하는 전자 회로를 구성하는 기능 소자를 포함하는 실리콘(Si) 반도체 소자로서, 통상의 웨이퍼 프로세스를 거쳐 실리콘 기판의 한쪽 주면에 형성된 전극 패드(112, 113) 및 상기 전극 패드(112, 113)를 표출하는 절연층(114)을 구비하고 있다(트랜지스터, 저항 등 전자 회로를 구성하는 기능 소자에 대해서는 도시를 생략한다).
전극 패드(112)는 고주파 신호를 전송할 때에 사용되는 전극 패드이고, 한편, 전극 패드(113)는 전원 라인, 그라운드(접지) 라인 또는 비교적 저주파의 신호를 취급하는 배선에 접속되는 전극 패드이다.
절연층(114)은 소위 패시베이션 피막이라고 칭해지는 절연층으로서, 예를 들 면, 질화실리콘(SiN)층이 적용된다.
이러한 구성에 있어서, 한쪽 끝이 전극 패드(112)에 접속되어 절연층(114) 위에 연장된 재배선(115)은 기둥 형상 전극(도체 포스트)(118)을 통하여 고주파용 외부 접속 단자(121)와 전기적으로 접속되어 있다.
한편, 한쪽 끝이 전극 패드(113)와 접속되어 절연층(114) 위에 연장된 재배선(116)은 기둥 형상 전극(118)을 통하여 고주파 신호를 대상으로 하지 않는 외부 접속 단자(120)와 전기적으로 접속되어 있다.
이들 재배선(115, 116)은 구리(Cu)로 구성되며, 고주파용 외부 접속 단자(121) 또는 외부 접속 단자(120)가 배열 설치되는 위치의 조정, 주변 회로 소자의 최적화(임피던스 매칭)가 행해진다.
여기에서, 상기 재배선(115, 116)의 구체적인 배선 구성예에 대해서, 도 6을 참조하여 설명한다.
또한, 도 6에 나타내는 반도체 소자의 구성과, 상기 도 5에 나타낸 고주파용 반도체 소자(110)의 구성은 반드시 일치하는 것은 아니다. 단지, 도 6에서, 도 5에 나타낸 고주파용 반도체 소자(110)와 동일 구성 부분에는 동일한 부호를 부여하고 있다.
도 6에서, 재배선(124A, 124B, 124C)은 배선 길이가 거의 동일한 1세트의 재배선이다.
상기 재배선(124A, 124B, 124C)의 한쪽 끝은 각각 이웃하는 전극 패드(113)에 접속되어 있고, 재배선(124A, 124B, 124C)의 각각의 다른 쪽 끝은 도체 포스트( 도시 생략)를 통하여 외부 접속 단자(120)에 전기적으로 접속되어 있지만, 재배선(124B)은 최단 거리를 거치지 않고 배선되어 실질적으로 재배선(124A, 124C)의 배선 길이와 실질적으로 동일한 배선 길이로 되어 있다.
이와 같이, 이웃하는 전극 패드(113)에 서로의 배선 길이가 대략 동일한 재배선(124A, 124B, 124C)을 배열 설치함으로써, 스큐 타이밍(skew timing)의 조정·최적화를 행할 수 있다.
한편, 도 6에서, 재배선(125A, 125B)은 일부에 서로가 평행해지는 부위를 갖는 한 쌍의 재배선이다.
재배선(125A, 125B)은 한쪽 끝이 전자 회로의 차동 회로부에 접속된 전극 패드(113)에 접속되고, 다른 쪽 끝은 도체 포스트(도시 생략)를 통하여 외부 접속 단자(120)에 전기적으로 접속되어 있다. 이와 같이, 차동 회로부 등에 접속되는 재배선의 적어도 일부를 서로 평행해지도록 배열 설치함으로써 노이즈를 저감시킬 수 있다.
또한, 도 6에서, 재배선(126)은 전극 패드(112)의 주위를 둘러싸는 스파이럴 형상(spiral shape)으로 되고, 수동 소자인 인덕터(inductor)를 구성하고 있다.
상기 재배선(126)의 한쪽 끝은 전극 패드(112)와 접속되고, 다른 쪽 끝은 도체 포스트(도시 생략)를 통하여 고주파용 외부 접속 단자(121)에 전기적으로 접속되어 있다.
이와 같이, 재배선(126)을 사용하여 인덕터를 형성함으로써, 이러한 인덕터와 같은 수동 소자를 별개로 설치할 필요 없이 부품 갯수 및 실장 면적의 삭감을 도모할 수 있다.
또한, 상기 수동 소자가 반도체 소자의 전극에 근접하여 배열 설치됨으로써, 임피던스의 저감을 도모할 수 있고, 전기적 특성의 향상도 도모할 수 있다.
또한, 상기 도 5에 나타내는 고주파용 반도체 소자(110)에서는 재배선(115, 116)과 외부 접속 단자(120, 121)는 상기 재배선층 위에 배열 설치된 기둥 형상 전극(118)에 의해 전기적·기계적으로 접속되어 있다.
이와 같이, 재배선(115, 116) 위에 기둥 형상 전극(118)을 설치함으로써 재배선(115, 116)을 몰드 수지(119)로 밀봉할 수 있다. 몰드 수지(119)는 재배선(115, 116) 및 기둥 형상 전극(118)을 보호한다.
이러한 기둥 형상 전극(118)의 재료로서는, 구리(Cu)를 사용할 수 있다.
또한, 외부 접속 단자(120, 121)로서는, 예를 들면, 무연 땜납(lead-free solder)으로 이루어지는 범프가 사용된다.
상기 도 2, 도 3에 나타낸 바와 같이, 본 실시예에서는 고주파용 반도체 소자(110)가 지지 기판(71)에 페이스 다운(플립칩) 실장될 때, 그 고주파용 외부 접속 단자(121)는 지지 기판(71)을 관통하여 배열 설치된 관통 비어(81)의 일단부(81A)에 배열 설치된 접속 패드(87)에 접속된다.
이것에 의해, 상기 고주파용 반도체 소자(110)의 고주파용 외부 접속 단자(121)는 접속 패드(87), 관통 비어(81) 및 접속 패드(95)를 통하여 외부 접속 단자(98)에 전기적으로 접속된다.
이러한 구성에 의하면, 고주파용 외부 접속 단자(121)와 외부 접속 단자(98) 가 상기 관통 비어(81)를 통하여 더욱 짧은 거리로 전기적으로 접속되어 고주파 신호의 전송 손실이 저감된다.
또한, 상기 고주파용 외부 접속 단자(121) 또는 접속 패드(87)가 지지 기판(71) 위를 따라서 배선되는 것은 아니라는 점에서, 반도체 소자(101) 또는 반도체 소자(105) 사이에 상호 간섭을 발생시킬 가능성이 크게 저감된다.
또한, 외부 접속 단자(120) 및 고주파용 외부 접속 단자(121)의 배열 설치 피치는 표준화된 규격에 의거하여 일정한 값으로 되어 있다.
다음에, 도 7 내지 도 9를 참조하여 고주파용 외부 접속 단자(121)의 접속 패드(87)로의 접속 구성에 대해서 설명한다.
우선, 도 7을 참조하여 고주파용 반도체 소자(110)의 외부 접속 단자(120, 121)의 배열 설치 피치 P1과, 지지 기판(71)에서의 외부 접속 단자(97, 98)의 배열 설치 피치 P2가 동일한 경우(P1=P2)에서의 고주파용 외부 접속 단자(121)의 접속 패드(87)로의 접속 구성에 대해서 설명한다.
도 7에서, C는 고주파용 외부 접속 단자(121)의 중심축(이하,「중심축 C」라고 함), E는 관통 비어(81)의 외주 위치(이하,「외주 위치 E」라고 함), P1은 고주파용 반도체 소자(110)에 설치된 외부 접속 단자(120, 121)의 배열 설치 피치(이하,「배열 설치 피치 P1」이라고 함), P2는 기판(71)에 설치된 외부 접속 단자(97, 98)의 배열 설치 피치(이하,「배열 설치 피치 P2」라고 함), R1은 관통 비어(81)의 직경(이하,「직경 R1」이라고 함)을 각각 나타낸다.
도 7에 나타낸 바와 같이, P1=P2의 경우에는 고주파용 반도체 소자(110)의 고주파용 외부 접속 단자(121)는 접속 패드(87)를 통하여 관통 비어(81)의 단부(81A)에 대응하여 배치되고, 그 중심축을 고주파용 외부 접속 단자(121)의 중심축과 거의 일치시켜 접속 패드(87)에 접속된다.
또한, 상기 고주파용 외부 접속 단자(121)는 그 중심축 C가 관통 비어(81)의 외주 위치 E의 내측에 위치하도록 접속 패드(87)와 접속하는 것이 바람직하다.
다음에, 도 8 및 도 9를 참조하여 고주파용 반도체 소자(110)의 외부 접속 단자(120, 121)의 배열 설치 피치 P1과, 지지 기판(71)에서의 외부 접속 단자(97, 98)의 배열 설치 피치 P2가 다른 경우의 고주파용 외부 접속 단자의 접속 구조에 대해서 설명한다.
도 8은 고주파용 반도체 소자(110)의 외부 접속 단자의 배열 설치 피치가 지지 기판(71)에서의 외부 접속 단자의 배열 설치 피치의 1/2배인 경우의 고주파용 외부 접속 단자(121)의 접속 구성을 모식적으로 나타내고, 도 9는 고주파용 반도체 소자(110)의 외부 접속 단자의 배열 설치 피치가 지지 기판(71)에서의 외부 접속 단자의 배열 설치 피치의 k배(0<k<1)인 경우의 고주파용 외부 접속 단자(121)의 접속 구성을 모식적으로 나타낸다.
또한, 도 9에서, R2는 관통 비어(81)의 직경(이하,「직경 R2」라고 함)을, F는 관통 비어(81)의 외주 위치(이하,「외주 위치 F」라고 함)를 각각 나타낸다.
또한, 도 8 및 도 9에서, 도 7에 나타내는 구성과 동일 구성 부분에는 동일한 부호를 부여하고 있다.
도 8에 나타낸 바와 같이, P1=(P2/2)의 경우에는 고주파용 외부 접속 단자 (121)가 접속 패드(87)를 통하여 관통 비어(81)의 단부(81A)와 대응하도록 고주파용 외부 접속 단자(121)들 사이의 거리가 P1×2=P2가 되도록, 외부 접속 단자(120)가 고주파용 외부 접속 단자(121) 사이에 배열 설치한다.
또한, 고주파용 외부 접속 단자(121)는 고주파용 외부 접속 단자(121)의 중심축 C가 관통 비어(81)의 외주 위치 E의 내측에 위치하도록 접속 패드(87)에 접속하는 것이 바람직하다.
한편, 도 9에 나타낸 바와 같이, P1=k×P2(0<k<1)에 있어서, 직경 R1의 관통 비어(81)에 의해서는 고주파용 외부 접속 단자(121)를 상기 관통 비어(81)의 단부(81A)에 대응시켜 접속할 수 없는 경우에는, 상기 관통 비어(81)의 직경을 크게 함(R2, R2>Rl)으로써, 고주파용 외부 접속 단자(121)와 관통 비어(81)의 단부(81A)를 대향시킨다. 상기 고주파용 외부 접속 단자(121)는 관통 비어(81)의 단부(81A)에 배열 설치된 접속 패드(87)를 통하여 전기적으로 접속된다.
이와 같이, 지지 기판(71)에 설치된 관통 비어(81)의 직경을 크게 함으로써, 고주파용 반도체 소자(110)에서의 외부 접속 단자의 배열 설치 피치 P1을 변경하지 않고 고주파용 외부 접속 단자(121)를 관통 비어(81)의 단부(81A)와 대향시킨다.
이것에 의해, 고주파용 반도체 소자(110)의 고주파 특성을 손상하지 않고 고주파용 외부 접속 단자(121)와 외부 접속 단자(98) 사이의 고주파 신호의 전송을 양호한 정밀도로 행할 수 있다.
또한, 고주파용 외부 접속 단자(121)는 고주파용 외부 접속 단자(121)의 중심축 C가 관통 비어(81)의 외주 위치 F의 내측에 위치하도록 접속 패드(87)와 접속 하면 된다.
이상, 설명한 바와 같이 본 실시예의 반도체 장치(70)에 의하면, 고주파용 외부 접속 단자(121)의 중심축 C가 관통 비어(81)의 외주 위치 E, F의 내측에 위치하도록 접속 패드(87)에 고주파용 외부 접속 단자(121)를 접속시킴으로써, 고주파용 외부 접속 단자(121)와 외부 접속 단자(98) 사이를 전송하는 고주파 신호의 전송 손실을 저감할 수 있다.
도 10은 상기 기둥 형상 전극(도체 포스트)(81)을 구비하지 않는 고주파용 반도체 소자(130)를 나타낸다.
도 10에서, 상기 도 5에 나타낸 고주파용 반도체 소자(110)와 동일 구성 부분에는 동일한 부호를 부여하고 있다.
상기 고주파용 반도체 소자(130)에서는 재배선층(115, 116) 위에 기둥 형상전극(도체 포스트)을 통하지 않고 외부 접속 단자(120, 121)가 직접적으로 배열 설치되어 있다. 여기에서, 절연층(114)을 덮는 수지(131)로서는, 예를 들면, 유기 절연 수지를 사용할 수 있다.
본 발명에서는 고주파용 반도체 소자로서, 이와 같이 기둥 형상 전극을 구비하지 않는 구조를 갖는 반도체 소자를 적용할 수도 있다.
또한, 도시하지 않았지만, 고주파용 반도체 소자(130)에는 필요에 따라서, 상기 도 6에 나타낸 재배선(124A, 124B, 124C, 125A, 125B, 126) 등이 설치될 수 있다.
다음에, 상기 반도체 장치(70)의 제조 공정의 개략에 대해서 설명한다.
우선, 전자 기기가 필요로 하는 기능에 대응하여 반도체 소자(101, 105) 및 고주파용 반도체 소자(110)가 선택된다. 반도체 소자(101, 105)는, 예를 들면, 메모리 소자 및/또는 마이크로 프로세서 등의 로직 소자로부터 선택되고, 고주파용 반도체 소자(110)는, 예를 들면, 아날로그 신호를 처리하는 기능을 구비한 반도체 소자가 적용된다.
한편, 상기 전자 기기의 구조 및 상기 반도체 소자의 단자 구성·배치에 대응하여 지지 기판(71)이 형성된다. 이 때, 상기 지지 기판(71)에는 상기 고주파용 반도체 소자(110)에서의 고주파용 외부 접속 단자(121)의 위치에 대응하여 관통 비어(81)가 배열 설치된다.
이어서, 상기 지지 기판(71)의 한쪽 주면(상면) 위에 상기 복수개의 반도체 소자가 탑재·고착된다.
반도체 소자(101)는 지지 기판(71) 위에 접착층(104)을 매개하여 소위 페이스 업 방식으로 고착되고, 반도체 소자(105)는 상기 반도체 소자(101) 위에 접착층(109)을 매개하여 소위 페이스 업 방식으로 고착된다.
한편, 고주파용 반도체 소자(110)는 지지 기판(71)에 소위 페이스 다운(플립칩) 방식으로 탑재·고착된다. 이 때, 그 고주파용 외부 접속 단자(121)는 상기 관통 비어(81)에 대응하여 그 접속 패드(87)에 접속된다.
반도체 소자(101, 105)의 전극 패드는 각각 와이어(103, 108)를 통하여 지지 기판(71)의 한쪽 주면 위에 배열 설치되어 있는 전극 패드에 전기적으로 접속된다.
이어서, 반도체 소자(101, 105) 및 고주파용 반도체 소자(110)를 와이어 (103, 108) 등과 함께 몰드 수지(122)에 의해 밀봉한다.
그런 후, 상기 지지 기판(71)의 다른 쪽 주면(하면)에서의 접속 패드(93)에 외부 접속용 단자(97, 98)가 배열 설치된다.
이러한 방법으로 반도체 장치(70)를 제조함으로써, 상기한 종래의 고주파용 반도체 장치의 제조법에 비하여 지지 기판 위의 반도체 소자의 고밀도 실장을 용이하게 하고, 설계, 제조에 필요한 시간, 제조 비용의 면 등으로부터 고주파용 반도체 소자(110)의 최적화를 용이하게 행할 수 있다.
또한, 고주파용 외부 접속 단자(121)와 외부 접속 단자(98) 사이의 고주파 신호의 전송 손실을 저감할 수 있다.
(제 2 실시예)
도 11을 참조하여, 본 발명의 제 2 실시예인 반도체 장치(135)에 대해서 설명한다.
본 실시예에서의 반도체 장치(135)는 고주파용 반도체 소자를 덮도록 실드 부재가 배열 설치되어 있는 구성을 특징으로 한다.
상기 반도체 장치(135)에서, 상기 제 1 실시예에서의 반도체 장치(70)의 구성에 대응하는 개소에는 동일한 부호를 부여하고 있다.
도 11에 나타낸 바와 같이, 반도체 장치(135)는 지지 기판(71), 외부 접속 단자(97, 98), 반도체 소자(101, l05), 고주파용 반도체 소자(110)를 구비하고, 지지 기판(71)의 한쪽 주면에 탑재된 반도체 소자(101, 105), 고주파용 반도체 소자(110) 중, 상기 고주파용 반도체 소자(110)를 덮도록 실드 부재(136)가 배열 설치 되어 있다.
그리고, 반도체 소자(101, 105), 고주파용 반도체 소자(110)를 덮는 실드 부재(136)는 와이어(103, 108) 등과 함께 몰드 수지(122)에 의해 피복되어 있다.
이러한 구성에 있어서, 고주파용 반도체 소자(110)를 덮도록 배열 설치된 실드 부재(136)는 지지 기판(71)에 배열 설치된 그라운드(접지) 단자(도시 생략)에 전기적으로 접속되어 있다.
상기 실드 부재(136)의 재료로서는, 예를 들면, 알루미늄(Al) 또는 양은(동(Cu)-니켈(Ni)-아연(Zn) 합금)을 사용할 수 있다.
이와 같이, 고주파용 반도체 소자(110)를 덮도록 실드 부재(136)를 배열 설치 함으로써, 반도체 소자(101, 105)와 고주파용 반도체 소자(110) 사이의 상호 간섭을 저감·방지할 수 있다.
(제 3 실시예)
다음에, 도 12 및 도 13을 참조하여, 본 발명의 제 3 실시예인 반도체 장치(140)에 대해서 설명한다.
도 13은 도 12에서의 고주파용 반도체 소자(145)의 확대 단면을 나타낸다. 본 실시예에 나타내는 반도체 장치(140)는 고주파용 반도체 소자(145)에서의 재배선 형성면에 용량 소자가 탑재된 구성인 것을 특징으로 한다.
또한, 도 12, 도 13에서, 상기 제 1 실시예, 제 2 실시예에서의 반도체 장치에서의 구성과 대응하는 부위에는 제 1 실시예, 제 2 실시예와 동일한 부호를 부여하고 있다.
반도체 장치(140)는 지지 기판(71), 외부 접속 단자(97, 98), 반도체 소자(101, 105), 고주파용 반도체 소자(145)를 구비하고, 지지 기판(71)의 한쪽 주면에 탑재된 반도체 소자(101, 105) 및 고주파용 반도체 소자(145)는 몰드 수지(122)에 의해 피복되어 있다.
여기에서, 고주파용 반도체 소자(145)는 일 표면 위에 형성된 절연층(114)을 가진 고주파 소자(111), 상기 절연층(114) 위에 배열 설치된 재배선(115, 116), 상기 재배선(115, 116) 위에 배열 설치된 기둥 형상 전극(도체 포스트)(151 내지 153), 상기 기둥 형상 전극의 선단부에 배열 설치된 외부 접속 단자(120, 121)를 구비하고 있다. 그리고, 상기 재배선층(115, 116) 위에 배열 설치된 유전체층(147) 및 상기 유전체층(147) 위에 배열 설치된 재배선층(148)으로 용량 소자(146)가 형성되어 있다.
그리고 이들 재배선, 용량 소자, 기둥 형상 전극 등은 몰드 수지(119)에 의해 피복되어 있다.
또한, 상기 재배선(115, 116)은 필요에 따라서, 상기 도 6에 나타낸 재배선(124A, 124B, 125A, 125B, 126)을 포함한다.
이와 같이, 고주파용 반도체 소자(145) 위에 용량 소자(146)를 배열 설치함으로써, 예를 들면, 인덕터를 구성하는 재배선(126)과 상기 용량 소자(146)를 조합시켜 필터를 형성하는 것이 용이해져서, 상기 고주파용 반도체 소자(145)의 고주파특성을 향상시킬 수 있다.
여기에서, 상기 기둥 형상 전극(도체 포스트)(151)은 그 한쪽 끝이 고주파 소자(111)의 재배선(115)과 접속되어 있고, 다른 쪽 끝(151A)이 몰드 수지(119)로부터 노출되어 있다. 이 단부(151A)에는 외부 접속 단자(121)가 배열 설치된다.
한편, 기둥 형상 전극(152)은 그 한쪽의 단부가 재배선(116)과 접속되어 있고, 다른 쪽 끝(152A)이 몰드 수지(119)로부터 노출되어 있다. 이 단부(152A)에는 외부 접속 단자(120)가 배열 설치된다.
또한, 기둥 형상 전극(153)은 그 한쪽의 단부가 재배선(148)과 접속되어 있고, 다른 쪽 끝(153A)이 몰드 수지(119)로부터 노출되어 있다. 이 단부(153A)에는 외부 접속 단자(120)가 배열 설치되어 있다. 이들 기둥 형상 전극(151 내지 153)의 단부(151A 내지 153A)는 대략 동일 평면 위에 위치한다.
이와 같이, 재배선(115, 116, 148) 위에 기둥 형상 전극(151 내지 153)을 설치함으로써, 압축 성형에 의해 형성된 몰드 수지(119)에 의해 재배선(115) 및 용량 소자(커패시터)(146) 등을 밀봉할 수 있다. 기둥 형상 전극(151 내지 153)은, 예를 들면, 구리(Cu)로 형성할 수 있다.
도 14는 상기 도 13에 나타낸 고주파용 반도체 소자(145)의 변형예인 고주파용 반도체 소자(155)를 나타낸다.
본 변형예에서는, 상기 기둥 형상 전극(도체 포스트)을 사용하지 않고 고주파용 반도체 소자를 구성하고 있다. 도 14에서, 도 13에 나타낸 고주파용 반도체 소자(145)와 동일 부위에는 동일한 부호를 부여하고 있다.
상기 고주파용 반도체 소자(155)는 일 표면 위에 형성된 절연층(114)을 가진 고주파 소자(111), 상기 절연층(114) 위에 배열 설치된 재배선(115, 116), 상기 재 배선(115, 116) 위에 배열 설치된 비어(156), 상기 비어(156) 위에 배열 설치된 외부 접속 단자(120, 121)를 구비하고 있다.
상기 재배선층(115, 116) 위에 배열 설치된 유전체층(147) 및 상기 유전체층(147) 위에 배열 설치된 재배선층(148)으로 용량 소자(146)가 형성되어 있다. 상기 용량 소자(146)의 한쪽 전극을 구성하는 재배선층(148) 위에는 직접 외부 접속 단자(120)가 배열 설치되어 있다.
이들 재배선층, 용량 소자, 비어는 몰드 수지(157)에 의해 피복되어 있다. 또한, 상기 몰드 수지(157)의 표면에는 솔더 레지스트 등의 절연층(158)이 배열 설치되어 재배선(148)의 상면 등을 보호하고 있다.
또한, 상기 재배선(115, 116)은 필요에 따라서, 상기 도 6에 나타낸 재배선(124A, 124B, 125A, 125B, 126)을 포함한다.
이러한 고주파용 반도체 소자(155)를 고주파용 반도체 소자(145) 대신에 적용한 반도체 장치에서도 동일한 효과를 얻을 수 있다.
(제 4 실시예)
도 15 내지 도 16을 참조하여, 본 발명의 제 4 실시예인 반도체 장치(160)에 대해서 설명한다.
도 16은 상기 반도체 장치(160)에서의 지지 기판(71)의 다른 쪽 주면(하면)측에서 봤을 때의 도면이다.
본 실시예에서의 반도체 장치(160)는 지지 기판(71)의 한쪽 주면에서 고주파용 반도체 소자를 포함하는 복수개의 반도체 소자가 적층 상태로 탑재된 구성인 것 을 특징으로 한다.
또한, 도 15, 도 16에서, 상기 제 1 실시예, 제 2 실시예 등의 반도체 장치에서의 구성과 대응하는 부위에는 제 1 실시예, 제 2 실시예와 동일한 부호를 부여하고 있다.
이러한 구성에 있어서, 지지 기판(71)에서는, 상술하는 바와 같이, 그 기재(72)를 관통하여 복수개의 비어(73)가 설치되고, 상기 기재(72)의 한쪽 주면인 상면, 즉 반도체 소자 탑재면에서는 상기 비어(73)에 전기적으로 접속된 상부 배선(75), 상기 상부 배선(75)을 피복하여 배열 설치된 상부 절연층(76) 및 상기 상부 절연층(76)을 관통하여 설치된 상부 비어(78)가 배열 설치되며, 또한 상기 상부 절연층(76) 위에서 상기 상부 비어(78)에 전기적으로 접속된 와이어 접속부(83, 84),배선(85, 86)이 배열 설치되어 있다.
한편, 상기 기재(72)의 하면(다른 쪽 주면), 즉 외부 접속용 단자 배열 설치면에는 상기 비어(73)에 전기적으로 접속된 하부 배선(88), 상기 하부 배선(88)을 피복하여 배열 설치된 하부 절연층(89) 및 상기 하부 절연층(89)을 관통하여 설치된 하부 비어(91), 또한 상기 하부 절연층(89) 위에서 상기 하부 비어(91)에 전기적으로 접속된 접속 패드(93)가 배열 설치되어 있다. 상기 접속 패드(93)의 주위에는 솔더 레지스트층(96)이 배열 설치되어 있다.
그리고, 고주파용 반도체 소자의 탑재 위치에 대응하여 상기 기재(72), 상부 절연층(76) 및 하부 절연층(89)의 적층 구조체를 관통하는 비어(81)가 배열 설치되어 있다.
본 실시예에서는, 상기 지지 기판(71)의 한쪽 주면(상면)의 거의 중앙부에 고주파용 반도체 소자(110)가 페이스 다운(플립칩) 방식에 의해 탑재·고착되고, 그 외부 접속 전극(120, 121)은 배선(85), 접속 패드(87) 등에 직접 접속된다.
또한, 상기 고주파용 반도체 소자(110) 위에는 접착층(104)을 매개하여 반도체 소자(101)가 탑재·고착되고, 또한 상기 반도체 소자(101) 위에는 접착층(109)을 매개하여 반도체 소자(105)가 탑재·고착되어 있다. 즉, 복수개의 반도체 소자가 적층 상태로 지지 기판(71) 위에 탑재되어 있다.
고주파용 외부 접속 단자(121)의 중심축을 관통 비어(81)의 지름 내 또는 관통 비어(81)의 점유 면적 내에 있도록(위치하도록) 배치하여, 상기 고주파용 외부 접속 단자(121)와 접속 패드(87)를 접속함으로써 고주파 신호의 경로가 단축되어, 고주파용 외부 접속 단자(121)와 외부 접속 단자(98) 사이의 고주파 신호의 전송 손실이 저감된다.
한편, 반도체 소자(101)의 전극 패드(102)는 와이어(103)를 통하여 지지 기판(71) 위의 와이어 접속부(83), 배선(85) 등에 전기적으로 접속되고, 또한 반도체 소자(105)의 전극 패드(106)는 와이어(108)를 통하여 지지 기판(71) 위의 와이어 접속부(84)에 전기적으로 접속되어 있다.
이러한 와이어의 접속을 용이하게 하기 위하여, 와이어 접속부(83) 및 배선(85)은 와이어 접속부(84)보다도 내측에 위치하도록 배열 설치되어 있다.
그리고, 상기 지지 기판(71)의 한쪽 주면에서 상기 반도체 소자(101, 105),고주파용 반도체 소자(110)는 와이어(103, 108) 등과 함께 몰드 수지(122)에 의해 밀봉되어 있다.
이와 같이, 지지 기판(71) 위에 있어서, 고주파용 반도체 소자(110) 위에 반도체 소자(101) 및 반도체 소자(105)를 적층한(스택시킨) 상태로 이들의 반도체 소자를 실장함으로써, 상기 지지 기판(71)의 외형 치수를 작게하는 것이 가능해져, 반도체 장치(160)를 소형화할 수 있다.
또한, 본 실시예에서 고주파용 반도체 소자(110) 대신에 고주파용 반도체 소자(130)를 사용할 수도 있다.
또한, 필요에 따라서 고주파용 반도체 소자(110) 대신에 용량 소자(146)를 구비한 고주파용 반도체 소자(145, 155)를 적용할 수도 있다. 용량 소자(146)를 구비한 고주파용 반도체 소자(145, 155)를 사용함으로써, 예를 들면, 재배선(126)으로 구성되는 인덕터와 상기 용량 소자(146)를 조합시켜 필터를 형성하는 것이 용이해져서, 상기 고주파용 반도체 장치(160)의 고주파 특성을 향상시킬 수 있다.
(제 5 실시예)
다음에, 도 17을 참조하여, 본 발명의 제 5 실시예인 반도체 장치(165)에 대해서 설명한다.
본 실시예에 나타내는 반도체 장치(165)는 상기 제 4 실시예에 나타낸 반도체 장치(160)에서 고주파용 반도체 소자(110)의 고주파 소자(111)를 덮도록 실드 부재가 배열 설치되어 이루어지는 구성인 것을 특징으로 한다.
따라서, 본 실시예의 반도체 장치(165)에서 상기 제 4 실시예의 반도체 장치(160)에서의 구성에 대응하는 부위에는 동일한 부호를 부여하고 있다.
즉, 본 실시예에서의 반도체 장치(165)에서는 페이스 다운(플립칩) 방식에 의해, 그 전극(120, 121)이 배선(85, 86) 및 접속 패드(87) 등과 전기적으로 접속된 고주파 소자(111)가 실드 부재(166)에 의해 피복되고, 상기 실드 부재(166) 위에 반도체 소자(101)가 탑재되어 있다.
이러한 구성에 있어서, 실드 부재(166)는 고주파 소자(111)를 덮도록 배열 설치되고, 지지 기판(71)에 배열 설치된 그라운드(접지) 단자(도시 생략)에 전기적으로 접속되어 있다. 상기 실드 부재(166)의 재료로서는, 상기 제 2 실시예와 마찬가지로, 예를 들면, 알루미늄(Al) 또는 양은(동(Cu)-니켈(Ni)-아연(Zn) 합금)을 사용할 수 있다.
이와 같이, 고주파용 소자(111)를 덮는 실드 부재(166)를 설치함으로써, 반도체 소자(101, 105)와 고주파 소자(111) 사이의 상호 간섭을 저감·방지할 수 있다.
이상, 본 발명의 바람직한 실시예에 대해서 상세히 설명했지만, 본 발명은 이러한 특정의 실시예에 한정되는 것이 아니라, 특허청구범위 내에 기재된 본 발명의 요지의 범위 내에서 다양한 변형·변경이 가능하다.
예를 들면, 상기 본 발명의 실시예에서는 고주파용 반도체 소자의 고주파용 전극에 대응하여 배열 설치되는 비어는 상기 지지 기판의 한쪽 주면으로부터 다른 쪽 주면에 이르는 하나(한개)의 관통 비어의 형태로 되어 있지만, 본 발명 사상은 이것에 한정되는 것은 아니다.
상기 비어를 그 길이 방향, 즉 상기 지지 기판의 두께 방향의 도중에서 분할 하고, 배선층 또는 전극 패드를 통하여 전기적으로 상호 접속하는 구조로 할 수도 있다(도시 생략).
이 때, 상기 비어는 상기 길이 방향과는 거의 수직 방향으로 서로 위치 어긋남이 발생하는 경우가 있지만, 상기 비어가 상호 중첩되는 부분(대향하는 면적)이 클수록 고주파 신호의 전송에 미치는 영향은 적다.
본 발명은 고주파 신호의 전송 손실을 억제하는 동시에, 실장의 고밀도화를 도모할 수 있는 반도체 장치에 적용할 수 있다.
본 발명에 의하면, 고주파 신호의 전송 손실을 억제하는 동시에, 실장의 고밀도화를 도모하는 것이 가능한 반도체 장치를 제공하는 것이 가능하다.
상기 발명에 의하면, 배선 길이의 대략 동일한 한 조의 재배선을 배열 설치함으로써 스큐 타이밍의 조정·최적화를 행할 수 있다.

Claims (8)

  1. 지지 기판과,
    상기 지지 기판의 한쪽 주면(主面)에 실장된 제 1 반도체 소자와,
    상기 지지 기판의 한쪽 주면에 실장된 고주파용 전극을 갖는 제 2 반도체 소자와,
    상기 고주파용 전극에 대응하여 상기 지지 기판에 배열 설치된 관통 비어(via)와,
    상기 관통 비어에 대응하여 상기 지지 기판의 다른 쪽 주면에 배열 설치된 외부 접속 전극을 갖는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 2 반도체 소자는 상기 지지 기판의 한쪽 주면에 페이스 다운(face-down) 형상으로 실장되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 고주파용 전극의 중심축이 상기 관통 비어의 외주의 내측에 위치하도록 배열 설치한 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 1 반도체 소자는 상기 제 2 반도체 소자 위에 적층되어 배열 설치 되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제 2 반도체 소자에는 그라운드 전위로 된 실드 부재(shield member)를 설치한 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제 2 반도체 소자는 재배선(rewiring)을 갖고 있고, 이 재배선을 사용하여 수동 소자를 형성한 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 제 2 반도체 소자는 서로가 평행해지는 부위를 갖는 한 쌍의 재배선을 갖는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제 2 반도체 소자는 배선 길이가 대략 동일한 1세트의 재배선을 갖는 것을 특징으로 하는 반도체 장치.
KR20050045506A 2005-02-18 2005-05-30 반도체 장치 KR100690545B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00042872 2005-02-18
JP2005042872A JP4185499B2 (ja) 2005-02-18 2005-02-18 半導体装置

Publications (2)

Publication Number Publication Date
KR20060092800A true KR20060092800A (ko) 2006-08-23
KR100690545B1 KR100690545B1 (ko) 2007-03-09

Family

ID=36911810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050045506A KR100690545B1 (ko) 2005-02-18 2005-05-30 반도체 장치

Country Status (5)

Country Link
US (4) US20060186524A1 (ko)
JP (1) JP4185499B2 (ko)
KR (1) KR100690545B1 (ko)
CN (1) CN100461403C (ko)
TW (1) TWI300618B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081819A (ko) * 2011-09-14 2014-07-01 인벤사스 코포레이션 낮은 열팽창계수(ｃｔｅ)를 지니는 인터포저
KR20190003293A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619296B2 (en) * 2005-02-03 2009-11-17 Nec Electronics Corporation Circuit board and semiconductor device
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4541253B2 (ja) * 2005-08-23 2010-09-08 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP4876618B2 (ja) * 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
TWI363414B (en) * 2007-01-29 2012-05-01 Touch Micro System Tech Interposer for connecting a plurality of chips and method for manufacturing the same
US8786072B2 (en) 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
US9147644B2 (en) * 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
KR100920778B1 (ko) 2007-09-28 2009-10-08 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US7872483B2 (en) * 2007-12-12 2011-01-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8816487B2 (en) * 2008-03-18 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with package-in-package and method of manufacture thereof
US8058715B1 (en) * 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
US8525335B2 (en) * 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US20110168784A1 (en) * 2010-01-14 2011-07-14 Rfmarq, Inc. Wireless Communication Device for Remote Authenticity Verification of Semiconductor Chips, Multi-Chip Modules and Derivative Products
JP5565000B2 (ja) * 2010-03-04 2014-08-06 カシオ計算機株式会社 半導体装置の製造方法
US8535989B2 (en) * 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
JP5257722B2 (ja) * 2011-10-17 2013-08-07 株式会社村田製作所 高周波モジュール
US20130113118A1 (en) * 2011-11-04 2013-05-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sloped Surface in Patterning Layer to Separate Bumps of Semiconductor Die from Patterning Layer
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101982905B1 (ko) * 2015-08-11 2019-05-27 앰코 테크놀로지 인코포레이티드 반도체 패키지 및 그 제조 방법
JP2015159197A (ja) * 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
US9972593B2 (en) * 2014-11-07 2018-05-15 Mediatek Inc. Semiconductor package
US9368442B1 (en) * 2014-12-28 2016-06-14 Unimicron Technology Corp. Method for manufacturing an interposer, interposer and chip package structure
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
US20160240457A1 (en) * 2015-02-18 2016-08-18 Altera Corporation Integrated circuit packages with dual-sided stacking structure
US9941260B2 (en) * 2015-09-16 2018-04-10 Mediatek Inc. Fan-out package structure having embedded package substrate
EP3154084A3 (en) * 2015-09-16 2017-04-26 MediaTek Inc. Semiconductor package using flip-chip technology
KR102619666B1 (ko) 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
CN106783776A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法
CN106783777A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法
CN106783760A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法
US11387187B2 (en) * 2018-06-28 2022-07-12 Intel Corporation Embedded very high density (VHD) layer
KR102160035B1 (ko) * 2018-11-06 2020-09-25 삼성전자주식회사 반도체 패키지
TWI681527B (zh) * 2019-03-21 2020-01-01 創意電子股份有限公司 線路結構及晶片封裝件
JP7129499B2 (ja) * 2020-01-16 2022-09-01 株式会社フジクラ 基板及びアンテナモジュール
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut
TWI763110B (zh) 2020-11-04 2022-05-01 瑞昱半導體股份有限公司 球柵陣列封裝及其封裝基板

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
JPH06349973A (ja) 1993-06-14 1994-12-22 Sony Corp 樹脂封止型半導体装置
JPH1197582A (ja) 1997-09-23 1999-04-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JP3609935B2 (ja) * 1998-03-10 2005-01-12 シャープ株式会社 高周波半導体装置
US6538538B2 (en) * 1999-02-25 2003-03-25 Formfactor, Inc. High frequency printed circuit board via
EP1098368B1 (en) * 1999-04-16 2011-12-21 Panasonic Corporation Module component and method of manufacturing the same
JP2001044362A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の実装構造および実装方法
JP2001088097A (ja) * 1999-09-16 2001-04-03 Hitachi Ltd ミリ波多層基板モジュール及びその製造方法
JP3680684B2 (ja) * 2000-03-06 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP3709117B2 (ja) 2000-03-29 2005-10-19 京セラ株式会社 薄膜電子部品および基板
EP1304766A4 (en) * 2000-06-30 2009-05-13 Sharp Kk RADIO COMMUNICATION DEVICE WITH INTEGRATED ANTENNA, INTEGRATED TRANSMITTER AND INTEGRATED RECEIVER
GB2365007B (en) * 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
JP3649111B2 (ja) * 2000-10-24 2005-05-18 株式会社村田製作所 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
US6495770B2 (en) * 2000-12-04 2002-12-17 Intel Corporation Electronic assembly providing shunting of electrical current
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
US6759740B2 (en) * 2001-03-30 2004-07-06 Kyocera Corporation Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
JP4917225B2 (ja) * 2001-09-28 2012-04-18 ローム株式会社 半導体装置
US6515369B1 (en) * 2001-10-03 2003-02-04 Megic Corporation High performance system-on-chip using post passivation process
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP3674780B2 (ja) * 2001-11-29 2005-07-20 ユーディナデバイス株式会社 高周波半導体装置
JP4159778B2 (ja) * 2001-12-27 2008-10-01 三菱電機株式会社 Ｉｃパッケージ、光送信器及び光受信器
US7034388B2 (en) * 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
JP4023166B2 (ja) * 2002-01-25 2007-12-19 ソニー株式会社 高周波モジュール用基板及び高周波モジュール
JP3796192B2 (ja) 2002-04-23 2006-07-12 京セラ株式会社 高周波モジュール
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
CN100352317C (zh) * 2002-06-07 2007-11-28 松下电器产业株式会社 电子元件安装板、电子元件模块、制造电子元件安装板的方法及通信设备
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
JP2004111676A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
DE10392309T5 (de) * 2002-10-31 2005-01-05 Advantest Corp. Eine Anschlusseinheit, eine Platine zum Befestigen eines Prüflings, eine Nadelkarte und eine Bauelemente-Schnittstellenpartie
TWI233194B (en) 2002-12-03 2005-05-21 Advanced Semiconductor Eng Semiconductor packaging structure
WO2004051746A1 (ja) * 2002-12-05 2004-06-17 Matsushita Electric Industrial Co., Ltd. 高周波回路および高周波パッケージ
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
TW556961U (en) * 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
DE10300955B4 (de) * 2003-01-13 2005-10-27 Epcos Ag Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
JP4068974B2 (ja) * 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP2004273706A (ja) 2003-03-07 2004-09-30 Sony Corp 電子回路装置
JP3864927B2 (ja) 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
JP2005072454A (ja) 2003-08-27 2005-03-17 Kyocera Corp 配線基板及びその製造方法
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
JP2005101367A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 高周波モジュールおよび通信機器
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
ITFI20030284A1 (it) * 2003-11-05 2005-05-06 Pietro Castellacci Apparecchiatura per la sterilizzazione, in specie antibatterica,dell'acqua in installazioni sanitarie e simili
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP4028474B2 (ja) * 2003-11-20 2007-12-26 ミヨシ電子株式会社 高周波モジュール
JP3973624B2 (ja) * 2003-12-24 2007-09-12 富士通株式会社 高周波デバイス
JP3819901B2 (ja) * 2003-12-25 2006-09-13 松下電器産業株式会社 半導体装置及びそれを用いた電子機器
JP2005217580A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 高周波モジュール
JP2005216999A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 多層配線基板、高周波モジュールおよび携帯端末機器
DE102004005586B3 (de) * 2004-02-04 2005-09-29 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben
JP4377269B2 (ja) * 2004-03-19 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置
EP1729340B1 (en) * 2004-03-26 2017-09-06 Mitsubishi Denki Kabushiki Kaisha High frequency package, transmitting and receiving module and wireless equipment
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
US7306378B2 (en) * 2004-05-06 2007-12-11 Intel Corporation Method and apparatus providing an electrical-optical coupler
JP2005333081A (ja) * 2004-05-21 2005-12-02 Shinko Electric Ind Co Ltd 基板、半導体装置及び基板の製造方法
US7245003B2 (en) * 2004-06-30 2007-07-17 Intel Corporation Stacked package electronic device
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
TWI249796B (en) * 2004-11-08 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device having flip chip package
DE102004060962A1 (de) * 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
JP4423210B2 (ja) * 2005-01-21 2010-03-03 京セラ株式会社 高周波モジュール及びそれを用いた通信機器
US20060245308A1 (en) * 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2006238014A (ja) * 2005-02-24 2006-09-07 Kyocera Corp 弾性表面波素子実装基板及びそれを用いた高周波モジュール、通信機器
JP4509052B2 (ja) * 2005-03-29 2010-07-21 三洋電機株式会社 回路装置
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
CN101263752B (zh) * 2005-09-20 2010-06-09 株式会社村田制作所 内装元器件的组件的制造方法及内装元器件的组件
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
JP2007258776A (ja) * 2006-03-20 2007-10-04 Kyocera Corp 高周波モジュール
KR100784498B1 (ko) * 2006-05-30 2007-12-11 삼성전자주식회사 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지
JP5259059B2 (ja) * 2006-07-04 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US8067814B2 (en) * 2007-06-01 2011-11-29 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US8749040B2 (en) * 2009-09-21 2014-06-10 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8264849B2 (en) * 2010-06-23 2012-09-11 Intel Corporation Mold compounds in improved embedded-die coreless substrates, and processes of forming same
KR101683814B1 (ko) * 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US8482134B1 (en) * 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
CN103632988B (zh) * 2012-08-28 2016-10-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN103681365B (zh) * 2012-08-31 2016-08-10 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081819A (ko) * 2011-09-14 2014-07-01 인벤사스 코포레이션 낮은 열팽창계수(ｃｔｅ)를 지니는 인터포저
KR20190003293A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US10867936B2 (en) 2017-06-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US11527486B2 (en) 2017-06-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference

Also Published As

Publication number Publication date
JP4185499B2 (ja) 2008-11-26
US20080174001A1 (en) 2008-07-24
US20140117562A1 (en) 2014-05-01
TW200631064A (en) 2006-09-01
KR100690545B1 (ko) 2007-03-09
US9076789B2 (en) 2015-07-07
US8344490B2 (en) 2013-01-01
CN1822364A (zh) 2006-08-23
CN100461403C (zh) 2009-02-11
JP2006229072A (ja) 2006-08-31
US20060186524A1 (en) 2006-08-24
US20130082402A1 (en) 2013-04-04
TWI300618B (en) 2008-09-01

Similar Documents

Publication Publication Date Title
KR100690545B1 (ko) 반도체 장치
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6686649B1 (en) Multi-chip semiconductor package with integral shield and antenna
US7868462B2 (en) Semiconductor package including transformer or antenna
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
US7230326B2 (en) Semiconductor device and wire bonding chip size package therefor
US20080099887A1 (en) Multi-ground shielding semiconductor package, method of fabricating the package, and method of preventing noise using multi-ground shielding
US7078794B2 (en) Chip package and process for forming the same
KR20090131255A (ko) 회로 장치 및 회로 장치의 제조 방법
CN110649001A (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
TWI723885B (zh) 半導體封裝
US8237287B2 (en) Semiconductor device
US11316249B2 (en) Semiconductor device package
CN113078139A (zh) 电子封装件及其制法
US20190252325A1 (en) Chip package structure and manufacturing method thereof
US11688678B2 (en) Wiring board and semiconductor device
CN108346650B (zh) 半导体封装结构
US20080099930A1 (en) Semiconductor device
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same
TW200527616A (en) Stacked type semiconductor encapsulation device having protection mask
JP4658914B2 (ja) 半導体装置およびその製造方法
CN112447686A (zh) 微型存储器封装结构以及存储器封装结构
CN117116905A (zh) 半导体装置及其制造方法
JP2004320049A (ja) 半導体装置
KR20020013286A (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 14