CN112447686A - 微型存储器封装结构以及存储器封装结构 - Google Patents
微型存储器封装结构以及存储器封装结构 Download PDFInfo
- Publication number
- CN112447686A CN112447686A CN201911229606.1A CN201911229606A CN112447686A CN 112447686 A CN112447686 A CN 112447686A CN 201911229606 A CN201911229606 A CN 201911229606A CN 112447686 A CN112447686 A CN 112447686A
- Authority
- CN
- China
- Prior art keywords
- chip
- antenna
- memory package
- substrate
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000000084 colloidal system Substances 0.000 claims abstract description 9
- 239000008393 encapsulating agent Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种微型存储器封装结构，其包括线路基板、第一芯片、第二芯片以及封装胶体。线路基板具有第一表面、背向第一表面的第二表面以及位于第二表面上的导电图案。第一芯片配置于第一表面上。第一芯片具有远离第一表面的第一主动面以及位于第一主动面上的重布线路层，且重布线路层电性连接线路基板。第二芯片配置于第一主动面上，并电性连接重布线路层。第二芯片具有面向第一主动面的第二主动面。封装胶体配置于第一表面上，并覆盖第一芯片与所述第二芯片。另提供一种具有天线的存储器封装结构。
Description
技术领域
本发明涉及一种存储器封装结构，尤其涉及一种微型存储器封装结构以及存储器封装结构。
背景技术
随着电子产业的蓬勃发展，电子产品亦朝着轻、薄、短、小、高积集度、多功能化方向发展。一般而言，封装形式通常是用打线式(Wire Bonding)封装，然而，此种封装结构由于需使用较多打线(如金线)，因此会需要预保留较大的打线空间且也会增加许多材料成本。因此，如何缩减整体尺寸且减少制作成本，将成为重要的一门课题。
发明内容
本发明提供一种微型存储器封装结构，其可以缩减整体尺寸且减少制作成本。
本发明提供一种存储器封装结构，其整合有天线。
本发明的微型存储器封装结构包括线路基板、第一芯片、第二芯片以及封装胶体。线路基板具有第一表面、背向第一表面的第二表面以及位于第二表面上的导电图案。第一芯片配置于第一表面上。第一芯片具有远离第一表面的第一主动面以及位于第一主动面上的重布线路层，且重布线路层电性连接线路基板。第二芯片配置于第一主动面上，并电性连接重布线路层。第二芯片具有面向第一主动面的第二主动面。封装胶体配置于第一表面上，并覆盖第一芯片与所述第二芯片。
本发明的存储器封装结构包括线路基板、第一芯片、第二芯片、天线以及封装胶体。线路基板具有第一表面、背向第一表面的第二表面以及位于第二表面上的导电图案。第一芯片配置于第一表面上。第一芯片具有远离第一表面的第一主动面以及位于第一主动面上的重布线路层，且重布线路层电性连接线路基板。第二芯片配置于第一主动面上，并电性连接重布线路层。第二芯片具有面向第一主动面的第二主动面。天线配置于线路基板，且天线位于第一芯片的一侧。封装胶体配置于第一表面上，并覆盖第一芯片与所述第二芯片。
基于上述，本发明的微型存储器封装结构由于第二芯片是以第二主动面面向第一主动面的方式接合于第一芯片上，因此，可以降低预保留的打线空间进而缩减整体尺寸，且可以减少打线材料上的制作成本。
本发明的存储器封装结构整合有天线，且由于第二芯片是以第二主动面面向第一主动面的方式接合于第一芯片上，天线配置于线路基板并位于第一芯片的一侧，因此，可以降低预保留的打线空间增加天线周围的净空区域，进而可以提升天线的感应灵敏度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A是本发明一实施例的微型存储器封装结构的俯视示意图；
图1B是图1A沿剖线A-A’的剖面示意图；
图2是本发明另一实施例的存储器封装结构的剖面示意图；
图3是本发明又一实施例的存储器封装结构的剖面示意图；
图4是图2、图3中的天线的俯视示意图；
图5A是本发明再一实施例的存储器封装结构的剖面示意图；
图5B是图5A中的天线的俯视示意图。
附图标记说明
100a：微型存储器封装结构
100b、100c、100d：存储器封装结构
110：线路基板
110a：第一表面
110b：第二表面
1161、1162、1163：图案化线路层
118：导电图案
120：第一芯片
120a、130a：主动面
122：重布线路层
130：第二芯片
132：导电部
140：导线
150：被动元件
160：封装胶体
1701、1702、1703：天线
1704：天线基板
1705：天线图案
R：绝缘区
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
图1A是本发明一实施例的存储器封装结构的俯视示意图。图1B是图1A沿剖线A-A’的剖面示意图。在本实施例中，微型存储器封装结构100a的尺寸可以是符合微安全数字存储卡(Micro Secure Digital,Micro SD)的尺寸。
请同时参考图1A与图1B，在本实施例中，微型存储器封装结构100a包括线路基板110、第一芯片120、第二芯片130以及封装胶体160。线路基板110可以包括多个介电层和内线路层(未附图)。
介电层可以由氧化硅、氮化硅、碳化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等的非有机或有机介电材料所制成。内线路层可以由铜、铝、镍或其他适宜的导电材料所制成。应说明的是，图1B示出的基板内具有至少一层以上介电层(未附图)，线路基板110中的层数可以视产品需求决定。
在本实施例中，线路基板110具有第一表面110a、背向第一表面110a的第二表面110b、位于第一表面110a上的图案化线路层1161以及位于第二表面110b上的导电图案118。图案化线路层1161可以是局部覆盖线路基板110的第一表面110a，以用于后续第一芯片120与线路基板110的电性连接。导电图案118可以是凸设于第二表面110b上。导电图案118例如是导电垫、接点或称为金手指。
在本实施例中，第一芯片120配置于第一表面110a上。第一芯片120具有远离第一表面110a的第一主动面120a以及位于第一主动面120a上的重布线路层122，且重布线路层122电性连接线路基板110。在一实施例中，重布线路层122可以是仅位于第一主动面120a上。第一芯片120例如是存储器芯片。举例而言，存储器芯片可以是快闪存储器(NANDFlash)。
在本实施例中，第二芯片130配置于第一主动面120a上，并电性连接重布线路层122，其中第二芯片130具有面向第一主动面120a的第二主动面130a。第二芯片130可以是采用覆晶(flip-chip)的方式电性连接至重布线路层122，以使第二芯片130电性连接第一芯片120，如图1B所示。
举例而言，第二芯片130还可以具有位于第二主动面130a上的多个导电部132，且多个导电部132接合于重布线路层122。进一步而言，可以于重布线路层122上配置第二芯片130的导电部132，这样，可以实现第二芯片130与重布线路层122之间的电性连接。
在本实施例中，由于第二芯片130是以第二主动面130a面向第一主动面120a的方式接合于第一芯片120上，因此，可以缩减整体尺寸且减少制作成本。进一步而言，通过上述方式可以降低预保留的打线空间进而缩减整体尺寸，且可以减少打线材料上的制作成本。此外，重布线路层122可以被用于电路讯号的重新分布。因此，第二芯片130以第二主动面130a面向第一主动面120a且通过重布线路层122电性连接至第一芯片120可以缩短讯号传导路径，增加存取速度。
导电部132可以是导电球、导电凸块(conductive bump)或导电柱(conductivepillar)。在一实施例中，导电球、导电凸块或导电柱的材料可以包括铜、锡、金、镍、焊料或上述的组合，但本发明不限于此。第二芯片130例如是控制芯片。
在一实施例中，第一芯片120在线路基板110上的正投影可以重叠于第二芯片130在线路基板110上的正投影。举例而言，第二芯片130在线路基板110上的正投影范围可以位于第一芯片120在线路基板110上的正投影范围内。进一步而言，第二芯片130的尺寸可以小于第一芯片120的尺寸。
在一实施例中，微型存储器封装结构100a还可以包括至少一导线140。重布线路层122可采用打线接合(wire bonding)的方式电性连接线路基板110。进一步而言，重布线路层122可以通过导线140电性连接至线路基板110上的图案化线路层1161，但本发明不限于此，上述导线140的连接方式可视实际制程需求而调整。
在一实施例中，微型存储器封装结构100a还可以包括至少一被动元件150。被动元件150配置于线路基板110的第一表面110a上并电性连接线路基板110。被动元件150可以是位于部分图案化线路层1161上。在一实施例中，被动元件150在线路基板110上的正投影位于导电图案118在线路基板110上的正投影与第一芯片120在线路基板110上的正投影之间。被动元件150与导电图案118可以是位于第一芯片120的同一侧。相较于被动元件150，导电图案118可以较远离第一芯片120。
在本实施例中，封装胶体160配置于第一表面110a上，并覆盖第一芯片120与第二芯片130。详细而言，封装胶体160覆盖第一芯片120的侧面与覆盖第二芯片130的侧面。更进一步而言，封装胶体160还可以覆盖线路基板110的第一表面110a上的导线140与被动元件150。封装胶体160的材料例如是环氧模压树脂(Epoxy Molding Compound,EMC)。
在此必须说明的是，以下实施例沿用上述实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明，关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是本发明另一实施例的存储器封装结构的剖面示意图。请参考图2，本实施例的存储器封装结构100b类似于上述实施例的微型存储器封装结构100a，而其差别在于：存储器封装结构100b不限制为微型存储器封装结构，且本实施例的存储器封装结构100b包括天线1701。天线1701配置于线路基板110，且天线1701位于第一芯片120的一侧。进一步而言，天线1701可以是埋设于线路基板110内。在本实施例中，天线1701可以属于内线路层的一部分，这样，可以将天线1701整合至内线路层中进一步降低制造成本。
在本实施例中，由于第二芯片130是以第二主动面130a面向第一主动面120a的方式接合于第一芯片120上，且天线1701配置于线路基板并位于第一芯片120的一侧，因此，可以降低预保留的打线空间增加天线1701周围的净空区域，进而可以提升天线1701的感应灵敏度。
举例而言，天线1701例如是可应用于近场通讯(Near Field Communication,NFC)的无线射频识别(Radio frequency identification,RFID)天线。当上述存储器封装结构100b应用于近场通讯时，通过上述配置方式可以增加天线1701周围净空区域的面积，进而可以增加天线1701的感应距离，提升天线1701的感应灵敏度。
在此，净空区域是指无导电物质存在的区域，用以防止外在环境中电子元件对所述天线1701产生电磁干扰。举例而言，线路基板110可以具有位于第一表面110a与第二表面110b之间的绝缘区R，且绝缘区R位于天线1701的正上方。换句话说，绝缘区R位于第一表面110a与天线1701之间。因此，绝缘区R可以是天线1701周围的净空区域的一部分。
在一实施例中，被动元件150可以是位于第一芯片120与天线1701之间。被动元件150、天线1701与导电图案118可以是位于第一芯片120的同一侧。相较于被动元件150，天线1701与导电图案118可以较远离第一芯片120，且天线1701在线路基板110上的正投影重叠于导电图案118在线路基板110上的正投影。在一实施例中，天线1701在线路基板110上的正投影面积小于导电图案118在线路基板110上的正投影面积，但本发明不限于此。
图3是本发明又一实施例的存储器封装结构的剖面示意图。请参考图3，本实施例的存储器封装结构100c类似于上述实施例的存储器封装结构100b，而其差别在于：本实施例的存储器封装结构100c的天线1702配置于线路基板110的第一表面110b上。天线1702电性连接图案化线路层1162。在一实施例中，天线1702可以是属于图案化线路层1162的一部分，且封装胶体160可以覆盖天线1702。
图4是图2、图3中的天线的俯视示意图。请参考图4，图2的天线1701与图3的天线1702可以是螺旋天线。螺旋天线可以是近场天线及远场天线，此天线设计的绕组方式及图形呈现可依实际设计阻抗匹配需求调整天线的面积及外观设计方式。
图5A是本发明再一实施例的存储器封装结构的剖面示意图。图5B是图5A中的天线的俯视示意图。请同时参考图5A与图5B，本实施例的存储器封装结构100d类似于上述实施例的存储器封装结构100c，而其差别在于：本实施例的存储器封装结构100d的天线1703包括天线基板1704与配置于天线基板1704上的天线图案1705，且天线1703可以是阵列天线，如图5B所示。进一步而言。天线基板1704配置于线路基板110的第一表面110a上，且天线基板1704电性连接线路基板110。天线基板1704可以是位于图案化线路层1163上，以通过图案化线路层1163电性连接线路基板110。在一实施例中，天线1703可以是以表面安装技术(surface-mount technology,SMT)的方式结合于线路基板110上，但本发明不限于此。
综上所述，本发明的微型存储器封装结构由于第二芯片是以第二主动面面向第一主动面的方式接合于第一芯片上，因此，可以降低预保留的打线空间进而缩减整体尺寸，且可以减少打线材料上的制作成本。再者，第二芯片以第二主动面面向第一主动面且通过重布线路层电性连接至第一芯片可以缩短讯号传导路径，增加存取速度。
本发明的存储器封装结构整合有天线，且由于第二芯片是以第二主动面面向第一主动面的方式接合于第一芯片上，天线配置于线路基板并位于第一芯片的一侧，因此，可以降低预保留的打线空间增加天线周围的净空区域，进而可以提升天线的感应灵敏度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (24)
1.一种微型存储器封装结构，包括：
线路基板，具有第一表面、背向所述第一表面的第二表面以及位于所述第二表面上的导电图案；
第一芯片，配置于所述第一表面上，其中所述第一芯片具有远离所述第一表面的第一主动面以及位于所述第一主动面上的重布线路层，且所述重布线路层电性连接所述线路基板；
第二芯片，配置于所述第一主动面上，并电性连接所述重布线路层，其中所述第二芯片具有面向所述第一主动面的第二主动面；以及
封装胶体，配置于所述第一表面上，并覆盖所述第一芯片与所述第二芯片。
2.根据权利要求1所述的微型存储器封装结构，其中所述第一芯片在所述线路基板上的正投影重叠于所述第二芯片在所述线路基板上的正投影。
3.根据权利要求1所述的微型存储器封装结构，其中所述第二芯片在所述线路基板上的正投影范围位于所述第一芯片在所述线路基板上的正投影范围内。
4.根据权利要求1所述的微型存储器封装结构，其中所述第二芯片还具有位于所述第二主动面上的多个导电部，且所述多个导电部接合于所述重布线路层。
5.根据权利要求1所述的微型存储器封装结构，还包括：
至少一导线，所述重布线路层通过所述导线电性连接所述线路基板。
6.根据权利要求5所述的微型存储器封装结构，其中所述线路基板还具有位于所述第一表面上的图案化线路层，且所述重布线路层通过所述导线电性连接所述图案化线路层。
7.根据权利要求1所述的微型存储器封装结构，还包括：
至少一被动元件，配置于所述线路基板的所述第一表面上并电性连接所述线路基板。
8.根据权利要求7所述的微型存储器封装结构，其中所述被动元件在所述线路基板上的正投影位于所述导电图案在所述线路基板上的正投影与所述第一芯片在所述线路基板上的正投影之间。
9.根据权利要求1所述的微型存储器封装结构，其中所述第一芯片为存储器芯片且所述第二芯片为控制芯片。
10.一种存储器封装结构，包括：
线路基板，具有第一表面、背向所述第一表面的第二表面以及位于所述第二表面上的导电图案；
第一芯片，配置于所述第一表面上，其中所述第一芯片具有远离所述第一表面的第一主动面以及位于所述第一主动面上的重布线路层，且所述重布线路层电性连接所述线路基板；
第二芯片，配置于所述第一主动面上，并电性连接所述重布线路层，其中所述第二芯片具有面向所述第一主动面的第二主动面；
天线，配置于所述线路基板，且所述天线位于所述第一芯片的一侧；以及
封装胶体，配置于所述第一表面上，并覆盖所述第一芯片与所述第二芯片。
11.根据权利要求10所述的存储器封装结构，其中所述天线埋设于所述线路基板内。
12.根据权利要求11所述的存储器封装结构，其中所述线路基板还具有位于所述第一表面与所述第二表面之间的绝缘区，且所述绝缘区位于所述天线的正上方，所述绝缘区位于所述第一表面与所述天线之间。
13.根据权利要求10所述的存储器封装结构，其中所述天线配置于所述线路基板的所述第一表面上。
14.根据权利要求13所述的存储器封装结构，其中所述线路基板还具有位于所述第一表面上的图案化线路层，且所述天线属于所述图案化线路层的一部分。
15.根据权利要求13所述的存储器封装结构，其中所述线路基板还具有位于所述第一表面上的图案化线路层，且所述天线电性连接所述图案化线路层。
16.根据权利要求13所述的存储器封装结构，其中所述封装胶体覆盖所述天线。
17.根据权利要求13所述的存储器封装结构，其中所述天线包括天线基板与配置于所述天线基板上的天线图案，其中所述天线基板配置于所述线路基板的所述第一表面上，且所述天线基板电性连接所述线路基板。
18.根据权利要求10所述的存储器封装结构，还包括：
至少一被动元件，配置于所述线路基板的所述第一表面上且位于所述第一芯片与所述天线之间。
19.根据权利要求10所述的存储器封装结构，其中所述第一芯片在所述线路基板上的正投影重叠于所述第二芯片在所述线路基板上的正投影。
20.根据权利要求10所述的存储器封装结构，其中所述第二芯片在所述线路基板上的正投影范围位于所述第一芯片在所述线路基板上的正投影范围内。
21.根据权利要求10所述的存储器封装结构，其中所述第二芯片还具有位于所述第二主动面上的多个导电部，且所述多个导电部接合于所述重布线路层。
22.根据权利要求10所述的存储器封装结构，还包括：
至少一导线，所述重布线路层通过所述导线电性连接所述线路基板。
23.根据权利要求22所述的存储器封装结构，其中所述线路基板还具有位于所述第一表面上的图案化线路层，且所述重布线路层通过所述导线电性连接所述图案化线路层。
24.根据权利要求10所述的存储器封装结构，其中所述第一芯片为存储器芯片且所述第二芯片为控制芯片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108131340 | 2019-08-30 | ||
| TW108131340A TWI739150B (zh) | 2019-08-30 | 2019-08-30 | 微型記憶體封裝結構以及記憶體封裝結構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112447686A true CN112447686A (zh) | 2021-03-05 |
Family
ID=74733120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911229606.1A Pending CN112447686A (zh) | 2019-08-30 | 2019-12-04 | 微型存储器封装结构以及存储器封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112447686A (zh) |
| TW (1) | TWI739150B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315920A (zh) * | 2007-05-30 | 2008-12-03 | 南茂科技股份有限公司 | 芯片堆栈封装结构及其制造方法 |
| CN104733463A (zh) * | 2013-12-18 | 2015-06-24 | 瑞萨电子株式会社 | 半导体器件 |
| CN107068659A (zh) * | 2017-04-19 | 2017-08-18 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型芯片集成天线封装结构及方法 |
| US20190097304A1 (en) * | 2017-09-28 | 2019-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure, electronic device and method of fabricating package structure |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI450368B (zh) * | 2010-09-14 | 2014-08-21 | Aptos Technology Inc | 記憶卡封裝結構及其製造方法 |
| US10083923B2 (en) * | 2015-09-21 | 2018-09-25 | Intel Corporation | Platform with thermally stable wireless interconnects |
| US20190103365A1 (en) * | 2017-09-29 | 2019-04-04 | Nxp Usa, Inc. | Selectively shielded semiconductor package |
-
2019
- 2019-08-30 TW TW108131340A patent/TWI739150B/zh active
- 2019-12-04 CN CN201911229606.1A patent/CN112447686A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315920A (zh) * | 2007-05-30 | 2008-12-03 | 南茂科技股份有限公司 | 芯片堆栈封装结构及其制造方法 |
| CN104733463A (zh) * | 2013-12-18 | 2015-06-24 | 瑞萨电子株式会社 | 半导体器件 |
| CN107068659A (zh) * | 2017-04-19 | 2017-08-18 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型芯片集成天线封装结构及方法 |
| US20190097304A1 (en) * | 2017-09-28 | 2019-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure, electronic device and method of fabricating package structure |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI739150B (zh) | 2021-09-11 |
| TW202109780A (zh) | 2021-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10340235B2 (en) | Semiconductor package with three-dimensional antenna | |
| KR100690545B1 (ko) | 반도체 장치 | |
| US7630209B2 (en) | Universal PCB and smart card using the same | |
| US20070194427A1 (en) | Semiconductor package including transformer or antenna | |
| US20070176281A1 (en) | Semiconductor package | |
| US9508657B2 (en) | Semiconductor package | |
| CN107240761B (zh) | 电子封装件 | |
| US11309224B2 (en) | Folded substrate for stacked integrated circuit devices | |
| US20240186293A1 (en) | Semiconductor package having chip stack | |
| US20160225728A1 (en) | Method of manufacturing semiconductor package | |
| US20200294922A1 (en) | Semiconductor Device | |
| US8424771B2 (en) | RFID tag | |
| CN110021563B (zh) | 电子封装件 | |
| US7352056B2 (en) | Semiconductor package structure with microstrip antennan | |
| CN112447686A (zh) | 微型存储器封装结构以及存储器封装结构 | |
| CN110581121A (zh) | 半导体封装 | |
| KR102345061B1 (ko) | 반도체 패키지 | |
| CN112447690B (zh) | 天线置顶的半导体封装结构 | |
| KR20240148688A (ko) | 스택 패키지 | |
| US9105462B2 (en) | Semiconductor apparatus | |
| KR101280309B1 (ko) | 반도체 패키지 제조방법 및 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |