JP3664443B2 - 高周波回路および高周波パッケージ - Google Patents
高周波回路および高周波パッケージ Download PDFInfo
- Publication number
- JP3664443B2 JP3664443B2 JP2004570729A JP2004570729A JP3664443B2 JP 3664443 B2 JP3664443 B2 JP 3664443B2 JP 2004570729 A JP2004570729 A JP 2004570729A JP 2004570729 A JP2004570729 A JP 2004570729A JP 3664443 B2 JP3664443 B2 JP 3664443B2
- Authority
- JP
- Japan
- Prior art keywords
- conductors
- frequency
- dielectric substrate
- mounting
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims abstract description 616
- 239000000758 substrate Substances 0.000 claims abstract description 205
- 238000013461 design Methods 0.000 claims description 54
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 230000001902 propagating effect Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 44
- 230000000052 comparative effect Effects 0.000 description 40
- 230000005855 radiation Effects 0.000 description 36
- 238000010586 diagram Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 25
- 230000006698 induction Effects 0.000 description 21
- 230000008569 process Effects 0.000 description 20
- 238000005259 measurement Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000008054 signal transmission Effects 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
【技術分野】
【０００１】
本発明は、マイクロ波及びミリ波帯等の高周波を無線周波数とする高周波用モジュールに適用される高周波回路に関し、より特定的には、高周波信号の放射損失を低減するのに適した高周波回路に関する。
【背景技術】
【０００２】
近年、無線機器の利用者の急激な増加に伴って、新たな周波数資源であるミリ波帯の利用が急務となりつつある。また、ミリ波帯における波長の短さを利用して、自動車用衝突防止レーダ等の測距機器へ、ミリ波帯を応用する検討も進められている。ミリ波帯機器を実用化するためには、一般に、低価格かつ小型の高周波回路部の量産が課題となる。
【０００３】
低価格かつ小型の高周波回路部を量産するために、様々な高周波パッケージが提案されている。例えば、誘電体基板内部を貫通するスルーホール導体等を用いて、信号線路をパッケージの下面に引き出して接続端子を形成し、半田リフローによって外部回路基板上の線路に表面実装することができる高周波パッケージが提案されている。
【０００４】
図９Ａは、従来の高周波パッケージが外部回路基板に表面実装されたときの構成概略を示す断面図である。図９Ｂは、誘電体基板１０１の上面に形成される導体の配線パターンを示す図である。図９Ｃは、誘電体基板１０１の下面に形成される導体の配線パターンを示す図である。
【０００５】
図９Ａにおいて、高周波パッケージは、高周波素子１１０と、誘電体基板１０１と、蓋１０９とを備える。高周波パッケージは、外部回路基板１１３の上に表面実装される。図９Ｂに示すように、誘電体基板１０１の上面には、接地導体層１０４と、二つの信号導体配線１０２ａと、接地導体領域１０４ｂとが形成されている。図９Ｃに示すように、誘電体基板１０１の下面には、二つの信号導体配線１０２ｂと、信号導体配線１０２ｂとの間に任意の間隙が設けられるように形成された二つの接地導体配線１０３と、接地導体領域１０４ｃとが形成されている。信号導体配線１０２ａと、接地導体層１０４と、接地導体領域１０４ｃとからグラウンド付コプレーナ線路構造が形成され、また、信号導体配線１０２ｂと、接地導体配線１０３と、接地導体層１０４とからグラウンド付コプレーナ線路構造が形成されている。なお、導体配線は、ストリップとも呼ばれる。
【０００６】
信号導体配線１０２ａの一端は、ワイヤ１１１によって、高周波素子１１０と接続される。なお、ワイヤ１１１は、リボン等であってもよい。また、高周波素子１１０は、表面を下向きにして、導体バンプを介して実装されてもよい。すなわち、高周波素子１１０は、フリップチップ実装等のワイヤレスボンディングによって実装されてもよい。信号導体配線１０２ａの他端は、誘電体基板１０１を貫通して形成された接続用貫通導体１１２によって、信号導体配線１０２ｂの一端と接続される。高周波素子１１０からの高周波信号または高周波素子１１０への高周波信号は、ワイヤ１１１、信号導体配線１０２ａ、接続用貫通導体１１２、および信号導体配線１０２ｂを介して、接地されることなく伝送する。なお、貫通導体は、スルービアとも呼ばれる。
【０００７】
接地導体領域１０４ｂは、誘電体基板１０１の上面において、高周波素子１１０の直下に位置するように形成されている。接地導体領域１０４ｂは、接地導体層１０４と電気的に接続されている。接地導体領域１０４ｂは、誘電体基板１０１を貫通する複数の接続用貫通導体１０４ｄによって、誘電体基板１０１の下面に形成された接地導体領域１０４ｃに接続される。接地導体領域１０４ｃは、接地導体配線１０３と電気的に接続されている。これにより、接地導体領域１０４ｄには、高周波接地が供給される。接地導体配線１０３と接地導体層１０４との間には、任意の数の接続用貫通導体１１６ｚが形成されている。各接続用貫通導体１１６ｚは、接地導体配線１０３と接地導体層１０４とを電気的に接続し、高周波接地を強化する。
【０００８】
図１０Ａは、外部回路基板１１３の上面に形成される導体の配線パターンの一例を示す図である。図１０Ｂは、外部回路基板１１３の下面に形成される導体の配線パターンの一例を示す図である。
【０００９】
外部回路基板１１３は、高周波パッケージを表面実装するための基板である。図１０Ａに示すように、外部回路基板１１３の上面には、二つの信号導体配線１１４と、二つの接地導体配線１１６と、接地導体領域１１６ｂとが形成されている。信号導体配線１１４と接地導体配線１１６との間には、間隙が設けられている。図９Ｂに示すように、外部回路基板１１３の下面には、接地導体層１１５が形成されている。
【００１０】
信号導体配線１１４は、半田１１７によって、信号導体配線１０２ｂと電気的に接続される。接地導体配線１１６は、半田１１７によって、接地導体配線１０３と電気的に接続される。
【００１１】
接地導体領域１１６ｂは、高周波素子１１０の真下方向に形成されている。接地導体領域１１６ｂは、半田１１７によって、接地導体領域１０４ｃと電気的に接続される。接地導体領域１１６ｂは、外部回路基板１１３を貫通する接続用貫通導体１１６ｄによって、接地導体層１１５と接続される。これにより、接地導体領域１１６ｂには、高周波接地が供給される。接地導体配線１１６と接地導体層１１５との間には、任意の数の接続用貫通導体１１６ｙが形成されている。各接続用貫通導体１１６ｙは、接地導体配線１１６と接地導体層１１５とを電気的に接続し、高周波接地を強化する。
【００１２】
外部回路基板１１３は、上記のような線路構成を有するので、グラウンド付コプレーナ線路として機能し、高周波素子１１０からの高周波信号または高周波素子１１０への高周波信号を接地することなく伝送することができる。なお、接地導体層１１５は、外部回路基板１１３の内部に形成されていてもよい。また、接地導体配線１１６を設けなければ、外部回路基板１１３は、マイクロストリップ線路として機能する。
【００１３】
上記ような構造によって、高周波素子１１０は、誘電体基板１０１上に機械的かつ電気的に接続されるので、小型の高周波パッケージが提供される。さらに、高周波パッケージの下面から信号導体配線が引き出されているので、高周波パッケージを外部回路基板に表面実装するのが容易となる。したがって、上記のような高周波パッケージを用いることによって、低価格でかつ小型であり、量産性に優れた高周波回路部が提供されることとなる。
【００１４】
しかし、上記のような構造の高周波パッケージをミリ波帯のような高周波信号を伝送する用途に用いる場合、さまざまな箇所で損失が発生する可能性がある。したがって、高周波信号の伝送損失ができるだけ低減されるように、高周波パッケージを設計しなければならない。
【００１５】
図１１は、図９Ｂ，Ｃに示す誘電体基板１０１のＡＢ線における断面構造を示す図である。図１１に示すように、接続用貫通導体１１６ｚは、信号導体配線１０２ｂを中心に対向するように設けられている。接地導体配線１０３と、接地導体層１０４と、複数の接続用貫通導体１１６ｚと、信号導体配線１０２ｂとによって、グラウンド付コプレーナ線路のような伝送線路が形成される。
【００１６】
図１１に示すようなグラウンド付コプレーナ線路のような伝送線路を用いる場合、接地導体配線１０３と、接地導体層１０４と、両者を接続する複数の接続用貫通導体１１６ｚとによって、信号導体配線１０２ｂを囲む導波管が形成される。このように導波管が形成される場合、伝送すべき高周波信号の周波数において、導波管伝送モード（以下、単に、導波管モードという）が伝送できないように設計しておかないと、伝送すべき高周波信号の各周波数において、基本伝送モード（以下、単に、伝送モードという）が導波管モードへと変換されてしまい、伝送損失が発生してしまうこととなる。
【００１７】
導波管モードを抑圧するために、対向する一対の接続用貫通導体１１６ｚの対向間隔Ｗを、誘電体基板１０１内における設計周波数の実効波長の二分の一に設定すればよいことが知られている。また、誘電率εの誘電体基板１０１における電磁波の実効波長は、自由空間における電磁波の波長を、εの２分の１乗で定義される値によって割ることによって導出される。
【００１８】
非特許文献１には、導波管モードの抑制を考慮した設計例が示されている。非特許文献１に示されている設計例では、誘電率が７．５の誘電体基板が用いられており、信号導体配線を挟んだ一対の接続用貫通導体の間隔が最も狭いところで０．５ｍｍとなるようにしている。非特許文献１の図６で紹介されているように、非特許文献１の設計例を用いた場合、１００ＧＨｚから１２０ＧＨｚの辺りで通過損失特性の劣化が生じる。接続用貫通導体間の最短対向間隔０．５ｍｍは、１０２ＧＨｚ程度の周波数において、実効波長の二分の一に相当する。非特許文献１では、この特性劣化は、寄生導波管モードによって増加した損失に起因するものであると説明されている。逆に、非特許文献１に例示されている対向間隔を用いれば、９０ＧＨｚ程度までの周波数帯においては、通過損失特性が劣化しないことが分かる。つまり、非特許文献１の記載から、接続用貫通導体の対向間隔Ｗが、設計周波数の実効波長の二分の一に設定されていれば、導波管モードが抑制されることが理解できる。
【００１９】
また、信号導体配線と外部回路基板との接続箇所における放射損失も問題となる。なぜなら、このような接続箇所では、接続端子側の接地導体層と外部回路基板側の接地導体層との重なりによって、基本モードで伝送してきた高周波信号が高次モードである平行平板モードへ誘起されることによって、放射損失が発生するからである。
【００２０】
特許文献１には、上記放射損失の低減方法の一例が示されている。特許文献１では、接続端子側の接地導体層の一部から、信号導体配線と対向している領域の導体部を除去することによって放射損失を低減する方法が提案されている。このように構成することによって、接続端子側における接地導体層と外部回路基板側における接地導体層との重なりが小さくなり、並行平板モードが発生しにくくなる。したがって、接続箇所における放射損失を低減する高周波パッケージが提供されることとなる。
【００２１】
また、接続個所における放射損失を低減する方法の一例が、非特許文献１にも示されている。非特許文献１では、接続端子側の接地導体層と外部回路基板側の接地導体層との重なりによって誘起される平行平板モードについて詳細に検討されている。非特許文献１では、接続端子側の接地導体層の最も基板端側の接続境界面において、超高周波に対しても短絡端となるように、接続境界面に半円柱状の端面貫通用接続導体を形成する構成が示されている。端面貫通用接続導体を形成することによって、平行平板モードの誘起が抑制され、放射損失の低減が図られることとなる。
【特許文献１】
特許第３０４６２８７号公報
【非特許文献１】
伊東 正治、外３名、“ミリ波セラミックパッケージ開発における電磁界シミュレータを用いた構造解析とその適用”、社団法人 電子情報通信学会 信学技報 ＥＤ２０００−１５４ ＭＷ２０００−１０７（２０００−０９）、ｐ．５５−６０
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかし、上記従来技術を用いても、伝送損失を完全に除去することは困難である。さらに、上記従来技術には、実用上好ましくない別の問題が存在する。
【００２３】
例えば、特許文献１に示されている高周波パッケージには、モジュールサイズが大きくなるという問題がある。小型化は、現代の高周波デバイスに要求される必須の仕様であり、特許文献１に示されている高周波パッケージは、小型化といった仕様を満足することができない。特許文献１に示されている高周波パッケージでは、誘電体基板の最も端面部近くに形成されている接地導体層の一部を除去している。このように接地導体層の一部が除去されているため、高周波伝送特性への影響を考慮すると、除去された部分の上部に、金属やセラミック、樹脂等の材質によって形成される蓋を配置するのは好ましくない。たとえば、誘電体基板として樹脂基板を用い、基板の端部から最低１００ミクロン以上離れた位置を配線可能領域とし、かつ、接続用貫通導体のランド径を６００ミクロンとするような配線プロセスルールに即して、接続用貫通導体間における接地導体層を除去する場合、基板端に存在するの接続用貫通導体一つあたり、７００ミクロン以上の領域が必要となる。この７００ミクロン以上の領域の上部に蓋が配置できないとすると、搭載するＭＭＩＣのサイズが１ミリ角程度に過ぎないことを考慮すれば、高周波パッケージ自体が大きくなる。したがって、特許文献１の方法を全面的に採用することはできない。
【００２４】
また、非特許文献１に示されている高周波パッケージには、信頼性、再現性の観点から好ましくない問題がある。すなわち、樹脂基板や高温で焼成するセラミック基板等を用いて高周波回路を製造する場合において、基板端面に内部が露出するよう接続用貫通導体を形成することは、信頼性、再現性の観点から好ましくない。
【００２５】
それゆえ、本発明の目的は、誘電体基板に対して信号導体配線と接地導体配線とを具備する高周波伝送線路が設けられた配線基板を外部回路基板と接続するときに、接続部における高周波信号の伝送損失を低減する接続端子構造を有する高周波回路を、省容量な形状で提供し、かつ特殊なプロセスを用いずに提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明者は、上記課題を解決するために、検討を重ねた結果、伝送損失を低減するためには、高周波伝送線路の最も端部に近い一対の接続用貫通導体の対向間隔が、従来よりも狭い間隔となるように設定することが有効であることを発見し、本発明に至った。
【００２７】
本発明の第１の局面は、誘電体基板の表面に形成されている高周波回路であって、誘電体基板の第１の面に形成されており、信号を伝搬するための信号導体配線と、信号導体配線を挟みかつ信号導体配線の両側に間隙が設けられるように、第１の面に形成された一対の接地導体配線と、第１の面と対向する誘電体基板の第２の面に形成された接地導体層と、一対の接地導体配線と接地導体層とを接続し、かつ信号導体配線を挟んで対向するように誘電体基板内に形成された複数の接続用貫通導体とを備え、複数の接続用貫通導体の内、信号導体配線の終端部分に最も近い位置で対向している第１および第２の接続用貫通導体は、その他の対向している一対の接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする。
【００２８】
従来技術例では、接続用貫通導体の対向間隔を設計周波数の実効波長の二分の一の長さとし、対向する接続用貫通導体を一定周期で配置することによって、導波管モード誘起を周期的に抑制していた。しかし、このような従来技術例においては、グラウンド付コプレーナ線路構造の終端箇所では、その周期性が破綻することとなり、対向する接続用貫通導体による導波管モード抑制の効果が低下し、導波管モード誘起による伝送損失増加という問題が発生する。すなわち、終端箇所に形成された一対の接続用貫通導体の中心間を結ぶ線分よりも基板端側にあたる領域では、導波管の側壁部を構成する接続用貫通導体間の距離が徐々に広がるため、導波管モードに対する遮断周波数も徐々に低下してしまい、伝送損失増加という問題が発生する。
【００２９】
上記本発明の第１の局面によれば、グラウンド付コプレーナ線路の終端箇所における一対の接続用貫通導体の対向間隔は、伝送周波数における導波管モード発生を抑圧するために必要な距離未満となることとなる。したがって、終端箇所に形成された一対の接続用貫通導体の中心間を結ぶ線分よりも基板端側にあたる領域においても、遮断周波数低下を抑制することができる。よって、伝送損失の増加を抑制することができる高周波回路が提供されることとなる。また、本発明の高周波回路は、従来の解決方法と比較して回路規模の増大を起こさないという利点も有している。
【００３０】
また、上記本発明の第１の局面によれば、終端箇所に形成された一対の接続用貫通導体の対向間隔が短く設定されているので、誘電体基板の第２の面に形成されている接地導体層の接地が強化されることとなる。したがって、誘電体基板の接続端子側に形成された外部回路基板上の接地導体層における最も基板端側の接続境界面においても、超高周波帯の周波数領域まで短絡端となるよう接地特性が維持され易くなる。したがって、平行平板モードの誘起が抑制されることとなり、放射損失の低減が図られることとなる。また、本発明の高周波回路は、従来の解決方法と比較して、特殊なプロセスを要せず、ごく一般的なプロセスルールを用いて形成できるという利点も有する。
【００３１】
たとえば、第１および第２の接続用貫通導体以外の対向する一対の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、第１および第２の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であるとよい。
【００３２】
より好ましくは、さらに、第１および第２の接続用貫通導体は、誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されているとよい。
【００３３】
これにより、終端箇所における一対の接続用貫通導体について、誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるので、より効果的に導波管モードの誘起を抑制することができる。
【００３４】
好ましくは、第１および第２の接続用貫通導体は、それぞれ、接地導体層の端部との間隔が設計周波数の実効波長の四分の一未満となるように配置されているとよい。
【００３５】
これにより、放射損失をさらに低減することができる。もし、信号導体配線の終端部分に配置される第１および第２の接続用貫通導体が、接地導体層の終端箇所より設計周波数の実効波長の四分の一波長以上離れた領域内に配置されるとした場合、最も基板端部に形成された接続用貫通導体対と接地導体層の終端箇所との間の実効距離が四分の一波長に相当する周波数で高次モードの共振が生じることとなる。したがって、共振周波数近辺の周波数帯域では放射損失が増大してしまい好ましくない。しかし、上記発明のように、第１および第２の接続用貫通導体のそれぞれと接地導体層の終端箇所との間の間隔が、実効波長の四分の一未満となるようにすることによって、高次モードの共振を防止することができるので、共振周波数近辺の周波数帯域における放射損失を低減することができる。なお、上記発明は、従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを用いずに課題解決が可能となる。
【００３６】
また、好ましくは、信号導体配線は、終端部分が他の部分と比べて細くなっているとよい。
【００３７】
これにより、低反射な信号伝送が可能となる。通常、高周波パッケージを表面実装するためには、高周波パッケージ内の誘電体基板上の信号導体配線と外部回路基板上の信号導体配線とを接続し、誘電体基板上の接地導体配線と外部回路基板上の接地導体配線とを接続する必要がある。すなわち、コプレーナ線路同士を接続する必要がある。しかし、高周波伝送線路終端部以外において、高周波伝送線路の伝送モードはマイクロストリップ線路的であるので、信号導体配線とそれに対向する接地導体層との間の容量が特性に大きな影響を与えることとなる。上記発明では、高周波伝送線路終端部において、信号導体配線の線幅が細くなっているので、信号導体配線と対向する接地導体層との間の容量が低減することとなり、相対的に、信号導体配線と両側の接地導体配線との間の容量が増加することとなる。したがって、伝送モードのスムーズな変換が可能となり、低反射な信号伝送が可能となる。なお、上記発明は、従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを用いずに課題解決が可能となる。
【００３８】
また、好ましくは、信号導体配線の終端部分における信号導体配線と接地導体配線との間隙は、他の部分と比べて細くなっているとよい。
【００３９】
これにより、信号導体配線と両側の接地導体配線との間の容量が増加することとなるので、伝送モードがスムーズに変換されることとなる。したがって、低反射な信号伝送が可能となる。なお、上記発明は、従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを用いずに課題解決が可能となる。
【００４０】
また、好ましくは、誘電体基板は、５．０以下の誘電率を有する樹脂基板であるとよい。
【００４１】
これにより、本発明の効果を最大限得ることができる。一般的には、誘電体基板として、樹脂基板やセラミック基板等を用いる。誘電体基板を構成する材料の誘電率が高いほど、誘電体基板内における実効波長が短縮されることとなる。したがって、誘電率が高い誘電体基板を用いると、配線パターン形成に高い精度が要求されることとなり、製造時のばらつきによる特性ばらつきの要因となる。そこで、本発明のように、誘電率が低い誘電体基板を用いることによって、特性ばらつきを低減することができ、所望通りの効果を得ることができる。なお、本発明は従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを必要としない。
【００４２】
また、好ましくは、第２の面には、接地導体層が形成されていない領域があり、接地導体層が形成されていない領域は、信号導体配線に対向する領域の一部であるとよい。また、接地導体層が形成されていない領域は、第１および第２の接続用貫通導体の間であって、かつ信号導体配線に対向する領域の一部であるとよい。また、接地導体層が形成されていない領域は、第１および第２の接続用貫通導体の間の領域よりも基板端に近い領域であって、かつ信号導体配線に対向する領域の一部であるとよい。
【００４３】
これにより、平行平板モードの誘起が抑制され、放射損失が低減されることとなる。なお、本発明は従来の解決方法と比較して、製造時に特殊なプロセスを必要としない。特に、第１および第２の接続用貫通導体の間の領域よりも基板端に近い領域であって、かつ信号導体配線に対向する接地導体層の一部の導体が除去されている場合、第１および第２の接続用貫通導体の上部に蓋を配置することができ、高周波パッケージの小型化という面で有利である。
【００４４】
本発明の第２の局面は、集積回路がパッケージ化された高周波パッケージであって、高周波信号を処理するための集積回路からなる高周波素子と、高周波素子を実装するための誘電体基板とを備え、誘電体基板は、誘電体基板の第１の面に形成されており、信号を伝搬するための信号導体配線と、信号導体配線を挟みかつ信号導体配線の両側に間隙が設けられるように、第１の面に形成された一対の接地導体配線と、第１の面と対向する誘電体基板の第２の面に形成された接地導体層と、一対の接地導体配線と接地導体層とを接続し、かつ信号導体配線を挟んで対向するように誘電体基板内に形成された複数の接続用貫通導体とを備え、複数の接続用貫通導体の内、信号導体配線の終端部分に最も近い位置で対向している第１および第２の接続用貫通導体は、その他の対向している一対の接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする。
【００４５】
たとえば、第１および第２の接続用貫通導体以外の対向する一対の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、第１および第２の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であるとよい。
【００４６】
より好ましくは、さらに、第１および第２の接続用貫通導体は、誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されているとよい。
【００４７】
また、さらに、誘電体基板を実装するための実装用誘電体基板を備え、実装用誘電体基板は、実装用誘電体基板の第１の実装面に形成されており、信号導体配線と接続して信号を伝搬するための実装側信号導体配線と、実装側信号導体配線を挟みかつ実装側信号導体配線の両側に間隙が設けられるように、第１の実装面に形成された一対の実装側接地導体配線と、第１の実装面と対向する実装用誘電体基板の第２の実装面に形成された実装側接地導体層と、一対の実装側接地導体配線と実装側接地導体層とを接続し、かつ実装側信号導体配線を挟んで対向するように実装用誘電体基板内に形成された複数の実装側接続用貫通導体とを備え、複数の実装側接続用貫通導体の内、実装側信号導体配線の終端部分に最も近い位置で対向している第１および第２の実装側接続用貫通導体の間隔は、その他の対向している一対の実装側接続用貫通導体の間隔に比べて、狭い間隔で配置されているとよい。
【００４８】
たとえば、第１および第２の実装側接続用貫通導体以外の対向する一対の実装側接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、第１および第２の実装側接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であるとよい。
【００４９】
より好ましくは、さらに、第１および第２の実装側接続用貫通導体は、実装用誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されているとよい。
【００５０】
また、好ましくは、高周波素子を保護するための蓋をさらに備えるとよい。
【００５１】
本発明の第３の局面は、下面にコプレーナ線路が形成されている高周波パッケージを表面実装するための誘電体基板の表面に形成された高周波回路であって、誘電体基板の第１の面に形成されており、高周波パッケージと接続して信号を伝搬するための信号導体配線と、信号導体配線を挟みかつ信号導体配線の両側に間隙が設けられるように、第１の面に形成された一対の接地導体配線と、第１の面と対向する誘電体基板の第２の面に形成された接地導体層と、一対の接地導体配線と接地導体層とを接続し、かつ信号導体配線を挟んで対向するように誘電体基板内に形成された複数の接続用貫通導体とを備え、複数の接続用貫通導体の内、信号導体配線の終端部分に最も近い位置で対向している第１および第２の接続用貫通導体は、その他の対向している一対の実装側接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする。
【００５２】
たとえば、第１および第２の接続用貫通導体以外の対向する一対の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、第１および第２の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であるとよい。
【００５３】
より好ましくは、さらに、第１および第２の接続用貫通導体は、誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されているとよい。
【００５４】
本発明の第２および第３の局面によれば、高周波信号伝送時の導波管モードの誘起および平行平板モードの誘起を抑制することができ、放射損失が低下することとなり、実用上有利である。なお、本発明は、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを要しない。
【００５５】
なお、本発明の高周波回路において、接続用貫通導体の形状は、円柱状や直方体、三角柱、六角柱等のいずれであってもよい。たとえば、接続用貫通導体の形状が三角柱や直方体、六角柱である場合、第１および第２の接続用貫通導体において、誘電体基板の端部に最も近い箇所同士の対向間隔が、その他の接続用貫通導体対の対向間隔の中で最も短く設定されていることによって、効果的に放射損失の低減を図ることができる。
【発明の効果】
【００５６】
本発明によれば、グラウンド付コプレーナ線路の終端箇所における一対の接続用貫通導体の対向間隔は、伝送周波数における導波管モード発生を抑圧するために必要な距離未満となることとなる。したがって、終端箇所に形成された一対の接続用貫通導体の中心間を結ぶ線分よりも基板端側にあたる領域においても、遮断周波数低下を抑制することができる。よって、伝送損失の増加を抑制することができる高周波回路が提供されることとなる。また、本発明の高周波回路は、従来の解決方法と比較して回路規模の増大を起こさないという利点も有している。
【発明を実施するための最良の形態】
【００５７】
（第１の実施形態）
図１Ａは、本発明の第１の実施形態に係る高周波回路の概略構成を示す断面図である。図１Ｂは、図１Ａに示す高周波回路の下面の配線パターンを示す図である。
【００５８】
図１Ａ，Ｂにおいて、第１の実施形態に係る高周波回路は、誘電体基板１と、信号導体配線２と、二つの接地導体配線３と、接地導体層４と、複数の接続用貫通導体５ａと、二つの接続用貫通導体５ｂとを含む。信号導体配線２および接地導体配線３は、誘電体基板１の下面（第１の面）に形成されている。接地導体層４は、誘電体基板１の上面（第２の面）に形成されている。
【００５９】
信号導体配線２は、誘電体基板１の下面中央部分に形成されている。二つの接地導体配線３は、誘電体基板１の下面において、信号導体配線２との間で任意の間隙が設けられるように、平行に形成されている。接地導体層４は、誘電体基板３の上面において、信号導体配線２および接地導体配線３と平行になるように形成されている。信号導体配線２と各接地導体との間の電磁界分布に基づいて、グラウンド付コプレーナ線路構造の伝送特性が決定する。
【００６０】
接続用貫通導体５ａ，５ｂは、誘電体基板１の上面から下面に向けて形成されている。接続用貫通導体５ａ，５ｂは、たとえば、誘電体基板１にドリル等で穿孔された穴の内壁にメッキ等で形成された導体からなる。接続用貫通導体５ａ，５ｂは、接地導体配線３と接地導体層４とを電気的に接続する。
【００６１】
信号導体配線２を挟む接続用貫通導体５ａの対向間隔Ｗは、設計周波数に対する誘電体基板１内の実効波長の二分の一以下である。ここで、設計周波数とは、信号導体配線２を伝送させる高周波信号の周波数帯域の上限周波数のことをいう。たとえば、信号導体配線２に高周波素子等の能動素子が接続される場合、信号導体配線２を伝送させて当該能動素子に高周波信号を入出力させることとなるので、当該能動素子に入出力させる高周波信号の周波数帯域の上限周波数を設計周波数ということになる。また、誘電率εの誘電体基板１０１における電磁波の実効波長は、自由空間における電磁波の波長を、εの２分の１乗で定義される値によって割ることによって導出される。接続用貫通導体５ａの対向間隔Ｗを設計周波数に対する誘電体基板１内の実効波長の二分の一以下とすることによって、導波管モードの誘起を避けることができる。例えば、誘電率が３である液晶ポリマーを誘電体基板１として用いる場合、対向する接続用貫通導体５ａの間の最短距離を１０００ミクロンとすれば、伝送線路構造の導波管モードの遮断周波数は８５ＧＨｚ程度になる。すなわち、８５ＧＨｚ以下の周波数帯の信号を伝送する場合、接続用貫通導体５ａにおける対向間隔Ｗを１０００ミクロンとすれば、導波管モードが抑制され、伝送損失が低く抑えられることとなる。
【００６２】
本発明において最も重要な点は、信号導体配線２の終端部に最も近く配置される一対の接続用貫通導体５ｂ間の信号導体配線２を挟んだ内側同士の対向間隔Ｗａが、伝送線路構造の導波管モード遮断のために必要な距離よりも短く設定される点である。
【００６３】
以下、図２Ａ〜Ｃを参照しながら、信号導体配線２の終端部に近い位置に信号導体配線２を挟んで形成される二つの接続用貫通導体（第１および第２の接続用貫通導体）５ｂが、本発明の高周波回路において有する役割について詳細に説明する。図２Ａは、誘電体基板１の下面における配線パターンを示す拡大図である。図２Ｂは、図２Ａに示す誘電体基板１のａｂ線における断面構造を示す図である。図２Ｃは、図２Ａに示す誘電体基板１のｃｄ線における断面構造を示す図である。
【００６４】
図２Ａにおいて、高周波伝送線路の伝送線路構造は、一対の接続用貫通導体５ｂの中心７よりも基板内側の領域Ａと、中心７よりも基板端側の領域であって、かつ接続用貫通導体５ｂの終端点までの領域Ｂと、接続用貫通導体５ｂが信号導体配線２の両側に存在しない領域Ｃとの三種類に分類できる。
【００６５】
領域Ａにおいて、接続用貫通導体５ｂよりも基板内側には、任意の数の接続用貫通導体５ａが周期的に形成されている（図１Ｂ参照）。したがって、領域Ａは、伝送方向に対して周期的に導波管モードの誘起を抑制する理想的な伝送線路であると考えられる。よって、伝送線路全体における導波管モードの遮断周波数は、最も基板端に近接して導波管モードを遮断する接続用貫通導体５ｂ間の対向最短距離Ｗａによって決定することとなる。
【００６６】
領域Ｂにおいて、一対の接続用貫通導体５ｂの形状が一般的な円柱形状である場合、一対の接続用貫通導体５ｂの対向間隔Ｗｂが基板端に近づくにつれて次第に広がっていき、最終的には、Ｗｃまで広がってしまう。対向間隔Ｗｂが広がることによって、導波管モードの遮断周波数が低下していく。したがって、伝送線路全体における放射損失を低減するためには、領域Ｂにおける導波管モードの発生を抑制する、つまり、領域Ｂにおける放射損失の低減を図る必要がある。
【００６７】
本発明では、領域Ｂにおける導波管モードの発生を抑制するために、一対の接続用貫通導体５ｂの対向間隔Ｗａを、領域Ａにおいて導波管モードを遮断するために必要な接続用貫通導体５ａの対向間隔Ｗよりも短くしている。
【００６８】
具体的には、第１の実施形態では、一対の接続用貫通導体５ｂ間の対向間隔Ｗａが、設計周波数の実効波長の二分の一未満であるとする。これによって、領域Ｂにおいても、導波管モードの発生が抑制されることとなり、伝送線路全体における放射損失の低減を図ることができる。
【００６９】
また、信号導体配線の終端部分に形成された一対の接続用貫通導体５ｂの対向間隔が短く設定されているので、誘電体基板１の上面に形成されている接地導体層４の接地が強化されることとなる。したがって、誘電体基板１と外部回路基板との接続境界面においても、超高周波帯の周波数領域まで短絡端となる。よって、誘電体基板１の下面の信号導体配線２側に形成される外部回路基板上の接地導体層（後述の図６Ａの接地導体層１５参照）と接地導体層４との重なりによって誘起される平行平板モードを抑制することができるので、放射損失の低減が図られることとなる。
【００７０】
また、誘電体基板１の上面の接地導体層４を特殊な形に形成しなくてもよいので、余分な回路面積が不要となり、省容量な回路構成の維持と放射損失の低減とを両立させることが可能となる。また、一対の接続用貫通導体５ｂの一部を誘電体基板１の端面から露出させていないので、特殊なプロセスを用いることなく放射損失の低減を図ることができ、実用上有利な効果が得られる。
【００７１】
なお、上記実施形態では、一対の接続用貫通導体５ｂ間の対向間隔Ｗａが、設計周波数の実効波長の二分の一未満であるとしたが、より好ましくは、最も基板端に近い箇所同士の対向間隔Ｗｃが、設計周波数の実効波長の二分の一未満に設定されているとするとよい。これにより、領域Ｂにおいても、必ず導波管モードの抑制が実現できるので、最も効果的に放射損失の低減を図ることができる。最も基板端に近い箇所同士の対向間隔Ｗｃを設計周波数の実効波長の二分の一未満にする方法として、典型的には、一対の接続用貫通導体５ｂ同士を近づけることが考えられる。また、一対の接続用貫通導体５ｂ同士を近づけずに、接続用貫通導体５ｂの形状を四角柱等にすることによっても、対向間隔Ｗｃを設計周波数の実効波長の二分の一未満にすることができる。
【００７２】
なお、上記実施形態では、信号導体配線２を伝送する高周波信号の周波数帯の上限周波数を設計周波数と定義したが、信号導体配線２を伝送する高周波信号の周波数帯の上限周波数の二倍を設計周波数と定義してもよい。このようにすることによって、二次高調波に対しても導波管モードを抑制することができ、放射損失の低減を図ることができる。
【００７３】
なお、接続用貫通導体５ｂは、接地導体層４の終端部分と接続用貫通導体５ｂの基板端部分との間の距離Ｗｄが誘電体基板１内の設計周波数の実効波長の四分の一未満となるように配置されるのが、最も好ましい。接続用貫通導体５ｂが、接地導体層４の終端部分から実効波長の四分の一以上離れたところに形成されている場合、接続用貫通導体５ｂと接地導体層の終端部分との間で、実効波長の四分の一に相当する周波数で高次モード共振が発生し、共振周波数近辺の周波数帯で放射損失が増大してしまう。そのため、接続用貫通導体５ｂは、接地導体層４の終端部分と接続用貫通導体５ｂの基板端部分との間の距離Ｗｄが設計周波数の実効波長の四分の一未満となるように配置されることによって、より放射損失の低減を図ることができる。
【００７４】
なお、本実施形態では、接続用貫通導体の形状が円柱状であるとしているが、接続用貫通導体の形状は、たとえば、直方体や、三角柱、六角柱等のいずれかであってもよい。
【００７５】
なお、上記では、誘電体基板において、信号導体配線および接地導体配線が形成される面を下面とし、接地導体層が形成される面を上面としたが、この関係は逆であってもよい。
【００７６】
なお、誘電体基板は、低誘電率特性を有する樹脂基板であるとよい。一般的には、誘電体基板として、樹脂基板やセラミック基板等を用いる。誘電体基板を構成する材料の誘電率が高いほど、誘電体基板内における実効波長が短縮されることとなる。したがって、誘電率が高い誘電体基板を用いると、配線パターン形成に高い精度が要求されることとなり、製造時のばらつきによる特性ばらつきの要因となる。そこで、たとえば、誘電率が５．０以下である低誘電率の誘電体基板を用いることによって、特性ばらつきを低減することができ、所望通りの効果を得ることができる。なお、本発明は従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを必要としない。
【００７７】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る高周波回路の配線パターンを示す拡大図である。図３において、第１の実施形態と同様の部分については、同一の参照符号を付す。図３に示すように、信号導体配線２の終端部分における幅Ｗｓ２は、終端部分以外の幅Ｗｓ１と比べて狭くなっている。
【００７８】
このように、信号導体配線２の終端部分における幅Ｗｓ２を狭くすることによって、接地導体層４と信号導体配線２との間の容量を減少させることができ、結果、相対的に接地導体配線３と信号導体配線２との間の容量を増大させることができる。これによって、マイクロストリップ線路的な伝送モードからコプレーナ線路的な伝送モードへのスムーズな変換が行われることとなり、伝送する高周波信号の反射を低減することができる。
【００７９】
Ｗ＝２×Ｗｐ＋２×Ｗｇ１＋Ｗｓ１である。したがって、一対の接続用貫通導体５ｂの対向間隔Ｗａ，Ｗｃは、信号導体配線２の幅と、信号導体配線２と接地導体配線３との間の間隙と、接地導体配線３の端から接続用貫通導体の壁部までの最短間隔とに大きく依存する。すなわち、対向間隔Ｗａ，Ｗｃをどのような値にするかは、採用プロセスルールに大きく依存することとなる。したがって、採用プロセスルールによっては、Ｗｇ１やＷｐの値に制限が加えられているため、Ｗｇ１やＷｐを調整しても信号導体配線２の線幅を所望の値にすることができない場合がある。第２の実施形態においては、信号導体配線２の終端部の幅Ｗｓ２を短くすることによって、所望のＷａおよびＷｃを得ている。したがって、第２の実施形態によれば、Ｗｇ１やＷｐに制限が加えられている採用プロセスルールを用いたとしても、放射損失を低減した低反射な高周波回路が提供されることとなる。
【００８０】
（第３の実施形態）
図４は、本発明の第３の実施形態に係る高周波回路の配線パターンを示す拡大図である。図４において、第１の実施形態と同様の部分については、同一の参照符号を付す。図４に示すように、信号導体配線２の終端部分において、信号導体配線２と接地導体配線３との間の間隙Ｗｇ２は、終端部分以外における間隙Ｗｇ１に比べて狭くなっている。
【００８１】
このように、信号導体配線の終端部分における接地導体配線３との間隙Ｗｇ２を狭くすることによって、接地導体配線３と信号導体配線２との間の容量を増大させることができ、その結果、相対的に接地導体層４と信号導体配線２との間の容量を減少させることができる。これによって、マイクロストリップ線路的な伝送モードからコプレーナ線路的な伝送モードへのスムーズな変換が行われることとなり、伝送する高周波信号の反射を低減することができる。
【００８２】
Ｗ＝２×Ｗｐ＋２×Ｗｇ１＋Ｗｓ１である。したがって、一対の接続用貫通導体５ｂの対向間隔Ｗａ，Ｗｃは、信号導体配線２の幅と、信号導体配線２と接地導体配線３との間の間隙と、接地導体配線３の端から接続用貫通導体の壁部までの最短間隔とに大きく依存する。すなわち、対向間隔Ｗａ，Ｗｃをどのような値にするかは、採用プロセスルールに大きく依存することとなる。したがって、採用プロセスルールによっては、ＷｐやＷｓ１の値に制限が加えられているため、ＷｐやＷｓ１を調整しても信号導体配線２の線幅を所望の値にすることができない場合がある。第３の実施形態においては、信号導体配線２の終端部における接地導体配線との間隙を狭くすることによって、所望のＷａおよびＷｃを得ている。したがって、第３の実施形態によれば、ＷｐやＷｓ１に制限が加えられている採用プロセスルールを用いたとしても、放射損失を低減した低反射な高周波回路が提供されることとなる。
【００８３】
（第４の実施形態）
図５Ａ，Ｂは、本発明の第４の実施形態に係る高周波回路の配線パターンを示す拡大図である。図５Ａ，Ｂにおいて、第１の実施形態と同様の部分については、同一の参照符号を付す。図５Ａは、誘電体基板１の下面の配線パターンを示す拡大図である。図５Ｂは、誘電体基板１の上面の配線パターンを示す拡大図である。
【００８４】
図５Ａに示すように、誘電体基板１の下面の配線パターンは、第１の実施形態と同様である。一方、図５Ｂに示すように、誘電体基板１の上面の配線パターンは、第１の実施形態と異なり、接地導体層４ａに特徴がある。
【００８５】
図５Ｂに示すように、接地導体層４ａにおいて、信号導体配線２の終端部分に対向する領域が除去されている。すなわち、一対の接続用貫通導体５ｂが対向する領域よりも誘電体基板１の端面８に近い側の領域Ｄの内、信号導体配線２に対向する部分が除去されている。これによって、平行平板モードの誘起が抑制されることとなり、放射損失の低減が可能となる。
【００８６】
なお、除去されている領域は、一対の接続用貫通導体の間であって、かつ信号導体配線２に対向している接地導体層４の一部であってもよい。これによって、平行平板モードの誘起が抑制されることとなり、放射損失の低減が可能となる。
【００８７】
なお、上記実施形態では、第１の実施形態における配線パターンを用いることとしたが、第２または第３の実施形態における配線パターンを用いることとしてもよい。
【００８８】
（第５の実施形態）
図６Ａ〜Ｃは、本発明の第５の実施形態に係る高周波パッケージが外部回路基板に表面実装されたときの構成を示す図である。図６Ａは、概略断面図である。図６Ｂは、誘電体基板１の上面に形成される導体の配線パターンを示す図である。図６Ｃは、誘電体基板１の下面に形成される導体の配線パターンを示す図である。図６Ａ〜Ｃにおいて、第１の実施形態と同様の部分については、同一の参照符号を付す。
【００８９】
図６Ａにおいて、高周波パッケージは、高周波信号を処理するための集積回路からなる高周波素子１０と、誘電体基板１と、蓋９とを備える。外部回路基板１３は、誘電体からなっており、高周波パッケージを表面実装するための実装用誘電体基板である。図６Ｂに示すように、誘電体基板１の上面には、接地導体層４と、二つの信号導体配線２ａと、接地導体領域４ｂとが形成されている。図６Ｃに示すように、誘電体基板１の下面には、二つの信号導体配線２と、信号導体配線２との間に任意の間隙が設けられるように形成された二つの接地導体配線３と、接地導体領域４ｃとが形成されている。信号導体配線２ａ，２、接地導体層４および接地導体配線３によって、グラウンド付コプレーナ線路構造が形成されることとなる。
【００９０】
信号導体配線２ａの一端は、ワイヤ１１によって、高周波素子１０と接続される。なお、ワイヤ１１は、リボン等であってもよい。また、高周波素子１０は、表面を下向きにして、導体バンプを介して実装されてもよい。すなわち、高周波素子１０は、フリップチップ実装等のワイヤレスボンディングによって実装されてもよい。信号導体配線２ａの他端は、誘電体基板１を貫通して形成された接続用貫通導体１２によって、信号導体配線２の一端と接続される。高周波素子１０からの高周波信号または高周波素子１０の高周波信号は、ワイヤ１１、信号導体配線２ａ、接続用貫通導体１２、および信号導体配線２を介して、接地されることなく伝送する。
【００９１】
接地導体領域４ｂは、誘電体基板１の上面において、高周波素子１０の直下に位置するように形成されている。接地導体領域４ｂは、接地導体層４と電気的に接続されている。接地導体領域４ｂは、誘電体基板１を貫通する複数の接続用貫通導体４ｄによって、誘電体基板１の下面に形成された接地導体領域４ｃに接続される。接地導体領域４ｃは、接地導体配線３と電気的に接続されている。これにより、接地導体領域４ｄには、高周波接地が供給される。接地導体配線３と接地導体層４との間には、任意の数の接続用貫通導体５ａと、基板端に配置された四つの接続用貫通導体５ｂとが形成されている。各接続用貫通導体５ａは、接地導体配線３と接地導体層４とを電気的に接続し、高周波接地を強化する。接続用貫通導体５ｂは、第１の実施形態で示したように、導波管モードの誘起を効果的に抑制することができるような対向間隔となるように配置されている。
【００９２】
図７Ａは、外部回路基板１３の上面に形成される導体の配線パターンの一例を示す図である。図７Ｂは、外部回路基板１３の下面に形成される導体の配線パターンの一例を示す図である。
【００９３】
外部回路基板１３は、高周波パッケージを表面実装するための基板である。図７Ａに示すように、外部回路基板１３の上面には、二つの信号導体配線１４と、二つの接地導体配線１６と、接地導体領域１６ｂとが形成されている。図７Ｂに示すように、外部回路基板１３の下面には、接地導体層１５が形成されている。
【００９４】
信号導体配線１４は、半田１７によって、信号導体配線２と電気的に接続される。接地導体配線１６は、半田１７によって、接地導体配線３と電気的に接続される。信号導体配線１４と接地導体配線１６との間には、間隙が設けられている。
【００９５】
接地導体領域１６ｂは、高周波素子１０の真下方向に形成されている。接地導体領域１６ｂは、半田１７によって、接地導体領域４ｃと電気的に接続される。接地導体領域１６ｂは、外部回路基板１３を貫通する接続用貫通導体１６ｄによって、接地導体層１５と接続される。これにより、接地導体領域１６ｄには、高周波接地が供給される。接地導体配線１６と接地導体層１５との間には、任意の数の接続用貫通導体５ｃと、基板端に配置された四つの接続用貫通導体５ｄとが形成されている。各接続用貫通導体５ｃは、接地導体配線１６と接地導体層１５とを電気的に接続し、高周波接地の程度を強化する。信号導体配線１４の終端部分における一対の接続用貫通導体５ｄは、第１の実施形態で示したように、導波管モードの誘起を効果的に抑制することができるような対向間隔となるように配置されている。
【００９６】
外部回路基板１３は、上記のような線路構成を有するので、グラウンド付コプレーナ線路として機能し、高周波素子１０からの高周波信号または高周波素子１０への高周波信号を接地することなく伝送することができる。
【００９７】
このように、第５の実施形態では、誘電体基板および外部回路基板の両方において、信号導体配線の終端部分における一対の接続用貫通導体が、導波管モードの誘起を効果的に抑制することができるような対向間隔となるように配置されているので、信号導体配線の終端部分における導波管モードの発生を抑制することができるので、放射損失の低減を図ることが可能となり、伝送損失を抑制した実装構造が提供されることとなる。
【００９８】
なお、第５の実施形態では、信号導体配線の幅が均一であるとしたが、第２の実施形態に示したように、終端部分が狭くなっている信号導体配線を誘電体基板および／または外部回路基板に採用するようにしてもよい。
【００９９】
なお、第５の実施形態では、接地導体配線の幅が均一であるとしたが、第３の実施形態に示したように、信号導体配線の終端部分が太くなるような接地導体配線を用いるようにしてもよい。
【０１００】
なお、第５の実施形態においても、第４の実施形態と同様、誘電体基板および／または外部回路基板における接地導体層の一部が除去されているように構成してもよい。
【０１０１】
なお、第５の実施形態において、誘電体基板１の下面、または、外部回路基板１３の上面に全面に渡ってグラウンド付コプレーナ線路が構成されることとしたが、本発明の原理を適用しているのであれば、線路構成は、必ずしもこれに限定されるものではない。たとえば、マイクロストリップ線路が一部に構成されていてもよい。
【０１０２】
なお、外部回路基板１３において、接地導体層１５は、外部回路基板１３の内部に形成されていてもよい。また、接地導体配線１６を設けず、外部回路基板１３をマイクロストリップ線路として機能させてもよい。
【０１０３】
なお、上記実施形態において、設計周波数は、無線通信システムにおいて使用する帯域の上限周波数以上であることが好ましい。このように設計周波数を設定することによって、内部に搭載される高周波素子の良好な利得、雑音、および周波数変換特性を損なうことなく、当該高周波素子を機能させることができる。
【０１０４】
また、上記実施形態において、さらに好ましくは、設計周波数は、無線通信システムにおいて使用する帯域の上限周波数の二倍高調波の周波数以上であるとよい。このように設計周波数を設定することによって、内部に搭載される高周波素子の良好な歪特性を損なうことなく、当該高周波素子を機能させることができる。
【０１０５】
実際に本発明の効果を立証するために、本発明者は、以下に示す第１〜第１０の実施例を用いて、高周波回路の伝送特性を測定した。測定に用いた評価用配線基板を実装した場合の全体構造は、図６Ａに示すような構造となる。図８は、実際に実装した評価用配線基板における配線パターンを示す図である。
【０１０６】
図８に示すように、接続用貫通導体５ａの対向間隔をＷとし、接続用貫通導体５ｂの対向間隔をＷａとし、接続用貫通導体５ｂの誘電体基板１の端部に最も近い箇所同士の距離をＷｃとし、信号導体配線２の中央部分における接地導体配線３と間の間隙をＷｇ１とし、信号導体配線２の終端部分における接地導体配線３と間の間隙をＷｇ２とし、信号導体配線２の中央部分における幅をＷｓ１とし、信号導体配線２の終端部分における幅をＷｓ２とし、信号導体配線２の終端部分における接続用貫通導体５ｂの端部と信号導体配線２側の接地導体配線３の端部との間の距離をＷｐとする。なお、図８では、Ｗｇ１とＷｇ２とが異なっており、Ｗｓ１とＷｓ２とが異なっているように記載しているが、比較例および実施例によっては、これらが同一である場合もある。同一であるか否かは、以下の説明で明らにしておく。
【０１０７】
まず、第１〜第１０の実施例に共通する条件について説明する。第１〜第１０の実施例では、共に、誘電体基板１として、誘電率が３であり、厚さが１２５ミクロンである液晶ポリマー基板を用いた。誘電体基板１の上面には、誘電体左右端面部から長さ１００ミクロン以内の端部を除いて、全面にわたって接地導体層４が形成されている。なお、接地導体層４は、紙面裏面に相当するので、図８では、引き出し線を点線とした。
【０１０８】
誘電体基板１の下面には中央部分の線幅がＷｓ１の信号導体配線２と、信号導体配線２の両側にＷｇ１だけ離して線幅６００ミクロンの二つの接地導体配線３とが形成されている。なお、誘電体基板１の信号伝送方向の長さは２０００ミクロンである。
【０１０９】
誘電体基板１の左右両端は、配線ルールによって、基板終端部まで導体を形成することができない。そのため、誘電体基板は、左右両端部分に１００ミクロンずつ導体が形成されていない領域を有している。導体パターンは、厚さ４０ミクロンの銅によって形成されている。接地導体配線３と接地導体層４とを接続する接続用貫通導体５ａ，５ｂは、ドリルを用いて誘電体基板１を貫通する空孔を半径１００ミクロンで設けた後、めっきプロセスによって空孔の側面部を平均厚さ２０ミクロンにわたって導体化することによって形成されている。接続用貫通導体５ａ，５ｂの内部は、一部空孔のままとした。
【０１１０】
プロセスルールの制限により、接続用貫通導体５ｂの端部から信号導体配線２側の接地導体配線３の端部までの距離Ｗｐの最小値は、２００ミクロンであると設定した。
外部回路基板として、誘電率が２．５、厚さが２００ミクロンのテフロン（登録商標）基板を使用した。外部回路基板の製造に用いるプロセスルールは、誘電体基板１に関するプロセスルールと同一である。
【０１１１】
表１は、第１および第２の比較例、ならびに第１および第２の実施例について、８７ＧＨｚおけるＳ２１およびＭＡＧの測定結果を示す。ここで、Ｓ２１は、伝送特性を示すＳパラメータの中で通過強度を示す。ＭＡＧは、最大有能電力利得のことを指す。ＭＡＧは、入出力のインピーダンス不整合による通過損失の劣化の影響を排除した損失を表す指標であるので、より定量的な放射損失の指標として用いることができる。以下、表１を参照しながら、第１および第２の比較例、ならびに第１および第２の実施例について説明する。
【表１】
【０１１２】
第１および第２の比較例、ならびに第１および第２の実施例での共通の条件は、Ｗｓ１を２００ミクロンとし、Ｗｇ１を２００ミクロンとして、グラウンド付コプレーナ線路としての特性インピーダンスがほぼ５０Ωとなるように設定した。接続用貫通導体５ａ間の最短距離Ｗは、１０００ミクロンとした。８５ＧＨｚの信号は、誘電体基板１内において実効波長の二分の一の長さが１０２０ミクロンとなるので、導波管モードの遮断周波数は８５ＧＨｚ程度である。すなわち、周波数が８５ＧＨｚ付近で、導波管モードが誘起され始める。したがって、第１および第２の実施例、ならびに第１および第２の比較例は、設計周波数が８５ＧＨｚであるとして設計されたものと考えることができる。
【０１１３】
第１の比較例では、Ｗｓ２を２００ミクロンとし、Ｗｇ２を２００ミクロンとし、接続用貫通導体５ｂの対向間隔Ｗａを１０００ミクロンとした。接続用貫通導体５ｂの半径を１００ミクロンとしているので、Ｗｃは１２００ミクロンとなる。このとき、８７ＧＨｚにおけるＳ２１は、−４．７９ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−２．２１ｄＢとなった。
【０１１４】
第２の比較例では、Ｗｓ２を２００ミクロンとし、Ｗｇ２を１５０ミクロンとし、接続用貫通導体５ｂの対向間隔Ｗａを１０００ミクロンとした。このとき、８７ＧＨｚにおけるＳ２１は、−５．３６ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−２．２２ｄＢとなった。
【０１１５】
第１の実施例では、Ｗｓ２を２００ミクロンとし、Ｗｇ２を１５０ミクロンとし、Ｗａを９５０ミクロンとした。このとき、Ｗｃは、１１５０ミクロンとなる。Ｗａが９５０ミクロンであるので、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数は、９１ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−４．２１ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−２．０１ｄＢとなった。
【０１１６】
第２の実施例では、Ｗｓ２を２００ミクロンとし、Ｗｇ２を１５０ミクロンとし、Ｗａを９００ミクロンとした。このとき、Ｗｃは、１１００ミクロンとなる。Ｗａが９００ミクロンであるので、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数は、９６ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−３．４１ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．８１ｄＢとなった。
【０１１７】
表１に示す結果において、第１の比較例と第１および第２の実施例との比較から分かるように、最も基板端に近い一対の接続用貫通導体５ｂの対向間隔Ｗａを接続用貫通導体５ａの対向間隔Ｗよりも短くして、設計周波数８５ＧＨｚの実効波長の二分の一未満の値へと設定することによって、導波管モードの誘起が抑制され、通過損失の低減という有利な効果が得られることが分かった。
【０１１８】
また、入出力端子において５０Ω測定系との間での不整合があった場合にも通過損失の劣化が起こることを考慮して、先述のように、表１には、より定量的な放射損失の指標としてＭＡＧについても示した。ＭＡＧは、入出力のインピーダンス不整合による通過損失の劣化の影響を排除した損失を表す指標である。ＭＡＧの比較によっても、最も基板端に近い一対の接続用貫通導体５ｂの対向間隔を従来よりも減じることにより、導波管モード誘起が抑制され、放射損失が低減されたことが証明された。なお、第１の比較例と第２の比較例との比較より、基板端部付近のＷｇ２を減じることによって不整合が起き、通過損失が増大していることが分かる。しかし、第１の実施例および第２の実施例では、Ｗｓ２、Ｗｇ２の設定が第２の比較例と同様であるにもかかわらず、通過損失が低減している。したがって、第１の実施例および第２の実施例が第１の比較例と比べて通過損失低減の効果を得たことは、不整合の改善ではなく、放射損失の低減に起因するものであることが明らかに証明された。
【０１１９】
表２は、第３の比較例、ならびに第３および第４の実施例について、８７ＧＨｚおけるＳ２１およびＭＡＧの測定結果を示す。以下、表２を参照しながら、第３の比較例、ならびに第３および第４の実施例について説明する。
【表２】
【０１２０】
第３の比較例、ならびに第３および第４の実施例における共通の条件は、Ｗｓ１が２００ミクロンであり、Ｗｇ１が２００ミクロンであり、Ｗｓ２が１５０ミクロンであり、Ｗｇ２が１５０ミクロンであり、Ｗが１０００ミクロンであるとした。
【０１２１】
第３の比較例では、Ｗａを１０００ミクロンとして測定を行った。このとき、８７ＧＨｚにおけるＳ２１は、−６．２１ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．８８ｄＢとなった。
【０１２２】
第３の実施例では、Ｗａを９００ミクロンとして測定を行った。接続用貫通導体５ｂの半径を１００ミクロンとしているので、最も基板端に近接した箇所同士の接続用貫通導体５ｂの間の対向間隔Ｗｃは、１１００ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が９１ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が７８ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−４．０２ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．５９ｄＢとなった。
【０１２３】
第４の実施例では、Ｗａを８５０ミクロンとして測定を行った。接続用貫通導体５ｂの半径を１００ミクロンとしているので、この場合、最も基板端に近接した箇所同士の接続用貫通導体５ｂの間の対向間隔Ｗｃは、１０５０ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が９６ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が８２．５ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−３．３９ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．４７ｄＢとなった。
【０１２４】
表２に示す結果において、第３の比較例と第３および第４の実施例との比較からわかるように、最も基板端に近い接続用貫通導体５ｂの対向間隔を従来よりも短くし、設計周波数８５ＧＨｚの実効波長の二分の一未満の値へと設定することにより、導波管モード誘起が抑制され、通過損失の低減という有利な効果が得られた。また、ＭＡＧの比較によっても、最も基板端に近い一対の接続用貫通導体５ｂの対向間隔を従来よりも短くすることにより、導波管モード誘起が抑制され、放射損失が低減されたことが証明された。
【０１２５】
表３は、第４および第５の比較例、ならびに第５〜７の実施例について、８７ＧＨｚおけるＳ２１およびＭＡＧの測定結果を示す。以下、表３を参照しながら、第４および第５の比較例、ならびに第５〜７の実施例について説明する。
【表３】
【０１２６】
第４の比較例、ならびに第５〜７の実施例における共通の条件は、Ｗｓ１が２００ミクロンであり、Ｗｇ１が２００ミクロンであり、Ｗｓ２が１５０ミクロンであり、Ｗｇ２が１００ミクロンであり、Ｗが１０００ミクロンであるとした。
【０１２７】
第４の比較例では、Ｗａを１０００ミクロンとして測定を行った。このとき、８７ＧＨｚにおけるＳ２１は、−６．４３ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．８４ｄＢとなった。
【０１２８】
第５の実施例では、Ｗａを９００ミクロンとして測定を行った。このとき、Ｗｃは、１１００ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が９１ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が７８ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−３．７８ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．５８ｄＢとなった。
【０１２９】
第６の実施例では、Ｗａを８００ミクロンとして測定を行った。このとき、Ｗｃは、１０００ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が１０１ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が８７ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−２．４７ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．３７ｄＢとなった。
【０１３０】
第７の実施例では、Ｗａを７５０ミクロンとして測定を行った。このとき、Ｗｃは、９５０ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が１０６ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が９１ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−２．３９ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．３６ｄＢとなった。
【０１３１】
第５の比較例では、基本的にはＷａを１０００ミクロンのままにしておくが、基板内部の領域において、基板の両端から数えてそれぞれ二つ目の二対の接続用貫通導体５ａについてのみ対向間隔Ｗを８００ミクロンと短くして測定を行った。このとき、８７ＧＨｚにおけるＳ２１は、−５．８ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．９６ｄＢとなった。
【０１３２】
表３に示す結果において、第４の比較例と第５〜第７の実施例との比較から分かるように、最も基板端に近い接続用貫通導体５ｂの対向間隔を従来よりも短くし、設計周波数８５ＧＨｚの実効波長の二分の一未満の値へと設定することによって、導波管モード誘起が抑制され、通過損失が低減されていくという有利な効果が得られることが分かった。また、ＭＡＧの比較によっても、最も基板端に近い一対の接続用貫通導体５ｂの対向間隔を従来よりも短くすることによって、導波管モード誘起が抑制され、放射損失が低減されたことが証明された。
【０１３３】
また、両基板端の領域において、伝送する８７ＧＨｚの信号が導波管モードへ変換されないための条件は、基板端部の接続用貫通導体５ｂにおいて最も基板端部に近い個所同士の対向間隔Ｗｃを、誘電体基板１内における８７ＧＨｚの信号の実効波長の二分の一である１０００ミクロン未満とする設定であるが、この条件がすでに満たされている第６の実施例と、更にＷｃを短くした第７の実施例とにおいては、通過損失、ＭＡＧともにほぼ同程度の値へと収束しつつある結果が得られており、本発明の原理の有効性が明確に証明された。
【０１３４】
また、第５の比較例と第４の比較例と比べる。接続用貫通導体５ａ，５ｂの周辺において、Ｗｐの最小値を２００ミクロンとするために、Ｗｇ２を１００ミクロンへと低減したため、表３に示したとおり、第４の比較例と第５の比較例との間では、整合に変化が生じている。そのため、両者の特性は完全には一致していない。しかし、通過損失、ＭＡＧともに、第５の比較例は、第６の実施例よりもむしろ第４の比較例に近い特性となっている。すなわち、第６の実施例において得られた第４の比較例と比較した場合の特性改善は、接続用貫通導体５ａの対向間隔を短くした第５の比較例によっては得られない。つまり、両基板端に近接した領域における接続用貫通導体５ｂの対向間隔Ｗａを短くすることが、本発明の効果を得るために最も有効であって、基板両端以外の領域における接続用貫通導体５ａの対向間隔Ｗを短くしても、それほど有利な効果が得られないことが証明された。
【０１３５】
表４は、第４および第６の比較例、ならびに第６および第８の実施例について、８７ＧＨｚおけるＳ２１およびＭＡＧの測定結果を示す。以下、表４を参照しながら、第４および第６の比較例、ならびに第６および第８の実施例について説明する。
【表４】
【０１３６】
第４の比較例および第６の実施例で採用した条件および測定結果は、表３に示したものと同様である。第６の比較例では、第４の比較例で採用した条件に加えて、誘電体基板１の上面に形成された接地導体層４の一部を除去するという条件が加えられている。接地導体層４における導体の除去領域は、図５Ｂに示すように、接続用貫通導体５ｂが対向する領域よりも基板端面に近い領域であって、かつ信号導体配線２の終端部分に対向する領域である。第８の実施例についても、第６の実施例で採用した条件に加えて、第６の比較例と同様に、接地導体層４の一部が除去されていることとした。
【０１３７】
表４に示す結果において、第６の実施例と第８の実施例との特性を比較すると、接地導体層４の一部を除去することによって、通過損失およびＭＡＧについての特性が改善されたことが明らかとなった。
【０１３８】
また、第４の比較例と第６の比較例とを比べることによって、接地導体層４の一部を除去するだけでも、通過損失およびＭＡＧについての特性が改善されることが分かる。しかし、第６の比較例と第８の実施例とを比べることによって、接続用貫通導体５ｂの対向間隔Ｗａを短くし、かつ接地導体層４の一部を除去することによって、より一層の特性改善が得られることが明らかとなった。
【０１３９】
表５は、第７、第９および第１０の実施例について、８７ＧＨｚにおけるＳ２１およびＭＡＧの測定結果を示す。以下、表５を参照しながら、第７、第９および第１０の実施例について説明する。
【表５】
【０１４０】
第９および第１０の実施例において、誘電体基板１における配線パターンは、第７の実施例と同様であるが、外部回路基板１３内における接続用貫通導体の配置に本発明に係る第５の実施形態を採用している。以下の説明では、図７Ａ，Ｂを援用することとする。
【０１４１】
第７の実施例において、外部回路基板１３の上面に形成された信号導体配線１４の両側に配置された接地導体配線１６と下面に形成された接地導体層１５とを接続する接続用貫通導体５ｃ，５ｄの内、信号導体配線１４の終端部分付近の接続用貫通導体５ｄの対向間隔が従来通り１０００ミクロンであるとした。この条件において、最も接続個所に近い接続用貫通導体５ｂの対向間隔を用いて外部回路基板中の信号伝送における、導波管モードの遮断周波数を導出したところ、９４ＧＨｚ程度となる。また、接続用貫通導体５ｄの半径は１００ミクロンとしているので、接続用貫通導体５ｄにおいて、最も外部との接続箇所に近接した箇所同士の対向間隔は、１２００ミクロンとなる。この条件において、接続箇所近傍における、導波管モードの遮断周波数を導出したところ、７８ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−２．３９ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．３６ｄＢとなった。
【０１４２】
第９の実施例では、接続用貫通導体５ｄの対向間隔が９００ミクロンであるとする。この条件において、この条件において、最も接続個所に近い接続用貫通導体５ｄの対向間隔を用いて外部回路基板中の信号伝送における導波管モードの遮断周波数を導出したところ、１０４ＧＨｚ程度となる。また、接続用貫通導体５ｄの半径は１００ミクロンとしているので、接続用貫通導体５ｄにおいて、最も外部との接続箇所に近接した箇所同士の対向間隔は、それぞれ１１００ミクロンとなる。この条件において、接続箇所近傍における、導波管モードの遮断周波数を導出したところ、８５ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−１．８ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．２２ｄＢとなった。
【０１４３】
第１０の実施例では、接続用貫通導体５ｄの対向間隔が８００ミクロンであるとする。この条件において、この条件において、最も接続個所に近い接続用貫通導体５ｄの対向間隔を用いて外部回路基板中の信号伝送における導波管モードの遮断周波数を導出したところ、１１８ＧＨｚ程度となる。また、接続用貫通導体５ｄの半径は１００ミクロンとしているので、接続用貫通導体５ｄにおいて、最も外部との接続箇所に近接した箇所同士の対向間隔は、それぞれ９００ミクロンとなる。この条件において、接続箇所近傍における、導波管モードの遮断周波数を導出したところ、１０４ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−１．７５ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．１９ｄＢとなった。
【０１４４】
表５に示す結果において、第７の実施例と第９および第１０の実施例との特性を比較すると、通過損失、ＭＡＧの特性がともに改善されたことが明らかとなった。よって、外部回路基板１３においても、最も基板端に近い接続用貫通導体５ｄの対向間隔を従来よりも短くし、設計周波数９４ＧＨｚの実効波長の二分の一未満の値へと設定することにより、導波管モード誘起が抑制され、通過損失の低減という有利な効果が得られることが分かった。
【産業上の利用可能性】
【０１４５】
本発明に係る高周波回路は、高周波信号の伝送損失を低減することができ、通信等の分野において有用である。
【図面の簡単な説明】
【０１４６】
【図１Ａ】本発明の第１の実施形態に係る高周波回路の概略構成を示す断面図
【図１Ｂ】図１Ａに示す高周波回路の下面の配線パターンを示す図
【図２Ａ】電体基板１の下面における配線パターンを示す拡大図
【図２Ｂ】図２Ａに示す誘電体基板１のａｂ線における断面構造を示す図
【図２Ｃ】図２Ａに示す誘電体基板１のｃｄ線における断面構造を示す図
【図３】本発明の第２の実施形態に係る高周波回路の配線パターンを示す拡大図
【図４】本発明の第３の実施形態に係る高周波回路の配線パターンを示す拡大図
【図５Ａ】本発明の第４の実施形態において誘電体基板１の下面の配線パターンを示す拡大図
【図５Ｂ】図５Ａに示す誘電体基板１の上面の配線パターンを示す拡大図
【図６Ａ】本発明の第５の実施形態に係る高周波パッケージが外部回路基板に表面実装されたときの概略断面図
【図６Ｂ】図６Ａに示す誘電体基板１の上面に形成される導体の配線パターンを示す図
【図６Ｃ】図６Ａに示す誘電体基板１の下面に形成される導体の配線パターンを示す図
【図７Ａ】図６Ａに示す外部回路基板１３の上面に形成される導体の配線パターンの一例を示す図
【図７Ｂ】図６Ａに示す外部回路基板１３の下面に形成される導体の配線パターンの一例を示す図
【図８】実施例において、実際に実装した評価用配線基板における配線パターンを示す図
【図９Ａ】従来の高周波パッケージが外部回路基板に表面実装されたときの構成概略を示す断面図
【図９Ｂ】図９Ａに示す誘電体基板１０１の上面に形成される導体の配線パターンを示す図
【図９Ｃ】図９Ａに示す誘電体基板１０１の下面に形成される導体の配線パターンを示す図
【図１０Ａ】外部回路基板１１３の上面に形成される導体の配線パターンの一例を示す図
【図１０Ｂ】外部回路基板１１３の下面に形成される導体の配線パターンの一例を示す図
【図１１】図９Ｂ，Ｃに示す誘電体基板１０１のＡＢ線における断面構造を示す図
【符号の説明】
【０１４７】
１ 誘電体基板
２ 信号導体配線
３ 接地導体配線
４ 接地導体層
５ａ，５ｂ 接続用貫通導体
【０００１】
本発明は、マイクロ波及びミリ波帯等の高周波を無線周波数とする高周波用モジュールに適用される高周波回路に関し、より特定的には、高周波信号の放射損失を低減するのに適した高周波回路に関する。
【背景技術】
【０００２】
近年、無線機器の利用者の急激な増加に伴って、新たな周波数資源であるミリ波帯の利用が急務となりつつある。また、ミリ波帯における波長の短さを利用して、自動車用衝突防止レーダ等の測距機器へ、ミリ波帯を応用する検討も進められている。ミリ波帯機器を実用化するためには、一般に、低価格かつ小型の高周波回路部の量産が課題となる。
【０００３】
低価格かつ小型の高周波回路部を量産するために、様々な高周波パッケージが提案されている。例えば、誘電体基板内部を貫通するスルーホール導体等を用いて、信号線路をパッケージの下面に引き出して接続端子を形成し、半田リフローによって外部回路基板上の線路に表面実装することができる高周波パッケージが提案されている。
【０００４】
図９Ａは、従来の高周波パッケージが外部回路基板に表面実装されたときの構成概略を示す断面図である。図９Ｂは、誘電体基板１０１の上面に形成される導体の配線パターンを示す図である。図９Ｃは、誘電体基板１０１の下面に形成される導体の配線パターンを示す図である。
【０００５】
図９Ａにおいて、高周波パッケージは、高周波素子１１０と、誘電体基板１０１と、蓋１０９とを備える。高周波パッケージは、外部回路基板１１３の上に表面実装される。図９Ｂに示すように、誘電体基板１０１の上面には、接地導体層１０４と、二つの信号導体配線１０２ａと、接地導体領域１０４ｂとが形成されている。図９Ｃに示すように、誘電体基板１０１の下面には、二つの信号導体配線１０２ｂと、信号導体配線１０２ｂとの間に任意の間隙が設けられるように形成された二つの接地導体配線１０３と、接地導体領域１０４ｃとが形成されている。信号導体配線１０２ａと、接地導体層１０４と、接地導体領域１０４ｃとからグラウンド付コプレーナ線路構造が形成され、また、信号導体配線１０２ｂと、接地導体配線１０３と、接地導体層１０４とからグラウンド付コプレーナ線路構造が形成されている。なお、導体配線は、ストリップとも呼ばれる。
【０００６】
信号導体配線１０２ａの一端は、ワイヤ１１１によって、高周波素子１１０と接続される。なお、ワイヤ１１１は、リボン等であってもよい。また、高周波素子１１０は、表面を下向きにして、導体バンプを介して実装されてもよい。すなわち、高周波素子１１０は、フリップチップ実装等のワイヤレスボンディングによって実装されてもよい。信号導体配線１０２ａの他端は、誘電体基板１０１を貫通して形成された接続用貫通導体１１２によって、信号導体配線１０２ｂの一端と接続される。高周波素子１１０からの高周波信号または高周波素子１１０への高周波信号は、ワイヤ１１１、信号導体配線１０２ａ、接続用貫通導体１１２、および信号導体配線１０２ｂを介して、接地されることなく伝送する。なお、貫通導体は、スルービアとも呼ばれる。
【０００７】
接地導体領域１０４ｂは、誘電体基板１０１の上面において、高周波素子１１０の直下に位置するように形成されている。接地導体領域１０４ｂは、接地導体層１０４と電気的に接続されている。接地導体領域１０４ｂは、誘電体基板１０１を貫通する複数の接続用貫通導体１０４ｄによって、誘電体基板１０１の下面に形成された接地導体領域１０４ｃに接続される。接地導体領域１０４ｃは、接地導体配線１０３と電気的に接続されている。これにより、接地導体領域１０４ｄには、高周波接地が供給される。接地導体配線１０３と接地導体層１０４との間には、任意の数の接続用貫通導体１１６ｚが形成されている。各接続用貫通導体１１６ｚは、接地導体配線１０３と接地導体層１０４とを電気的に接続し、高周波接地を強化する。
【０００８】
図１０Ａは、外部回路基板１１３の上面に形成される導体の配線パターンの一例を示す図である。図１０Ｂは、外部回路基板１１３の下面に形成される導体の配線パターンの一例を示す図である。
【０００９】
外部回路基板１１３は、高周波パッケージを表面実装するための基板である。図１０Ａに示すように、外部回路基板１１３の上面には、二つの信号導体配線１１４と、二つの接地導体配線１１６と、接地導体領域１１６ｂとが形成されている。信号導体配線１１４と接地導体配線１１６との間には、間隙が設けられている。図９Ｂに示すように、外部回路基板１１３の下面には、接地導体層１１５が形成されている。
【００１０】
信号導体配線１１４は、半田１１７によって、信号導体配線１０２ｂと電気的に接続される。接地導体配線１１６は、半田１１７によって、接地導体配線１０３と電気的に接続される。
【００１１】
接地導体領域１１６ｂは、高周波素子１１０の真下方向に形成されている。接地導体領域１１６ｂは、半田１１７によって、接地導体領域１０４ｃと電気的に接続される。接地導体領域１１６ｂは、外部回路基板１１３を貫通する接続用貫通導体１１６ｄによって、接地導体層１１５と接続される。これにより、接地導体領域１１６ｂには、高周波接地が供給される。接地導体配線１１６と接地導体層１１５との間には、任意の数の接続用貫通導体１１６ｙが形成されている。各接続用貫通導体１１６ｙは、接地導体配線１１６と接地導体層１１５とを電気的に接続し、高周波接地を強化する。
【００１２】
外部回路基板１１３は、上記のような線路構成を有するので、グラウンド付コプレーナ線路として機能し、高周波素子１１０からの高周波信号または高周波素子１１０への高周波信号を接地することなく伝送することができる。なお、接地導体層１１５は、外部回路基板１１３の内部に形成されていてもよい。また、接地導体配線１１６を設けなければ、外部回路基板１１３は、マイクロストリップ線路として機能する。
【００１３】
上記ような構造によって、高周波素子１１０は、誘電体基板１０１上に機械的かつ電気的に接続されるので、小型の高周波パッケージが提供される。さらに、高周波パッケージの下面から信号導体配線が引き出されているので、高周波パッケージを外部回路基板に表面実装するのが容易となる。したがって、上記のような高周波パッケージを用いることによって、低価格でかつ小型であり、量産性に優れた高周波回路部が提供されることとなる。
【００１４】
しかし、上記のような構造の高周波パッケージをミリ波帯のような高周波信号を伝送する用途に用いる場合、さまざまな箇所で損失が発生する可能性がある。したがって、高周波信号の伝送損失ができるだけ低減されるように、高周波パッケージを設計しなければならない。
【００１５】
図１１は、図９Ｂ，Ｃに示す誘電体基板１０１のＡＢ線における断面構造を示す図である。図１１に示すように、接続用貫通導体１１６ｚは、信号導体配線１０２ｂを中心に対向するように設けられている。接地導体配線１０３と、接地導体層１０４と、複数の接続用貫通導体１１６ｚと、信号導体配線１０２ｂとによって、グラウンド付コプレーナ線路のような伝送線路が形成される。
【００１６】
図１１に示すようなグラウンド付コプレーナ線路のような伝送線路を用いる場合、接地導体配線１０３と、接地導体層１０４と、両者を接続する複数の接続用貫通導体１１６ｚとによって、信号導体配線１０２ｂを囲む導波管が形成される。このように導波管が形成される場合、伝送すべき高周波信号の周波数において、導波管伝送モード（以下、単に、導波管モードという）が伝送できないように設計しておかないと、伝送すべき高周波信号の各周波数において、基本伝送モード（以下、単に、伝送モードという）が導波管モードへと変換されてしまい、伝送損失が発生してしまうこととなる。
【００１７】
導波管モードを抑圧するために、対向する一対の接続用貫通導体１１６ｚの対向間隔Ｗを、誘電体基板１０１内における設計周波数の実効波長の二分の一に設定すればよいことが知られている。また、誘電率εの誘電体基板１０１における電磁波の実効波長は、自由空間における電磁波の波長を、εの２分の１乗で定義される値によって割ることによって導出される。
【００１８】
非特許文献１には、導波管モードの抑制を考慮した設計例が示されている。非特許文献１に示されている設計例では、誘電率が７．５の誘電体基板が用いられており、信号導体配線を挟んだ一対の接続用貫通導体の間隔が最も狭いところで０．５ｍｍとなるようにしている。非特許文献１の図６で紹介されているように、非特許文献１の設計例を用いた場合、１００ＧＨｚから１２０ＧＨｚの辺りで通過損失特性の劣化が生じる。接続用貫通導体間の最短対向間隔０．５ｍｍは、１０２ＧＨｚ程度の周波数において、実効波長の二分の一に相当する。非特許文献１では、この特性劣化は、寄生導波管モードによって増加した損失に起因するものであると説明されている。逆に、非特許文献１に例示されている対向間隔を用いれば、９０ＧＨｚ程度までの周波数帯においては、通過損失特性が劣化しないことが分かる。つまり、非特許文献１の記載から、接続用貫通導体の対向間隔Ｗが、設計周波数の実効波長の二分の一に設定されていれば、導波管モードが抑制されることが理解できる。
【００１９】
また、信号導体配線と外部回路基板との接続箇所における放射損失も問題となる。なぜなら、このような接続箇所では、接続端子側の接地導体層と外部回路基板側の接地導体層との重なりによって、基本モードで伝送してきた高周波信号が高次モードである平行平板モードへ誘起されることによって、放射損失が発生するからである。
【００２０】
特許文献１には、上記放射損失の低減方法の一例が示されている。特許文献１では、接続端子側の接地導体層の一部から、信号導体配線と対向している領域の導体部を除去することによって放射損失を低減する方法が提案されている。このように構成することによって、接続端子側における接地導体層と外部回路基板側における接地導体層との重なりが小さくなり、並行平板モードが発生しにくくなる。したがって、接続箇所における放射損失を低減する高周波パッケージが提供されることとなる。
【００２１】
また、接続個所における放射損失を低減する方法の一例が、非特許文献１にも示されている。非特許文献１では、接続端子側の接地導体層と外部回路基板側の接地導体層との重なりによって誘起される平行平板モードについて詳細に検討されている。非特許文献１では、接続端子側の接地導体層の最も基板端側の接続境界面において、超高周波に対しても短絡端となるように、接続境界面に半円柱状の端面貫通用接続導体を形成する構成が示されている。端面貫通用接続導体を形成することによって、平行平板モードの誘起が抑制され、放射損失の低減が図られることとなる。
【特許文献１】
特許第３０４６２８７号公報
【非特許文献１】
伊東 正治、外３名、“ミリ波セラミックパッケージ開発における電磁界シミュレータを用いた構造解析とその適用”、社団法人 電子情報通信学会 信学技報 ＥＤ２０００−１５４ ＭＷ２０００−１０７（２０００−０９）、ｐ．５５−６０
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかし、上記従来技術を用いても、伝送損失を完全に除去することは困難である。さらに、上記従来技術には、実用上好ましくない別の問題が存在する。
【００２３】
例えば、特許文献１に示されている高周波パッケージには、モジュールサイズが大きくなるという問題がある。小型化は、現代の高周波デバイスに要求される必須の仕様であり、特許文献１に示されている高周波パッケージは、小型化といった仕様を満足することができない。特許文献１に示されている高周波パッケージでは、誘電体基板の最も端面部近くに形成されている接地導体層の一部を除去している。このように接地導体層の一部が除去されているため、高周波伝送特性への影響を考慮すると、除去された部分の上部に、金属やセラミック、樹脂等の材質によって形成される蓋を配置するのは好ましくない。たとえば、誘電体基板として樹脂基板を用い、基板の端部から最低１００ミクロン以上離れた位置を配線可能領域とし、かつ、接続用貫通導体のランド径を６００ミクロンとするような配線プロセスルールに即して、接続用貫通導体間における接地導体層を除去する場合、基板端に存在するの接続用貫通導体一つあたり、７００ミクロン以上の領域が必要となる。この７００ミクロン以上の領域の上部に蓋が配置できないとすると、搭載するＭＭＩＣのサイズが１ミリ角程度に過ぎないことを考慮すれば、高周波パッケージ自体が大きくなる。したがって、特許文献１の方法を全面的に採用することはできない。
【００２４】
また、非特許文献１に示されている高周波パッケージには、信頼性、再現性の観点から好ましくない問題がある。すなわち、樹脂基板や高温で焼成するセラミック基板等を用いて高周波回路を製造する場合において、基板端面に内部が露出するよう接続用貫通導体を形成することは、信頼性、再現性の観点から好ましくない。
【００２５】
それゆえ、本発明の目的は、誘電体基板に対して信号導体配線と接地導体配線とを具備する高周波伝送線路が設けられた配線基板を外部回路基板と接続するときに、接続部における高周波信号の伝送損失を低減する接続端子構造を有する高周波回路を、省容量な形状で提供し、かつ特殊なプロセスを用いずに提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明者は、上記課題を解決するために、検討を重ねた結果、伝送損失を低減するためには、高周波伝送線路の最も端部に近い一対の接続用貫通導体の対向間隔が、従来よりも狭い間隔となるように設定することが有効であることを発見し、本発明に至った。
【００２７】
本発明の第１の局面は、誘電体基板の表面に形成されている高周波回路であって、誘電体基板の第１の面に形成されており、信号を伝搬するための信号導体配線と、信号導体配線を挟みかつ信号導体配線の両側に間隙が設けられるように、第１の面に形成された一対の接地導体配線と、第１の面と対向する誘電体基板の第２の面に形成された接地導体層と、一対の接地導体配線と接地導体層とを接続し、かつ信号導体配線を挟んで対向するように誘電体基板内に形成された複数の接続用貫通導体とを備え、複数の接続用貫通導体の内、信号導体配線の終端部分に最も近い位置で対向している第１および第２の接続用貫通導体は、その他の対向している一対の接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする。
【００２８】
従来技術例では、接続用貫通導体の対向間隔を設計周波数の実効波長の二分の一の長さとし、対向する接続用貫通導体を一定周期で配置することによって、導波管モード誘起を周期的に抑制していた。しかし、このような従来技術例においては、グラウンド付コプレーナ線路構造の終端箇所では、その周期性が破綻することとなり、対向する接続用貫通導体による導波管モード抑制の効果が低下し、導波管モード誘起による伝送損失増加という問題が発生する。すなわち、終端箇所に形成された一対の接続用貫通導体の中心間を結ぶ線分よりも基板端側にあたる領域では、導波管の側壁部を構成する接続用貫通導体間の距離が徐々に広がるため、導波管モードに対する遮断周波数も徐々に低下してしまい、伝送損失増加という問題が発生する。
【００２９】
上記本発明の第１の局面によれば、グラウンド付コプレーナ線路の終端箇所における一対の接続用貫通導体の対向間隔は、伝送周波数における導波管モード発生を抑圧するために必要な距離未満となることとなる。したがって、終端箇所に形成された一対の接続用貫通導体の中心間を結ぶ線分よりも基板端側にあたる領域においても、遮断周波数低下を抑制することができる。よって、伝送損失の増加を抑制することができる高周波回路が提供されることとなる。また、本発明の高周波回路は、従来の解決方法と比較して回路規模の増大を起こさないという利点も有している。
【００３０】
また、上記本発明の第１の局面によれば、終端箇所に形成された一対の接続用貫通導体の対向間隔が短く設定されているので、誘電体基板の第２の面に形成されている接地導体層の接地が強化されることとなる。したがって、誘電体基板の接続端子側に形成された外部回路基板上の接地導体層における最も基板端側の接続境界面においても、超高周波帯の周波数領域まで短絡端となるよう接地特性が維持され易くなる。したがって、平行平板モードの誘起が抑制されることとなり、放射損失の低減が図られることとなる。また、本発明の高周波回路は、従来の解決方法と比較して、特殊なプロセスを要せず、ごく一般的なプロセスルールを用いて形成できるという利点も有する。
【００３１】
たとえば、第１および第２の接続用貫通導体以外の対向する一対の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、第１および第２の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であるとよい。
【００３２】
より好ましくは、さらに、第１および第２の接続用貫通導体は、誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されているとよい。
【００３３】
これにより、終端箇所における一対の接続用貫通導体について、誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるので、より効果的に導波管モードの誘起を抑制することができる。
【００３４】
好ましくは、第１および第２の接続用貫通導体は、それぞれ、接地導体層の端部との間隔が設計周波数の実効波長の四分の一未満となるように配置されているとよい。
【００３５】
これにより、放射損失をさらに低減することができる。もし、信号導体配線の終端部分に配置される第１および第２の接続用貫通導体が、接地導体層の終端箇所より設計周波数の実効波長の四分の一波長以上離れた領域内に配置されるとした場合、最も基板端部に形成された接続用貫通導体対と接地導体層の終端箇所との間の実効距離が四分の一波長に相当する周波数で高次モードの共振が生じることとなる。したがって、共振周波数近辺の周波数帯域では放射損失が増大してしまい好ましくない。しかし、上記発明のように、第１および第２の接続用貫通導体のそれぞれと接地導体層の終端箇所との間の間隔が、実効波長の四分の一未満となるようにすることによって、高次モードの共振を防止することができるので、共振周波数近辺の周波数帯域における放射損失を低減することができる。なお、上記発明は、従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを用いずに課題解決が可能となる。
【００３６】
また、好ましくは、信号導体配線は、終端部分が他の部分と比べて細くなっているとよい。
【００３７】
これにより、低反射な信号伝送が可能となる。通常、高周波パッケージを表面実装するためには、高周波パッケージ内の誘電体基板上の信号導体配線と外部回路基板上の信号導体配線とを接続し、誘電体基板上の接地導体配線と外部回路基板上の接地導体配線とを接続する必要がある。すなわち、コプレーナ線路同士を接続する必要がある。しかし、高周波伝送線路終端部以外において、高周波伝送線路の伝送モードはマイクロストリップ線路的であるので、信号導体配線とそれに対向する接地導体層との間の容量が特性に大きな影響を与えることとなる。上記発明では、高周波伝送線路終端部において、信号導体配線の線幅が細くなっているので、信号導体配線と対向する接地導体層との間の容量が低減することとなり、相対的に、信号導体配線と両側の接地導体配線との間の容量が増加することとなる。したがって、伝送モードのスムーズな変換が可能となり、低反射な信号伝送が可能となる。なお、上記発明は、従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを用いずに課題解決が可能となる。
【００３８】
また、好ましくは、信号導体配線の終端部分における信号導体配線と接地導体配線との間隙は、他の部分と比べて細くなっているとよい。
【００３９】
これにより、信号導体配線と両側の接地導体配線との間の容量が増加することとなるので、伝送モードがスムーズに変換されることとなる。したがって、低反射な信号伝送が可能となる。なお、上記発明は、従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを用いずに課題解決が可能となる。
【００４０】
また、好ましくは、誘電体基板は、５．０以下の誘電率を有する樹脂基板であるとよい。
【００４１】
これにより、本発明の効果を最大限得ることができる。一般的には、誘電体基板として、樹脂基板やセラミック基板等を用いる。誘電体基板を構成する材料の誘電率が高いほど、誘電体基板内における実効波長が短縮されることとなる。したがって、誘電率が高い誘電体基板を用いると、配線パターン形成に高い精度が要求されることとなり、製造時のばらつきによる特性ばらつきの要因となる。そこで、本発明のように、誘電率が低い誘電体基板を用いることによって、特性ばらつきを低減することができ、所望通りの効果を得ることができる。なお、本発明は従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを必要としない。
【００４２】
また、好ましくは、第２の面には、接地導体層が形成されていない領域があり、接地導体層が形成されていない領域は、信号導体配線に対向する領域の一部であるとよい。また、接地導体層が形成されていない領域は、第１および第２の接続用貫通導体の間であって、かつ信号導体配線に対向する領域の一部であるとよい。また、接地導体層が形成されていない領域は、第１および第２の接続用貫通導体の間の領域よりも基板端に近い領域であって、かつ信号導体配線に対向する領域の一部であるとよい。
【００４３】
これにより、平行平板モードの誘起が抑制され、放射損失が低減されることとなる。なお、本発明は従来の解決方法と比較して、製造時に特殊なプロセスを必要としない。特に、第１および第２の接続用貫通導体の間の領域よりも基板端に近い領域であって、かつ信号導体配線に対向する接地導体層の一部の導体が除去されている場合、第１および第２の接続用貫通導体の上部に蓋を配置することができ、高周波パッケージの小型化という面で有利である。
【００４４】
本発明の第２の局面は、集積回路がパッケージ化された高周波パッケージであって、高周波信号を処理するための集積回路からなる高周波素子と、高周波素子を実装するための誘電体基板とを備え、誘電体基板は、誘電体基板の第１の面に形成されており、信号を伝搬するための信号導体配線と、信号導体配線を挟みかつ信号導体配線の両側に間隙が設けられるように、第１の面に形成された一対の接地導体配線と、第１の面と対向する誘電体基板の第２の面に形成された接地導体層と、一対の接地導体配線と接地導体層とを接続し、かつ信号導体配線を挟んで対向するように誘電体基板内に形成された複数の接続用貫通導体とを備え、複数の接続用貫通導体の内、信号導体配線の終端部分に最も近い位置で対向している第１および第２の接続用貫通導体は、その他の対向している一対の接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする。
【００４５】
たとえば、第１および第２の接続用貫通導体以外の対向する一対の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、第１および第２の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であるとよい。
【００４６】
より好ましくは、さらに、第１および第２の接続用貫通導体は、誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されているとよい。
【００４７】
また、さらに、誘電体基板を実装するための実装用誘電体基板を備え、実装用誘電体基板は、実装用誘電体基板の第１の実装面に形成されており、信号導体配線と接続して信号を伝搬するための実装側信号導体配線と、実装側信号導体配線を挟みかつ実装側信号導体配線の両側に間隙が設けられるように、第１の実装面に形成された一対の実装側接地導体配線と、第１の実装面と対向する実装用誘電体基板の第２の実装面に形成された実装側接地導体層と、一対の実装側接地導体配線と実装側接地導体層とを接続し、かつ実装側信号導体配線を挟んで対向するように実装用誘電体基板内に形成された複数の実装側接続用貫通導体とを備え、複数の実装側接続用貫通導体の内、実装側信号導体配線の終端部分に最も近い位置で対向している第１および第２の実装側接続用貫通導体の間隔は、その他の対向している一対の実装側接続用貫通導体の間隔に比べて、狭い間隔で配置されているとよい。
【００４８】
たとえば、第１および第２の実装側接続用貫通導体以外の対向する一対の実装側接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、第１および第２の実装側接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であるとよい。
【００４９】
より好ましくは、さらに、第１および第２の実装側接続用貫通導体は、実装用誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されているとよい。
【００５０】
また、好ましくは、高周波素子を保護するための蓋をさらに備えるとよい。
【００５１】
本発明の第３の局面は、下面にコプレーナ線路が形成されている高周波パッケージを表面実装するための誘電体基板の表面に形成された高周波回路であって、誘電体基板の第１の面に形成されており、高周波パッケージと接続して信号を伝搬するための信号導体配線と、信号導体配線を挟みかつ信号導体配線の両側に間隙が設けられるように、第１の面に形成された一対の接地導体配線と、第１の面と対向する誘電体基板の第２の面に形成された接地導体層と、一対の接地導体配線と接地導体層とを接続し、かつ信号導体配線を挟んで対向するように誘電体基板内に形成された複数の接続用貫通導体とを備え、複数の接続用貫通導体の内、信号導体配線の終端部分に最も近い位置で対向している第１および第２の接続用貫通導体は、その他の対向している一対の実装側接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする。
【００５２】
たとえば、第１および第２の接続用貫通導体以外の対向する一対の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、第１および第２の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であるとよい。
【００５３】
より好ましくは、さらに、第１および第２の接続用貫通導体は、誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されているとよい。
【００５４】
本発明の第２および第３の局面によれば、高周波信号伝送時の導波管モードの誘起および平行平板モードの誘起を抑制することができ、放射損失が低下することとなり、実用上有利である。なお、本発明は、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを要しない。
【００５５】
なお、本発明の高周波回路において、接続用貫通導体の形状は、円柱状や直方体、三角柱、六角柱等のいずれであってもよい。たとえば、接続用貫通導体の形状が三角柱や直方体、六角柱である場合、第１および第２の接続用貫通導体において、誘電体基板の端部に最も近い箇所同士の対向間隔が、その他の接続用貫通導体対の対向間隔の中で最も短く設定されていることによって、効果的に放射損失の低減を図ることができる。
【発明の効果】
【００５６】
本発明によれば、グラウンド付コプレーナ線路の終端箇所における一対の接続用貫通導体の対向間隔は、伝送周波数における導波管モード発生を抑圧するために必要な距離未満となることとなる。したがって、終端箇所に形成された一対の接続用貫通導体の中心間を結ぶ線分よりも基板端側にあたる領域においても、遮断周波数低下を抑制することができる。よって、伝送損失の増加を抑制することができる高周波回路が提供されることとなる。また、本発明の高周波回路は、従来の解決方法と比較して回路規模の増大を起こさないという利点も有している。
【発明を実施するための最良の形態】
【００５７】
（第１の実施形態）
図１Ａは、本発明の第１の実施形態に係る高周波回路の概略構成を示す断面図である。図１Ｂは、図１Ａに示す高周波回路の下面の配線パターンを示す図である。
【００５８】
図１Ａ，Ｂにおいて、第１の実施形態に係る高周波回路は、誘電体基板１と、信号導体配線２と、二つの接地導体配線３と、接地導体層４と、複数の接続用貫通導体５ａと、二つの接続用貫通導体５ｂとを含む。信号導体配線２および接地導体配線３は、誘電体基板１の下面（第１の面）に形成されている。接地導体層４は、誘電体基板１の上面（第２の面）に形成されている。
【００５９】
信号導体配線２は、誘電体基板１の下面中央部分に形成されている。二つの接地導体配線３は、誘電体基板１の下面において、信号導体配線２との間で任意の間隙が設けられるように、平行に形成されている。接地導体層４は、誘電体基板３の上面において、信号導体配線２および接地導体配線３と平行になるように形成されている。信号導体配線２と各接地導体との間の電磁界分布に基づいて、グラウンド付コプレーナ線路構造の伝送特性が決定する。
【００６０】
接続用貫通導体５ａ，５ｂは、誘電体基板１の上面から下面に向けて形成されている。接続用貫通導体５ａ，５ｂは、たとえば、誘電体基板１にドリル等で穿孔された穴の内壁にメッキ等で形成された導体からなる。接続用貫通導体５ａ，５ｂは、接地導体配線３と接地導体層４とを電気的に接続する。
【００６１】
信号導体配線２を挟む接続用貫通導体５ａの対向間隔Ｗは、設計周波数に対する誘電体基板１内の実効波長の二分の一以下である。ここで、設計周波数とは、信号導体配線２を伝送させる高周波信号の周波数帯域の上限周波数のことをいう。たとえば、信号導体配線２に高周波素子等の能動素子が接続される場合、信号導体配線２を伝送させて当該能動素子に高周波信号を入出力させることとなるので、当該能動素子に入出力させる高周波信号の周波数帯域の上限周波数を設計周波数ということになる。また、誘電率εの誘電体基板１０１における電磁波の実効波長は、自由空間における電磁波の波長を、εの２分の１乗で定義される値によって割ることによって導出される。接続用貫通導体５ａの対向間隔Ｗを設計周波数に対する誘電体基板１内の実効波長の二分の一以下とすることによって、導波管モードの誘起を避けることができる。例えば、誘電率が３である液晶ポリマーを誘電体基板１として用いる場合、対向する接続用貫通導体５ａの間の最短距離を１０００ミクロンとすれば、伝送線路構造の導波管モードの遮断周波数は８５ＧＨｚ程度になる。すなわち、８５ＧＨｚ以下の周波数帯の信号を伝送する場合、接続用貫通導体５ａにおける対向間隔Ｗを１０００ミクロンとすれば、導波管モードが抑制され、伝送損失が低く抑えられることとなる。
【００６２】
本発明において最も重要な点は、信号導体配線２の終端部に最も近く配置される一対の接続用貫通導体５ｂ間の信号導体配線２を挟んだ内側同士の対向間隔Ｗａが、伝送線路構造の導波管モード遮断のために必要な距離よりも短く設定される点である。
【００６３】
以下、図２Ａ〜Ｃを参照しながら、信号導体配線２の終端部に近い位置に信号導体配線２を挟んで形成される二つの接続用貫通導体（第１および第２の接続用貫通導体）５ｂが、本発明の高周波回路において有する役割について詳細に説明する。図２Ａは、誘電体基板１の下面における配線パターンを示す拡大図である。図２Ｂは、図２Ａに示す誘電体基板１のａｂ線における断面構造を示す図である。図２Ｃは、図２Ａに示す誘電体基板１のｃｄ線における断面構造を示す図である。
【００６４】
図２Ａにおいて、高周波伝送線路の伝送線路構造は、一対の接続用貫通導体５ｂの中心７よりも基板内側の領域Ａと、中心７よりも基板端側の領域であって、かつ接続用貫通導体５ｂの終端点までの領域Ｂと、接続用貫通導体５ｂが信号導体配線２の両側に存在しない領域Ｃとの三種類に分類できる。
【００６５】
領域Ａにおいて、接続用貫通導体５ｂよりも基板内側には、任意の数の接続用貫通導体５ａが周期的に形成されている（図１Ｂ参照）。したがって、領域Ａは、伝送方向に対して周期的に導波管モードの誘起を抑制する理想的な伝送線路であると考えられる。よって、伝送線路全体における導波管モードの遮断周波数は、最も基板端に近接して導波管モードを遮断する接続用貫通導体５ｂ間の対向最短距離Ｗａによって決定することとなる。
【００６６】
領域Ｂにおいて、一対の接続用貫通導体５ｂの形状が一般的な円柱形状である場合、一対の接続用貫通導体５ｂの対向間隔Ｗｂが基板端に近づくにつれて次第に広がっていき、最終的には、Ｗｃまで広がってしまう。対向間隔Ｗｂが広がることによって、導波管モードの遮断周波数が低下していく。したがって、伝送線路全体における放射損失を低減するためには、領域Ｂにおける導波管モードの発生を抑制する、つまり、領域Ｂにおける放射損失の低減を図る必要がある。
【００６７】
本発明では、領域Ｂにおける導波管モードの発生を抑制するために、一対の接続用貫通導体５ｂの対向間隔Ｗａを、領域Ａにおいて導波管モードを遮断するために必要な接続用貫通導体５ａの対向間隔Ｗよりも短くしている。
【００６８】
具体的には、第１の実施形態では、一対の接続用貫通導体５ｂ間の対向間隔Ｗａが、設計周波数の実効波長の二分の一未満であるとする。これによって、領域Ｂにおいても、導波管モードの発生が抑制されることとなり、伝送線路全体における放射損失の低減を図ることができる。
【００６９】
また、信号導体配線の終端部分に形成された一対の接続用貫通導体５ｂの対向間隔が短く設定されているので、誘電体基板１の上面に形成されている接地導体層４の接地が強化されることとなる。したがって、誘電体基板１と外部回路基板との接続境界面においても、超高周波帯の周波数領域まで短絡端となる。よって、誘電体基板１の下面の信号導体配線２側に形成される外部回路基板上の接地導体層（後述の図６Ａの接地導体層１５参照）と接地導体層４との重なりによって誘起される平行平板モードを抑制することができるので、放射損失の低減が図られることとなる。
【００７０】
また、誘電体基板１の上面の接地導体層４を特殊な形に形成しなくてもよいので、余分な回路面積が不要となり、省容量な回路構成の維持と放射損失の低減とを両立させることが可能となる。また、一対の接続用貫通導体５ｂの一部を誘電体基板１の端面から露出させていないので、特殊なプロセスを用いることなく放射損失の低減を図ることができ、実用上有利な効果が得られる。
【００７１】
なお、上記実施形態では、一対の接続用貫通導体５ｂ間の対向間隔Ｗａが、設計周波数の実効波長の二分の一未満であるとしたが、より好ましくは、最も基板端に近い箇所同士の対向間隔Ｗｃが、設計周波数の実効波長の二分の一未満に設定されているとするとよい。これにより、領域Ｂにおいても、必ず導波管モードの抑制が実現できるので、最も効果的に放射損失の低減を図ることができる。最も基板端に近い箇所同士の対向間隔Ｗｃを設計周波数の実効波長の二分の一未満にする方法として、典型的には、一対の接続用貫通導体５ｂ同士を近づけることが考えられる。また、一対の接続用貫通導体５ｂ同士を近づけずに、接続用貫通導体５ｂの形状を四角柱等にすることによっても、対向間隔Ｗｃを設計周波数の実効波長の二分の一未満にすることができる。
【００７２】
なお、上記実施形態では、信号導体配線２を伝送する高周波信号の周波数帯の上限周波数を設計周波数と定義したが、信号導体配線２を伝送する高周波信号の周波数帯の上限周波数の二倍を設計周波数と定義してもよい。このようにすることによって、二次高調波に対しても導波管モードを抑制することができ、放射損失の低減を図ることができる。
【００７３】
なお、接続用貫通導体５ｂは、接地導体層４の終端部分と接続用貫通導体５ｂの基板端部分との間の距離Ｗｄが誘電体基板１内の設計周波数の実効波長の四分の一未満となるように配置されるのが、最も好ましい。接続用貫通導体５ｂが、接地導体層４の終端部分から実効波長の四分の一以上離れたところに形成されている場合、接続用貫通導体５ｂと接地導体層の終端部分との間で、実効波長の四分の一に相当する周波数で高次モード共振が発生し、共振周波数近辺の周波数帯で放射損失が増大してしまう。そのため、接続用貫通導体５ｂは、接地導体層４の終端部分と接続用貫通導体５ｂの基板端部分との間の距離Ｗｄが設計周波数の実効波長の四分の一未満となるように配置されることによって、より放射損失の低減を図ることができる。
【００７４】
なお、本実施形態では、接続用貫通導体の形状が円柱状であるとしているが、接続用貫通導体の形状は、たとえば、直方体や、三角柱、六角柱等のいずれかであってもよい。
【００７５】
なお、上記では、誘電体基板において、信号導体配線および接地導体配線が形成される面を下面とし、接地導体層が形成される面を上面としたが、この関係は逆であってもよい。
【００７６】
なお、誘電体基板は、低誘電率特性を有する樹脂基板であるとよい。一般的には、誘電体基板として、樹脂基板やセラミック基板等を用いる。誘電体基板を構成する材料の誘電率が高いほど、誘電体基板内における実効波長が短縮されることとなる。したがって、誘電率が高い誘電体基板を用いると、配線パターン形成に高い精度が要求されることとなり、製造時のばらつきによる特性ばらつきの要因となる。そこで、たとえば、誘電率が５．０以下である低誘電率の誘電体基板を用いることによって、特性ばらつきを低減することができ、所望通りの効果を得ることができる。なお、本発明は従来の解決方法と比較して、省容積な回路構造での課題解決が可能であるだけでなく、製造時に特殊なプロセスを必要としない。
【００７７】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る高周波回路の配線パターンを示す拡大図である。図３において、第１の実施形態と同様の部分については、同一の参照符号を付す。図３に示すように、信号導体配線２の終端部分における幅Ｗｓ２は、終端部分以外の幅Ｗｓ１と比べて狭くなっている。
【００７８】
このように、信号導体配線２の終端部分における幅Ｗｓ２を狭くすることによって、接地導体層４と信号導体配線２との間の容量を減少させることができ、結果、相対的に接地導体配線３と信号導体配線２との間の容量を増大させることができる。これによって、マイクロストリップ線路的な伝送モードからコプレーナ線路的な伝送モードへのスムーズな変換が行われることとなり、伝送する高周波信号の反射を低減することができる。
【００７９】
Ｗ＝２×Ｗｐ＋２×Ｗｇ１＋Ｗｓ１である。したがって、一対の接続用貫通導体５ｂの対向間隔Ｗａ，Ｗｃは、信号導体配線２の幅と、信号導体配線２と接地導体配線３との間の間隙と、接地導体配線３の端から接続用貫通導体の壁部までの最短間隔とに大きく依存する。すなわち、対向間隔Ｗａ，Ｗｃをどのような値にするかは、採用プロセスルールに大きく依存することとなる。したがって、採用プロセスルールによっては、Ｗｇ１やＷｐの値に制限が加えられているため、Ｗｇ１やＷｐを調整しても信号導体配線２の線幅を所望の値にすることができない場合がある。第２の実施形態においては、信号導体配線２の終端部の幅Ｗｓ２を短くすることによって、所望のＷａおよびＷｃを得ている。したがって、第２の実施形態によれば、Ｗｇ１やＷｐに制限が加えられている採用プロセスルールを用いたとしても、放射損失を低減した低反射な高周波回路が提供されることとなる。
【００８０】
（第３の実施形態）
図４は、本発明の第３の実施形態に係る高周波回路の配線パターンを示す拡大図である。図４において、第１の実施形態と同様の部分については、同一の参照符号を付す。図４に示すように、信号導体配線２の終端部分において、信号導体配線２と接地導体配線３との間の間隙Ｗｇ２は、終端部分以外における間隙Ｗｇ１に比べて狭くなっている。
【００８１】
このように、信号導体配線の終端部分における接地導体配線３との間隙Ｗｇ２を狭くすることによって、接地導体配線３と信号導体配線２との間の容量を増大させることができ、その結果、相対的に接地導体層４と信号導体配線２との間の容量を減少させることができる。これによって、マイクロストリップ線路的な伝送モードからコプレーナ線路的な伝送モードへのスムーズな変換が行われることとなり、伝送する高周波信号の反射を低減することができる。
【００８２】
Ｗ＝２×Ｗｐ＋２×Ｗｇ１＋Ｗｓ１である。したがって、一対の接続用貫通導体５ｂの対向間隔Ｗａ，Ｗｃは、信号導体配線２の幅と、信号導体配線２と接地導体配線３との間の間隙と、接地導体配線３の端から接続用貫通導体の壁部までの最短間隔とに大きく依存する。すなわち、対向間隔Ｗａ，Ｗｃをどのような値にするかは、採用プロセスルールに大きく依存することとなる。したがって、採用プロセスルールによっては、ＷｐやＷｓ１の値に制限が加えられているため、ＷｐやＷｓ１を調整しても信号導体配線２の線幅を所望の値にすることができない場合がある。第３の実施形態においては、信号導体配線２の終端部における接地導体配線との間隙を狭くすることによって、所望のＷａおよびＷｃを得ている。したがって、第３の実施形態によれば、ＷｐやＷｓ１に制限が加えられている採用プロセスルールを用いたとしても、放射損失を低減した低反射な高周波回路が提供されることとなる。
【００８３】
（第４の実施形態）
図５Ａ，Ｂは、本発明の第４の実施形態に係る高周波回路の配線パターンを示す拡大図である。図５Ａ，Ｂにおいて、第１の実施形態と同様の部分については、同一の参照符号を付す。図５Ａは、誘電体基板１の下面の配線パターンを示す拡大図である。図５Ｂは、誘電体基板１の上面の配線パターンを示す拡大図である。
【００８４】
図５Ａに示すように、誘電体基板１の下面の配線パターンは、第１の実施形態と同様である。一方、図５Ｂに示すように、誘電体基板１の上面の配線パターンは、第１の実施形態と異なり、接地導体層４ａに特徴がある。
【００８５】
図５Ｂに示すように、接地導体層４ａにおいて、信号導体配線２の終端部分に対向する領域が除去されている。すなわち、一対の接続用貫通導体５ｂが対向する領域よりも誘電体基板１の端面８に近い側の領域Ｄの内、信号導体配線２に対向する部分が除去されている。これによって、平行平板モードの誘起が抑制されることとなり、放射損失の低減が可能となる。
【００８６】
なお、除去されている領域は、一対の接続用貫通導体の間であって、かつ信号導体配線２に対向している接地導体層４の一部であってもよい。これによって、平行平板モードの誘起が抑制されることとなり、放射損失の低減が可能となる。
【００８７】
なお、上記実施形態では、第１の実施形態における配線パターンを用いることとしたが、第２または第３の実施形態における配線パターンを用いることとしてもよい。
【００８８】
（第５の実施形態）
図６Ａ〜Ｃは、本発明の第５の実施形態に係る高周波パッケージが外部回路基板に表面実装されたときの構成を示す図である。図６Ａは、概略断面図である。図６Ｂは、誘電体基板１の上面に形成される導体の配線パターンを示す図である。図６Ｃは、誘電体基板１の下面に形成される導体の配線パターンを示す図である。図６Ａ〜Ｃにおいて、第１の実施形態と同様の部分については、同一の参照符号を付す。
【００８９】
図６Ａにおいて、高周波パッケージは、高周波信号を処理するための集積回路からなる高周波素子１０と、誘電体基板１と、蓋９とを備える。外部回路基板１３は、誘電体からなっており、高周波パッケージを表面実装するための実装用誘電体基板である。図６Ｂに示すように、誘電体基板１の上面には、接地導体層４と、二つの信号導体配線２ａと、接地導体領域４ｂとが形成されている。図６Ｃに示すように、誘電体基板１の下面には、二つの信号導体配線２と、信号導体配線２との間に任意の間隙が設けられるように形成された二つの接地導体配線３と、接地導体領域４ｃとが形成されている。信号導体配線２ａ，２、接地導体層４および接地導体配線３によって、グラウンド付コプレーナ線路構造が形成されることとなる。
【００９０】
信号導体配線２ａの一端は、ワイヤ１１によって、高周波素子１０と接続される。なお、ワイヤ１１は、リボン等であってもよい。また、高周波素子１０は、表面を下向きにして、導体バンプを介して実装されてもよい。すなわち、高周波素子１０は、フリップチップ実装等のワイヤレスボンディングによって実装されてもよい。信号導体配線２ａの他端は、誘電体基板１を貫通して形成された接続用貫通導体１２によって、信号導体配線２の一端と接続される。高周波素子１０からの高周波信号または高周波素子１０の高周波信号は、ワイヤ１１、信号導体配線２ａ、接続用貫通導体１２、および信号導体配線２を介して、接地されることなく伝送する。
【００９１】
接地導体領域４ｂは、誘電体基板１の上面において、高周波素子１０の直下に位置するように形成されている。接地導体領域４ｂは、接地導体層４と電気的に接続されている。接地導体領域４ｂは、誘電体基板１を貫通する複数の接続用貫通導体４ｄによって、誘電体基板１の下面に形成された接地導体領域４ｃに接続される。接地導体領域４ｃは、接地導体配線３と電気的に接続されている。これにより、接地導体領域４ｄには、高周波接地が供給される。接地導体配線３と接地導体層４との間には、任意の数の接続用貫通導体５ａと、基板端に配置された四つの接続用貫通導体５ｂとが形成されている。各接続用貫通導体５ａは、接地導体配線３と接地導体層４とを電気的に接続し、高周波接地を強化する。接続用貫通導体５ｂは、第１の実施形態で示したように、導波管モードの誘起を効果的に抑制することができるような対向間隔となるように配置されている。
【００９２】
図７Ａは、外部回路基板１３の上面に形成される導体の配線パターンの一例を示す図である。図７Ｂは、外部回路基板１３の下面に形成される導体の配線パターンの一例を示す図である。
【００９３】
外部回路基板１３は、高周波パッケージを表面実装するための基板である。図７Ａに示すように、外部回路基板１３の上面には、二つの信号導体配線１４と、二つの接地導体配線１６と、接地導体領域１６ｂとが形成されている。図７Ｂに示すように、外部回路基板１３の下面には、接地導体層１５が形成されている。
【００９４】
信号導体配線１４は、半田１７によって、信号導体配線２と電気的に接続される。接地導体配線１６は、半田１７によって、接地導体配線３と電気的に接続される。信号導体配線１４と接地導体配線１６との間には、間隙が設けられている。
【００９５】
接地導体領域１６ｂは、高周波素子１０の真下方向に形成されている。接地導体領域１６ｂは、半田１７によって、接地導体領域４ｃと電気的に接続される。接地導体領域１６ｂは、外部回路基板１３を貫通する接続用貫通導体１６ｄによって、接地導体層１５と接続される。これにより、接地導体領域１６ｄには、高周波接地が供給される。接地導体配線１６と接地導体層１５との間には、任意の数の接続用貫通導体５ｃと、基板端に配置された四つの接続用貫通導体５ｄとが形成されている。各接続用貫通導体５ｃは、接地導体配線１６と接地導体層１５とを電気的に接続し、高周波接地の程度を強化する。信号導体配線１４の終端部分における一対の接続用貫通導体５ｄは、第１の実施形態で示したように、導波管モードの誘起を効果的に抑制することができるような対向間隔となるように配置されている。
【００９６】
外部回路基板１３は、上記のような線路構成を有するので、グラウンド付コプレーナ線路として機能し、高周波素子１０からの高周波信号または高周波素子１０への高周波信号を接地することなく伝送することができる。
【００９７】
このように、第５の実施形態では、誘電体基板および外部回路基板の両方において、信号導体配線の終端部分における一対の接続用貫通導体が、導波管モードの誘起を効果的に抑制することができるような対向間隔となるように配置されているので、信号導体配線の終端部分における導波管モードの発生を抑制することができるので、放射損失の低減を図ることが可能となり、伝送損失を抑制した実装構造が提供されることとなる。
【００９８】
なお、第５の実施形態では、信号導体配線の幅が均一であるとしたが、第２の実施形態に示したように、終端部分が狭くなっている信号導体配線を誘電体基板および／または外部回路基板に採用するようにしてもよい。
【００９９】
なお、第５の実施形態では、接地導体配線の幅が均一であるとしたが、第３の実施形態に示したように、信号導体配線の終端部分が太くなるような接地導体配線を用いるようにしてもよい。
【０１００】
なお、第５の実施形態においても、第４の実施形態と同様、誘電体基板および／または外部回路基板における接地導体層の一部が除去されているように構成してもよい。
【０１０１】
なお、第５の実施形態において、誘電体基板１の下面、または、外部回路基板１３の上面に全面に渡ってグラウンド付コプレーナ線路が構成されることとしたが、本発明の原理を適用しているのであれば、線路構成は、必ずしもこれに限定されるものではない。たとえば、マイクロストリップ線路が一部に構成されていてもよい。
【０１０２】
なお、外部回路基板１３において、接地導体層１５は、外部回路基板１３の内部に形成されていてもよい。また、接地導体配線１６を設けず、外部回路基板１３をマイクロストリップ線路として機能させてもよい。
【０１０３】
なお、上記実施形態において、設計周波数は、無線通信システムにおいて使用する帯域の上限周波数以上であることが好ましい。このように設計周波数を設定することによって、内部に搭載される高周波素子の良好な利得、雑音、および周波数変換特性を損なうことなく、当該高周波素子を機能させることができる。
【０１０４】
また、上記実施形態において、さらに好ましくは、設計周波数は、無線通信システムにおいて使用する帯域の上限周波数の二倍高調波の周波数以上であるとよい。このように設計周波数を設定することによって、内部に搭載される高周波素子の良好な歪特性を損なうことなく、当該高周波素子を機能させることができる。
【０１０５】
実際に本発明の効果を立証するために、本発明者は、以下に示す第１〜第１０の実施例を用いて、高周波回路の伝送特性を測定した。測定に用いた評価用配線基板を実装した場合の全体構造は、図６Ａに示すような構造となる。図８は、実際に実装した評価用配線基板における配線パターンを示す図である。
【０１０６】
図８に示すように、接続用貫通導体５ａの対向間隔をＷとし、接続用貫通導体５ｂの対向間隔をＷａとし、接続用貫通導体５ｂの誘電体基板１の端部に最も近い箇所同士の距離をＷｃとし、信号導体配線２の中央部分における接地導体配線３と間の間隙をＷｇ１とし、信号導体配線２の終端部分における接地導体配線３と間の間隙をＷｇ２とし、信号導体配線２の中央部分における幅をＷｓ１とし、信号導体配線２の終端部分における幅をＷｓ２とし、信号導体配線２の終端部分における接続用貫通導体５ｂの端部と信号導体配線２側の接地導体配線３の端部との間の距離をＷｐとする。なお、図８では、Ｗｇ１とＷｇ２とが異なっており、Ｗｓ１とＷｓ２とが異なっているように記載しているが、比較例および実施例によっては、これらが同一である場合もある。同一であるか否かは、以下の説明で明らにしておく。
【０１０７】
まず、第１〜第１０の実施例に共通する条件について説明する。第１〜第１０の実施例では、共に、誘電体基板１として、誘電率が３であり、厚さが１２５ミクロンである液晶ポリマー基板を用いた。誘電体基板１の上面には、誘電体左右端面部から長さ１００ミクロン以内の端部を除いて、全面にわたって接地導体層４が形成されている。なお、接地導体層４は、紙面裏面に相当するので、図８では、引き出し線を点線とした。
【０１０８】
誘電体基板１の下面には中央部分の線幅がＷｓ１の信号導体配線２と、信号導体配線２の両側にＷｇ１だけ離して線幅６００ミクロンの二つの接地導体配線３とが形成されている。なお、誘電体基板１の信号伝送方向の長さは２０００ミクロンである。
【０１０９】
誘電体基板１の左右両端は、配線ルールによって、基板終端部まで導体を形成することができない。そのため、誘電体基板は、左右両端部分に１００ミクロンずつ導体が形成されていない領域を有している。導体パターンは、厚さ４０ミクロンの銅によって形成されている。接地導体配線３と接地導体層４とを接続する接続用貫通導体５ａ，５ｂは、ドリルを用いて誘電体基板１を貫通する空孔を半径１００ミクロンで設けた後、めっきプロセスによって空孔の側面部を平均厚さ２０ミクロンにわたって導体化することによって形成されている。接続用貫通導体５ａ，５ｂの内部は、一部空孔のままとした。
【０１１０】
プロセスルールの制限により、接続用貫通導体５ｂの端部から信号導体配線２側の接地導体配線３の端部までの距離Ｗｐの最小値は、２００ミクロンであると設定した。
外部回路基板として、誘電率が２．５、厚さが２００ミクロンのテフロン（登録商標）基板を使用した。外部回路基板の製造に用いるプロセスルールは、誘電体基板１に関するプロセスルールと同一である。
【０１１１】
表１は、第１および第２の比較例、ならびに第１および第２の実施例について、８７ＧＨｚおけるＳ２１およびＭＡＧの測定結果を示す。ここで、Ｓ２１は、伝送特性を示すＳパラメータの中で通過強度を示す。ＭＡＧは、最大有能電力利得のことを指す。ＭＡＧは、入出力のインピーダンス不整合による通過損失の劣化の影響を排除した損失を表す指標であるので、より定量的な放射損失の指標として用いることができる。以下、表１を参照しながら、第１および第２の比較例、ならびに第１および第２の実施例について説明する。
【表１】
第１および第２の比較例、ならびに第１および第２の実施例での共通の条件は、Ｗｓ１を２００ミクロンとし、Ｗｇ１を２００ミクロンとして、グラウンド付コプレーナ線路としての特性インピーダンスがほぼ５０Ωとなるように設定した。接続用貫通導体５ａ間の最短距離Ｗは、１０００ミクロンとした。８５ＧＨｚの信号は、誘電体基板１内において実効波長の二分の一の長さが１０２０ミクロンとなるので、導波管モードの遮断周波数は８５ＧＨｚ程度である。すなわち、周波数が８５ＧＨｚ付近で、導波管モードが誘起され始める。したがって、第１および第２の実施例、ならびに第１および第２の比較例は、設計周波数が８５ＧＨｚであるとして設計されたものと考えることができる。
【０１１３】
第１の比較例では、Ｗｓ２を２００ミクロンとし、Ｗｇ２を２００ミクロンとし、接続用貫通導体５ｂの対向間隔Ｗａを１０００ミクロンとした。接続用貫通導体５ｂの半径を１００ミクロンとしているので、Ｗｃは１２００ミクロンとなる。このとき、８７ＧＨｚにおけるＳ２１は、−４．７９ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−２．２１ｄＢとなった。
【０１１４】
第２の比較例では、Ｗｓ２を２００ミクロンとし、Ｗｇ２を１５０ミクロンとし、接続用貫通導体５ｂの対向間隔Ｗａを１０００ミクロンとした。このとき、８７ＧＨｚにおけるＳ２１は、−５．３６ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−２．２２ｄＢとなった。
【０１１５】
第１の実施例では、Ｗｓ２を２００ミクロンとし、Ｗｇ２を１５０ミクロンとし、Ｗａを９５０ミクロンとした。このとき、Ｗｃは、１１５０ミクロンとなる。Ｗａが９５０ミクロンであるので、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数は、９１ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−４．２１ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−２．０１ｄＢとなった。
【０１１６】
第２の実施例では、Ｗｓ２を２００ミクロンとし、Ｗｇ２を１５０ミクロンとし、Ｗａを９００ミクロンとした。このとき、Ｗｃは、１１００ミクロンとなる。Ｗａが９００ミクロンであるので、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数は、９６ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−３．４１ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．８１ｄＢとなった。
【０１１７】
表１に示す結果において、第１の比較例と第１および第２の実施例との比較から分かるように、最も基板端に近い一対の接続用貫通導体５ｂの対向間隔Ｗａを接続用貫通導体５ａの対向間隔Ｗよりも短くして、設計周波数８５ＧＨｚの実効波長の二分の一未満の値へと設定することによって、導波管モードの誘起が抑制され、通過損失の低減という有利な効果が得られることが分かった。
【０１１８】
また、入出力端子において５０Ω測定系との間での不整合があった場合にも通過損失の劣化が起こることを考慮して、先述のように、表１には、より定量的な放射損失の指標としてＭＡＧについても示した。ＭＡＧは、入出力のインピーダンス不整合による通過損失の劣化の影響を排除した損失を表す指標である。ＭＡＧの比較によっても、最も基板端に近い一対の接続用貫通導体５ｂの対向間隔を従来よりも減じることにより、導波管モード誘起が抑制され、放射損失が低減されたことが証明された。なお、第１の比較例と第２の比較例との比較より、基板端部付近のＷｇ２を減じることによって不整合が起き、通過損失が増大していることが分かる。しかし、第１の実施例および第２の実施例では、Ｗｓ２、Ｗｇ２の設定が第２の比較例と同様であるにもかかわらず、通過損失が低減している。したがって、第１の実施例および第２の実施例が第１の比較例と比べて通過損失低減の効果を得たことは、不整合の改善ではなく、放射損失の低減に起因するものであることが明らかに証明された。
【０１１９】
表２は、第３の比較例、ならびに第３および第４の実施例について、８７ＧＨｚおけるＳ２１およびＭＡＧの測定結果を示す。以下、表２を参照しながら、第３の比較例、ならびに第３および第４の実施例について説明する。
【表２】
第３の比較例、ならびに第３および第４の実施例における共通の条件は、Ｗｓ１が２００ミクロンであり、Ｗｇ１が２００ミクロンであり、Ｗｓ２が１５０ミクロンであり、Ｗｇ２が１５０ミクロンであり、Ｗが１０００ミクロンであるとした。
【０１２１】
第３の比較例では、Ｗａを１０００ミクロンとして測定を行った。このとき、８７ＧＨｚにおけるＳ２１は、−６．２１ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．８８ｄＢとなった。
【０１２２】
第３の実施例では、Ｗａを９００ミクロンとして測定を行った。接続用貫通導体５ｂの半径を１００ミクロンとしているので、最も基板端に近接した箇所同士の接続用貫通導体５ｂの間の対向間隔Ｗｃは、１１００ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が９１ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が７８ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−４．０２ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．５９ｄＢとなった。
【０１２３】
第４の実施例では、Ｗａを８５０ミクロンとして測定を行った。接続用貫通導体５ｂの半径を１００ミクロンとしているので、この場合、最も基板端に近接した箇所同士の接続用貫通導体５ｂの間の対向間隔Ｗｃは、１０５０ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が９６ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が８２．５ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−３．３９ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．４７ｄＢとなった。
【０１２４】
表２に示す結果において、第３の比較例と第３および第４の実施例との比較からわかるように、最も基板端に近い接続用貫通導体５ｂの対向間隔を従来よりも短くし、設計周波数８５ＧＨｚの実効波長の二分の一未満の値へと設定することにより、導波管モード誘起が抑制され、通過損失の低減という有利な効果が得られた。また、ＭＡＧの比較によっても、最も基板端に近い一対の接続用貫通導体５ｂの対向間隔を従来よりも短くすることにより、導波管モード誘起が抑制され、放射損失が低減されたことが証明された。
【０１２５】
表３は、第４および第５の比較例、ならびに第５〜７の実施例について、８７ＧＨｚおけるＳ２１およびＭＡＧの測定結果を示す。以下、表３を参照しながら、第４および第５の比較例、ならびに第５〜７の実施例について説明する。
【表３】
第４の比較例、ならびに第５〜７の実施例における共通の条件は、Ｗｓ１が２００ミクロンであり、Ｗｇ１が２００ミクロンであり、Ｗｓ２が１５０ミクロンであり、Ｗｇ２が１００ミクロンであり、Ｗが１０００ミクロンであるとした。
【０１２７】
第４の比較例では、Ｗａを１０００ミクロンとして測定を行った。このとき、８７ＧＨｚにおけるＳ２１は、−６．４３ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．８４ｄＢとなった。
【０１２８】
第５の実施例では、Ｗａを９００ミクロンとして測定を行った。このとき、Ｗｃは、１１００ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が９１ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が７８ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−３．７８ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．５８ｄＢとなった。
【０１２９】
第６の実施例では、Ｗａを８００ミクロンとして測定を行った。このとき、Ｗｃは、１０００ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が１０１ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が８７ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−２．４７ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．３７ｄＢとなった。
【０１３０】
第７の実施例では、Ｗａを７５０ミクロンとして測定を行った。このとき、Ｗｃは、９５０ミクロンとなる。この条件において、Ｗの代わりに、Ｗａを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が１０６ＧＨｚ程度となることが分かる。一方、Ｗの代わりに、Ｗｃを用いて導波管モードの遮断周波数を導出することによって、一対の接続用貫通導体５ｂ間近傍における導波管モードの遮断周波数が９１ＧＨｚ程度となることがわかる。このとき、８７ＧＨｚにおけるＳ２１は、−２．３９ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．３６ｄＢとなった。
【０１３１】
第５の比較例では、基本的にはＷａを１０００ミクロンのままにしておくが、基板内部の領域において、基板の両端から数えてそれぞれ二つ目の二対の接続用貫通導体５ａについてのみ対向間隔Ｗを８００ミクロンと短くして測定を行った。このとき、８７ＧＨｚにおけるＳ２１は、−５．８ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．９６ｄＢとなった。
【０１３２】
表３に示す結果において、第４の比較例と第５〜第７の実施例との比較から分かるように、最も基板端に近い接続用貫通導体５ｂの対向間隔を従来よりも短くし、設計周波数８５ＧＨｚの実効波長の二分の一未満の値へと設定することによって、導波管モード誘起が抑制され、通過損失が低減されていくという有利な効果が得られることが分かった。また、ＭＡＧの比較によっても、最も基板端に近い一対の接続用貫通導体５ｂの対向間隔を従来よりも短くすることによって、導波管モード誘起が抑制され、放射損失が低減されたことが証明された。
【０１３３】
また、両基板端の領域において、伝送する８７ＧＨｚの信号が導波管モードへ変換されないための条件は、基板端部の接続用貫通導体５ｂにおいて最も基板端部に近い個所同士の対向間隔Ｗｃを、誘電体基板１内における８７ＧＨｚの信号の実効波長の二分の一である１０００ミクロン未満とする設定であるが、この条件がすでに満たされている第６の実施例と、更にＷｃを短くした第７の実施例とにおいては、通過損失、ＭＡＧともにほぼ同程度の値へと収束しつつある結果が得られており、本発明の原理の有効性が明確に証明された。
【０１３４】
また、第５の比較例と第４の比較例と比べる。接続用貫通導体５ａ，５ｂの周辺において、Ｗｐの最小値を２００ミクロンとするために、Ｗｇ２を１００ミクロンへと低減したため、表３に示したとおり、第４の比較例と第５の比較例との間では、整合に変化が生じている。そのため、両者の特性は完全には一致していない。しかし、通過損失、ＭＡＧともに、第５の比較例は、第６の実施例よりもむしろ第４の比較例に近い特性となっている。すなわち、第６の実施例において得られた第４の比較例と比較した場合の特性改善は、接続用貫通導体５ａの対向間隔を短くした第５の比較例によっては得られない。つまり、両基板端に近接した領域における接続用貫通導体５ｂの対向間隔Ｗａを短くすることが、本発明の効果を得るために最も有効であって、基板両端以外の領域における接続用貫通導体５ａの対向間隔Ｗを短くしても、それほど有利な効果が得られないことが証明された。
【０１３５】
表４は、第４および第６の比較例、ならびに第６および第８の実施例について、８７ＧＨｚおけるＳ２１およびＭＡＧの測定結果を示す。以下、表４を参照しながら、第４および第６の比較例、ならびに第６および第８の実施例について説明する。
【表４】
第４の比較例および第６の実施例で採用した条件および測定結果は、表３に示したものと同様である。第６の比較例では、第４の比較例で採用した条件に加えて、誘電体基板１の上面に形成された接地導体層４の一部を除去するという条件が加えられている。接地導体層４における導体の除去領域は、図５Ｂに示すように、接続用貫通導体５ｂが対向する領域よりも基板端面に近い領域であって、かつ信号導体配線２の終端部分に対向する領域である。第８の実施例についても、第６の実施例で採用した条件に加えて、第６の比較例と同様に、接地導体層４の一部が除去されていることとした。
【０１３７】
表４に示す結果において、第６の実施例と第８の実施例との特性を比較すると、接地導体層４の一部を除去することによって、通過損失およびＭＡＧについての特性が改善されたことが明らかとなった。
【０１３８】
また、第４の比較例と第６の比較例とを比べることによって、接地導体層４の一部を除去するだけでも、通過損失およびＭＡＧについての特性が改善されることが分かる。しかし、第６の比較例と第８の実施例とを比べることによって、接続用貫通導体５ｂの対向間隔Ｗａを短くし、かつ接地導体層４の一部を除去することによって、より一層の特性改善が得られることが明らかとなった。
【０１３９】
表５は、第７、第９および第１０の実施例について、８７ＧＨｚにおけるＳ２１およびＭＡＧの測定結果を示す。以下、表５を参照しながら、第７、第９および第１０の実施例について説明する。
【表５】
第９および第１０の実施例において、誘電体基板１における配線パターンは、第７の実施例と同様であるが、外部回路基板１３内における接続用貫通導体の配置に本発明に係る第５の実施形態を採用している。以下の説明では、図７Ａ，Ｂを援用することとする。
【０１４１】
第７の実施例において、外部回路基板１３の上面に形成された信号導体配線１４の両側に配置された接地導体配線１６と下面に形成された接地導体層１５とを接続する接続用貫通導体５ｃ，５ｄの内、信号導体配線１４の終端部分付近の接続用貫通導体５ｄの対向間隔が従来通り１０００ミクロンであるとした。この条件において、最も接続個所に近い接続用貫通導体５ｂの対向間隔を用いて外部回路基板中の信号伝送における、導波管モードの遮断周波数を導出したところ、９４ＧＨｚ程度となる。また、接続用貫通導体５ｄの半径は１００ミクロンとしているので、接続用貫通導体５ｄにおいて、最も外部との接続箇所に近接した箇所同士の対向間隔は、１２００ミクロンとなる。この条件において、接続箇所近傍における、導波管モードの遮断周波数を導出したところ、７８ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−２．３９ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．３６ｄＢとなった。
【０１４２】
第９の実施例では、接続用貫通導体５ｄの対向間隔が９００ミクロンであるとする。この条件において、この条件において、最も接続個所に近い接続用貫通導体５ｄの対向間隔を用いて外部回路基板中の信号伝送における導波管モードの遮断周波数を導出したところ、１０４ＧＨｚ程度となる。また、接続用貫通導体５ｄの半径は１００ミクロンとしているので、接続用貫通導体５ｄにおいて、最も外部との接続箇所に近接した箇所同士の対向間隔は、それぞれ１１００ミクロンとなる。この条件において、接続箇所近傍における、導波管モードの遮断周波数を導出したところ、８５ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−１．８ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．２２ｄＢとなった。
【０１４３】
第１０の実施例では、接続用貫通導体５ｄの対向間隔が８００ミクロンであるとする。この条件において、この条件において、最も接続個所に近い接続用貫通導体５ｄの対向間隔を用いて外部回路基板中の信号伝送における導波管モードの遮断周波数を導出したところ、１１８ＧＨｚ程度となる。また、接続用貫通導体５ｄの半径は１００ミクロンとしているので、接続用貫通導体５ｄにおいて、最も外部との接続箇所に近接した箇所同士の対向間隔は、それぞれ９００ミクロンとなる。この条件において、接続箇所近傍における、導波管モードの遮断周波数を導出したところ、１０４ＧＨｚ程度となる。このとき、８７ＧＨｚにおけるＳ２１は、−１．７５ｄＢとなった。また、８７ＧＨｚにおけるＭＡＧは、−１．１９ｄＢとなった。
【０１４４】
表５に示す結果において、第７の実施例と第９および第１０の実施例との特性を比較すると、通過損失、ＭＡＧの特性がともに改善されたことが明らかとなった。よって、外部回路基板１３においても、最も基板端に近い接続用貫通導体５ｄの対向間隔を従来よりも短くし、設計周波数９４ＧＨｚの実効波長の二分の一未満の値へと設定することにより、導波管モード誘起が抑制され、通過損失の低減という有利な効果が得られることが分かった。
【産業上の利用可能性】
【０１４５】
本発明に係る高周波回路は、高周波信号の伝送損失を低減することができ、通信等の分野において有用である。
【図面の簡単な説明】
【０１４６】
【図１Ａ】本発明の第１の実施形態に係る高周波回路の概略構成を示す断面図
【図１Ｂ】図１Ａに示す高周波回路の下面の配線パターンを示す図
【図２Ａ】電体基板１の下面における配線パターンを示す拡大図
【図２Ｂ】図２Ａに示す誘電体基板１のａｂ線における断面構造を示す図
【図２Ｃ】図２Ａに示す誘電体基板１のｃｄ線における断面構造を示す図
【図３】本発明の第２の実施形態に係る高周波回路の配線パターンを示す拡大図
【図４】本発明の第３の実施形態に係る高周波回路の配線パターンを示す拡大図
【図５Ａ】本発明の第４の実施形態において誘電体基板１の下面の配線パターンを示す拡大図
【図５Ｂ】図５Ａに示す誘電体基板１の上面の配線パターンを示す拡大図
【図６Ａ】本発明の第５の実施形態に係る高周波パッケージが外部回路基板に表面実装されたときの概略断面図
【図６Ｂ】図６Ａに示す誘電体基板１の上面に形成される導体の配線パターンを示す図
【図６Ｃ】図６Ａに示す誘電体基板１の下面に形成される導体の配線パターンを示す図
【図７Ａ】図６Ａに示す外部回路基板１３の上面に形成される導体の配線パターンの一例を示す図
【図７Ｂ】図６Ａに示す外部回路基板１３の下面に形成される導体の配線パターンの一例を示す図
【図８】実施例において、実際に実装した評価用配線基板における配線パターンを示す図
【図９Ａ】従来の高周波パッケージが外部回路基板に表面実装されたときの構成概略を示す断面図
【図９Ｂ】図９Ａに示す誘電体基板１０１の上面に形成される導体の配線パターンを示す図
【図９Ｃ】図９Ａに示す誘電体基板１０１の下面に形成される導体の配線パターンを示す図
【図１０Ａ】外部回路基板１１３の上面に形成される導体の配線パターンの一例を示す図
【図１０Ｂ】外部回路基板１１３の下面に形成される導体の配線パターンの一例を示す図
【図１１】図９Ｂ，Ｃに示す誘電体基板１０１のＡＢ線における断面構造を示す図
【符号の説明】
【０１４７】
１ 誘電体基板
２ 信号導体配線
３ 接地導体配線
４ 接地導体層
５ａ，５ｂ 接続用貫通導体
Claims (20)
- 誘電体基板の表面に形成されている高周波回路であって、
前記誘電体基板の第１の面に形成されており、信号を伝搬するための信号導体配線と、
前記信号導体配線を挟みかつ前記信号導体配線の両側に間隙が設けられるように、前記第１の面に形成された一対の接地導体配線と、
前記第１の面と対向する前記誘電体基板の第２の面に形成された接地導体層と、
前記一対の接地導体配線と前記接地導体層とを接続し、かつ前記信号導体配線を挟んで対向するように前記誘電体基板内に形成された複数の接続用貫通導体とを備え、
前記複数の接続用貫通導体の内、前記信号導体配線の終端部分に最も近い位置で対向している第１および第２の接続用貫通導体は、その他の対向している一対の前記接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする、高周波回路。 - 前記第１および第２の接続用貫通導体以外の対向する一対の前記接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、
前記第１および第２の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であることを特徴とする、請求項１に記載の高周波回路。 - さらに、前記第１および第２の接続用貫通導体は、前記誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されていることを特徴とする、請求項２に記載の高周波回路。
- 前記第１および第２の接続用貫通導体は、それぞれ、前記接地導体層の端部との間隔が設計周波数の実効波長の四分の一未満となるように配置されていることを特徴とする、請求項１に記載の高周波回路。
- 前記信号導体配線は、終端部分が他の部分と比べて細くなっていることを特徴とする、請求項１に記載の高周波回路。
- 前記信号導体配線の終端部分における前記信号導体配線と前記接地導体配線との間隙は、他の部分と比べて細くなっていることを特徴とする、請求項１に記載の高周波回路。
- 前記誘電体基板は、５．０以下の誘電率を有する樹脂基板であることを特徴とする、請求項１に記載の高周波回路。
- 前記第２の面には、前記接地導体層が形成されていない領域があり、
前記接地導体層が形成されていない領域は、前記信号導体配線に対向する領域の一部であることを特徴とする、請求項１に記載の高周波回路。 - 前記接地導体層が形成されていない領域は、前記第１および第２の接続用貫通導体の間であって、かつ前記信号導体配線に対向する領域の一部であることを特徴とする、請求項８に記載の高周波回路。
- 前記接地導体層が形成されていない領域は、前記第１および第２の接続用貫通導体の間の領域よりも基板端に近い領域であって、かつ前記信号導体配線に対向する領域の一部であることを特徴とする、請求項９に記載の高周波回路。
- 集積回路がパッケージ化された高周波パッケージであって、
高周波信号を処理するための集積回路からなる高周波素子と、
前記高周波素子を実装するための誘電体基板とを備え、
前記誘電体基板は、
前記誘電体基板の第１の面に形成されており、信号を伝搬するための信号導体配線と、
前記信号導体配線を挟みかつ前記信号導体配線の両側に間隙が設けられるように、前記第１の面に形成された一対の接地導体配線と、
前記第１の面と対向する前記誘電体基板の第２の面に形成された接地導体層と、
前記一対の接地導体配線と前記接地導体層とを接続し、かつ前記信号導体配線を挟んで対向するように前記誘電体基板内に形成された複数の接続用貫通導体とを備え、
前記複数の接続用貫通導体の内、前記信号導体配線の終端部分に最も近い位置で対向している第１および第２の接続用貫通導体は、その他の対向している一対の前記接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする、高周波パッケージ。 - 前記第１および第２の接続用貫通導体以外の対向する一対の前記接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、
前記第１および第２の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であることを特徴とする、請求項１１に記載の高周波パッケージ。 - さらに、前記第１および第２の接続用貫通導体は、前記誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されていることを特徴とする、請求項１２に記載の高周波パッケージ。
- さらに、前記誘電体基板を実装するための実装用誘電体基板を備え、
前記実装用誘電体基板は、
前記実装用誘電体基板の第１の実装面に形成されており、前記信号導体配線と接続して信号を伝搬するための実装側信号導体配線と、
前記実装側信号導体配線を挟みかつ前記実装側信号導体配線の両側に間隙が設けられるように、前記第１の実装面に形成された一対の実装側接地導体配線と、
前記第１の実装面と対向する前記実装用誘電体基板の第２の実装面に形成された実装側接地導体層と、
前記一対の実装側接地導体配線と前記実装側接地導体層とを接続し、かつ前記実装側信号導体配線を挟んで対向するように前記実装用誘電体基板内に形成された複数の実装側接続用貫通導体とを備え、
前記複数の実装側接続用貫通導体の内、前記実装側信号導体配線の終端部分に最も近い位置で対向している第１および第２の実装側接続用貫通導体の間隔は、その他の対向している一対の前記実装側接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする、請求項１１に記載の高周波パッケージ。 - 前記第１および第２の実装側接続用貫通導体以外の対向する一対の前記実装側接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、
前記第１および第２の実装側接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であることを特徴とする、請求項１４に記載の高周波パッケージ。 - さらに、前記第１および第２の実装側接続用貫通導体は、前記実装用誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されていることを特徴とする、請求項１５に記載の高周波パッケージ。
- さらに、前記高周波素子を保護するための蓋を備える、請求項１１に記載の高周波パッケージ。
- 下面にコプレーナ線路が形成されている高周波パッケージを表面実装するための誘電体基板の表面に形成された高周波回路であって、
前記誘電体基板の第１の面に形成されており、前記高周波パッケージと接続して信号を伝搬するための信号導体配線と、
前記信号導体配線を挟みかつ前記信号導体配線の両側に間隙が設けられるように、前記第１の面に形成された一対の接地導体配線と、
前記第１の面と対向する前記誘電体基板の第２の面に形成された接地導体層と、
前記一対の接地導体配線と前記接地導体層とを接続し、かつ前記信号導体配線を挟んで対向するように前記誘電体基板内に形成された複数の接続用貫通導体とを備え、
前記複数の接続用貫通導体の内、前記信号導体配線の終端部分に最も近い位置で対向している第１および第２の接続用貫通導体は、その他の対向している一対の前記実装側接続用貫通導体の間隔に比べて、狭い間隔で配置されていることを特徴とする、高周波回路。 - 前記第１および第２の接続用貫通導体以外の対向する一対の前記接続用貫通導体の間隔は、設計周波数の実効波長の二分の一以下であって、
前記第１および第２の接続用貫通導体の間隔は、設計周波数の実効波長の二分の一未満であることを特徴とする、請求項１８に記載の高周波回路。 - さらに、前記第１および第２の接続用貫通導体は、前記誘電体基板の端部に最も近い箇所同士の間隔が設計周波数の実効波長の二分の一未満となるように配置されていることを特徴とする、請求項１９に記載の高周波回路。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002354081 | 2002-12-05 | ||
| JP2002354081 | 2002-12-05 | ||
| JP2003157912 | 2003-06-03 | ||
| JP2003157912 | 2003-06-03 | ||
| PCT/JP2003/015452 WO2004051746A1 (ja) | 2002-12-05 | 2003-12-03 | 高周波回路および高周波パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3664443B2 true JP3664443B2 (ja) | 2005-06-29 |
| JPWO2004051746A1 JPWO2004051746A1 (ja) | 2006-04-06 |
Family
ID=32473700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004570729A Expired - Lifetime JP3664443B2 (ja) | 2002-12-05 | 2003-12-03 | 高周波回路および高周波パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6985056B2 (ja) |
| JP (1) | JP3664443B2 (ja) |
| AU (1) | AU2003289129A1 (ja) |
| WO (1) | WO2004051746A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101573478B1 (ko) | 2014-08-29 | 2015-12-01 | 광운대학교 산학협력단 | 위상 보상법을 이용한 cpw 직렬 공진기 |
| KR102190809B1 (ko) * | 2020-05-07 | 2020-12-14 | 주식회사 디케이티 | 무선통신용 fpcb 케이블 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4185499B2 (ja) | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| US8154364B2 (en) * | 2006-09-01 | 2012-04-10 | Nec Corporation | High-frequency transmission line having ground surface patterns with a plurality of notches therein |
| US7518473B2 (en) * | 2007-05-09 | 2009-04-14 | Chi-Liang Ni | Methods for designing switchable and tunable broadband filters using finite-width conductor-backed coplanar waveguide structures |
| US8193880B2 (en) * | 2008-01-31 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transmitting radio frequency signal in semiconductor structure |
| US8279025B2 (en) * | 2008-12-09 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Slow-wave coaxial transmission line having metal shield strips and dielectric strips with minimum dimensions |
| US20100225425A1 (en) | 2009-03-09 | 2010-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance coupled coplanar waveguides with slow-wave features |
| FR2945895B1 (fr) * | 2009-05-20 | 2014-04-18 | Thales Sa | Dispositif d'interconnexion pour circuits electroniques, notamment des circuits electroniques hyperfrequence |
| US20120326812A1 (en) * | 2010-03-05 | 2012-12-27 | Nec Corporation | High-frequency transmission line and circuit substrate |
| JP5794218B2 (ja) * | 2012-02-14 | 2015-10-14 | 株式会社村田製作所 | 高周波信号線路及びこれを備えた電子機器 |
| FR2991108A1 (fr) | 2012-05-24 | 2013-11-29 | St Microelectronics Sa | Ligne coplanaire blindee |
| US9179548B2 (en) * | 2012-05-31 | 2015-11-03 | Corning Cable Systems Llc | Controlled-impedance out-of-substrate package structures employing electrical devices, and related assemblies, components, and methods |
| JP5720853B2 (ja) * | 2012-06-29 | 2015-05-20 | 株式会社村田製作所 | 高周波信号線路 |
| JP5542231B1 (ja) * | 2013-04-09 | 2014-07-09 | 太陽誘電株式会社 | 多層回路基板 |
| JP6215577B2 (ja) * | 2013-05-31 | 2017-10-18 | 株式会社ヨコオ | 半導体パッケージ容器、半導体装置、電子機器 |
| JP2014241482A (ja) * | 2013-06-11 | 2014-12-25 | パナソニックＩｐマネジメント株式会社 | マイクロ波回路 |
| JP5967290B2 (ja) * | 2013-07-09 | 2016-08-10 | 株式会社村田製作所 | 高周波伝送線路 |
| CN106104911B (zh) * | 2014-03-11 | 2019-03-26 | 三菱电机株式会社 | 高频封装 |
| US9867294B2 (en) * | 2015-05-22 | 2018-01-09 | Ciena Corporation | Multi-width waveguides |
| CN108370078B (zh) * | 2015-11-20 | 2020-10-27 | 古野电气株式会社 | 多层基板及雷达装置 |
| KR102646985B1 (ko) * | 2016-08-11 | 2024-03-14 | 삼성전자주식회사 | 분할 공진기 및 그를 포함하는 인쇄회로기판 |
| JP2018082110A (ja) * | 2016-11-18 | 2018-05-24 | 東芝メモリ株式会社 | 回路基板および電子機器 |
| US10665555B2 (en) * | 2018-02-07 | 2020-05-26 | Win Semiconductors Corp. | Transition structure and high-frequency package |
| KR102158304B1 (ko) * | 2018-08-30 | 2020-09-22 | 동우 화인켐 주식회사 | 고주파용 필름 전송 선로, 이를 포함하는 안테나 및 안테나가 결합된 화상 표시 장치 |
| CN109390649B (zh) * | 2018-10-25 | 2023-10-17 | 深圳市信维通信股份有限公司 | 一种微波传输线 |
| US10674598B1 (en) * | 2019-10-08 | 2020-06-02 | Cisco Technology, Inc. | Measuring effective dielectric constant using via-stub resonance |
| WO2022059113A1 (ja) * | 2020-09-17 | 2022-03-24 | 三菱電機株式会社 | 給電線路及びそれを用いたアンテナ装置 |
| CN114205994A (zh) * | 2021-11-15 | 2022-03-18 | 中科可控信息产业有限公司 | 电路板 |
| CN115343812B (zh) * | 2022-08-22 | 2023-10-17 | 德阳三环科技有限公司 | 输入输出构件和制备方法及封装基座和光器件 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US77924A (en) * | 1868-05-12 | Jacob h | ||
| US30516A (en) * | 1860-10-23 | Improved box for dropping sugar | ||
| JP3609935B2 (ja) * | 1998-03-10 | 2005-01-12 | シャープ株式会社 | 高周波半導体装置 |
| JP2001068956A (ja) * | 1999-08-27 | 2001-03-16 | Aisin Seiki Co Ltd | アンテナ用増幅装置 |
| JP3451038B2 (ja) * | 1999-08-27 | 2003-09-29 | シャープ株式会社 | 誘電体回路基板およびそれを含むミリ波半導体装置 |
| JP2001244308A (ja) * | 2000-02-25 | 2001-09-07 | Mitsubishi Electric Corp | 高周波信号用のプローブ |
| JP4376444B2 (ja) * | 2000-10-31 | 2009-12-02 | 株式会社豊田中央研究所 | 集積回路と実装基板の接続構造 |
| JP2002185201A (ja) * | 2000-12-08 | 2002-06-28 | Kyocera Corp | 高周波用配線基板 |
| US6781488B2 (en) * | 2001-03-27 | 2004-08-24 | Sumitomo Metal (Smi) Electronics Devices Inc. | Connected construction of a high-frequency package and a wiring board |
| JP2002359443A (ja) * | 2001-03-27 | 2002-12-13 | Sumitomo Metal Electronics Devices Inc | 高周波パッケ−ジと配線基板との接続構造 |
| JP2003133814A (ja) * | 2001-10-24 | 2003-05-09 | Kyocera Corp | 高周波用配線基板 |
-
2003
- 2003-12-03 AU AU2003289129A patent/AU2003289129A1/en not_active Abandoned
- 2003-12-03 JP JP2004570729A patent/JP3664443B2/ja not_active Expired - Lifetime
- 2003-12-03 WO PCT/JP2003/015452 patent/WO2004051746A1/ja active Application Filing
-
2004
- 2004-02-20 US US10/781,789 patent/US6985056B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101573478B1 (ko) | 2014-08-29 | 2015-12-01 | 광운대학교 산학협력단 | 위상 보상법을 이용한 cpw 직렬 공진기 |
| KR102190809B1 (ko) * | 2020-05-07 | 2020-12-14 | 주식회사 디케이티 | 무선통신용 fpcb 케이블 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2004051746A1 (ja) | 2006-04-06 |
| US20040174228A1 (en) | 2004-09-09 |
| AU2003289129A1 (en) | 2004-06-23 |
| US6985056B2 (en) | 2006-01-10 |
| WO2004051746A1 (ja) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3664443B2 (ja) | 高周波回路および高周波パッケージ | |
| JP3289694B2 (ja) | 高周波回路装置および通信装置 | |
| US8170629B2 (en) | Filter having impedance matching circuits | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| JP4081284B2 (ja) | 高周波集積回路モジュール | |
| JP2015056719A (ja) | 多層配線基板 | |
| EP1585184B1 (en) | Direct current cut structure | |
| JP2004363975A (ja) | 高周波回路 | |
| JP4601573B2 (ja) | 導波管変換器 | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP2002299502A (ja) | 高周波半導体素子収納用パッケージ | |
| JP4162819B2 (ja) | 高周波回路装置 | |
| JP2000174515A (ja) | コプレーナウェーブガイド−導波管変換装置 | |
| KR101938227B1 (ko) | 도파관 패키지 | |
| WO2022230286A1 (ja) | フィルタ装置およびそれを搭載した高周波フロントエンド回路 | |
| JP2012039449A (ja) | 高周波回路 | |
| JP2000183230A (ja) | 高周波回路用パッケージの実装構造 | |
| JPH11346105A (ja) | マイクロ波平面回路 | |
| JP2001053506A (ja) | 高周波用配線基板および接続構造 | |
| EP1555712A1 (en) | High frequency mode converter | |
| JP2004186606A (ja) | 高周波用パッケージの実装構造 | |
| JP2002111329A (ja) | 誘電体共振器およびフィルタ | |
| JP2000164766A (ja) | 高周波用配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050324 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |