JP6645109B2 - 液体吐出装置および駆動回路 - Google Patents

Description

本発明は、液体吐出装置および駆動回路に関する。

インクを吐出して画像や文書を印刷するインクジェットプリンターには、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることにより、ノズルから所定のタイミングで所定量のインク（液体）が吐出されて、ドットが形成される。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。

このため、源信号を増幅回路によって増幅し、駆動信号としてヘッドユニットに供給して、圧電素子を駆動する構成となっている。増幅回路としては、増幅前の源信号をＡＢ級などで電流増幅する方式が挙げられるが、エネルギー効率が悪いので、近年では、Ｄ級増幅について提案されている（特許文献１参照）。このＤ級増幅は、端的にいえば、源信号をパルス幅変調やパルス密度変調するとともに、当該変調信号にしたがって電源電圧間において直列に挿入されたハイサイドトランジスターおよびローサイドトランジスターをスイッチングし、このスイッチングによる増幅変調信号を、インダクター（コイル）とコンデンサーとを含むローパスフィルター（復調部）で復調することで、入力信号を増幅する、というものである。

特開２０１０−１１４７１１号公報

ところで、Ｄ級増幅により増幅した駆動信号で圧電素子にインクを吐出させるためには、変調信号の周波数をある程度高くする必要がある。しかしながら、比較的高い周波数の変調信号にしたがってハイサイドトランジスターおよびローサイドトランジスターをスイッチングさせると、ノイズ等の影響によって動作が不安定となる、という問題が指摘されている。
そこで、本発明のいくつかの態様の目的の一つは、圧電素子に印加する駆動信号をＤ級増幅する液体吐出装置において、動作の安定化を図るための技術を提供することにある。

上記目的の一つを達成するために、本発明の一態様に係る液体吐出装置は、駆動信号の元となる源信号をパルス変調した変調信号を生成する変調回路と、前記変調信号を増幅して増幅変調信号を生成する増幅部と、インダクターおよびコンデンサーを含み、前記増幅変調信号を平滑化して駆動信号を生成する復調部と、前記変調回路と前記増幅部と前記復調部とが実装され、表面に複数の配線パターンが形成された回路基板と、前記駆動信号が印加されることで変形する圧電素子と、内部に液滴が充填されて、前記圧電素子の変形により内部容積が変化するキャビティと、前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、を備え、前記インダクターは、巻線とコアとが一体に成形され、前記巻線が巻回される前記コアの軸方向が前記回路基板に交差するように実装され、前記回路基板上では、前記コアの軸方向と交差する領域で前記配線パターンを非形成とする、ことを特徴とする。

コアの軸方向を回路基板と交差するようにインダクターを実装する場合に、回路基板上のうち、コアの軸方向と交差する領域に配線パターンが設けられていると、当該配線パターンには、漏れ磁束による渦電流が発生して、発振周波数の不安定化や消費電力の悪化などの不都合を招く。このため、回路基板上では、コアの軸方向と交差する領域で配線パターンを非形成にすると、このような不都合を回避することができる。
上記一態様によれば、漏れ磁束による信号への干渉を低減し、回路内の発振周波数の安定性を向上させられことができ、精度良く駆動信号が生成でき、液体の誤吐出を低減できる。また、回路内における消費電力も低減できる。

なお、このような効果については、回路基板上で、コアの軸方向と交差する領域に形成された配線パターンを、他の領域に形成された他の配線パターンと電気的に非導通とする構成でも可能である。
また、源信号とは、圧電素子の変位を規定する駆動信号の源となる信号、すなわち、変調前の信号であって、駆動信号の波形の基準となる信号（規定する信号を含み、アナログ、デジタルを問わない）。変調信号とは、源信号をパルス変調（例えばパルス幅変調、パルス密度変調等）して得られるデジタル信号である。

上記一態様に係る液体吐出装置において、前記回路基板は、前記インダクターの一方の電極と電気的に接続される第１端子と、前記インダクターの他方の電極と電気的に接続される第２端子と、を有し、前記第１端子と前記第２端子との間には配線パターンが形成されない構成が好ましい。すなわち、前記第１端子と前記第２端子との間で配線パターンが形成されないようにすれば良い。

上記一態様に係る液体吐出装置において、前記第１端子に接続される配線パターン、または、前記第２端子に接続される配線パターンの少なくとも一方には、スルーホールが形成される構成としても良い。
インダクターは増幅変調信号を復調する復調部の一部であるため、比較的大電流が流れて、発熱しやすい。このようにスルーホールを設けることにより、インダクターで発生した熱を、スルーホールを介して別の配線パターンに逃がすことができるので、放熱効率を高めることができる。

上記一態様に係る液体吐出装置において、前記コアと前記回路基板との間には、前記コアおよび前記回路基板以外の部品が設けられない構成が好ましい。前記コアと前記回路基板との間には、他の部品が設けられないので、回路の小型化を図ることができる。

ところで、上記一態様に係る液体吐出装置では、増幅変調信号を平滑化して駆動信号を生成し、駆動信号が印加されることによって圧電素子が変位して、ノズルから液体を吐出させる。ここで、液体吐出装置が例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、５０ｋＨｚ以上の周波数成分が含まれていることが判っている。このような５０ｋＨｚ以上の周波数成分を含む駆動信号を生成するためには、変調信号の周波数を１ＭＨｚ以上とする必要がある。
ここで、仮に変調信号の周波数を１ＭＨｚよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子の変位が緩慢になり、吐出時の尾引きや、吐出不良などを発生させて、印刷の品質を低下させてしまう。
一方で、変調信号の周波数を８ＭＨｚよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、ＡＢ級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。
このため、上記一態様に係る液体吐出装置において、前記変調信号の周波数は、１ＭＨｚ以上８ＭＨｚ以下であることが好ましい。

なお、本発明は、種々の態様で実現することが可能であり、例えばヘッドユニットの単体など、様々な態様で実現することができる。

印刷装置の概略構成を示す図である。 印刷装置の構成を示すブロック図である。 ヘッドユニットにおける吐出部の構成を示す図である。 ヘッドユニットにおけるノズル配列を示す図である。 上記ノズル配列により形成されるドットを説明するための図である。 ヘッドユニットにおける選択制御部の動作を説明するための図である。 ヘッドユニットにおける選択制御部の構成を示す図である。 ヘッドユニットにおけるデコーダーのデコード内容を示す図である。 ヘッドユニットにおける選択部の構成を示す図である。 選択部により選択される駆動信号を示す図である。 印刷装置における駆動回路の構成を示す図である。 駆動回路の動作を説明するための図である。 駆動回路が実装される回路基板の配線パターンを示す平面図である。 回路基板に実装された素子の配置を示す図である。 フェライトコア型の構造を示す簡易断面図である。 メタルアロイ型の構造を示す簡易断面図である。 インダクターの外観構成を示す図である。 インダクターにおける巻線等の構成を示す図である。 スルーホールを含む回路基板の構造を示す断面図である。 他の実施形態に係る回路基板の配線パターンを示す図である。 比較例に係る回路基板の配線パターンを示す平面図である。 比較例に係る回路基板に実装された素子の配置を示す図である。

以下、図面を参照して本発明を実施するための形態について説明する。

この実施形態に係る印刷装置は、外部のホストコンピューターから供給された画像データに応じてインクを吐出させることによって、紙などの媒体にインクドット群を形成し、これにより、当該画像データに応じた画像（文字、図形等を含む）を印刷するインクジェットプリンター（液体吐出装置）である。

図１は、印刷装置の内部の概略構成を示す斜視図である。
この図に示されるように、印刷装置１は、移動体２を、主走査方向に移動（往復動）させる移動機構３を備える。
移動機構３は、移動体２の駆動源となるキャリッジモーター３１と、両端が固定されたキャリッジガイド軸３２と、キャリッジガイド軸３２とほぼ平行に延在し、キャリッジモーター３１により駆動されるタイミングベルト３３と、を有している。
移動体２のキャリッジ２４は、キャリッジガイド軸３２に往復動自在に支持されるとともに、タイミングベルト３３の一部に固定されている。そのため、キャリッジモーター３１によりタイミングベルト３３を正逆走行させると、移動体２がキャリッジガイド軸３２に案内されて往復動する。
また、移動体２のうち、媒体Ｐと対向する部分にはヘッドユニット２０が設けられる。このヘッドユニット２０は、後述するように、多数のノズルからインク滴（液滴）を吐出させるためのものであり、フレキシブルケーブル１９０を介して各種の制御信号等が供給される構成となっている。

印刷装置１は、媒体Ｐを、副走査方向にプラテン４０上で搬送させる搬送機構４を備える。搬送機構４は、駆動源である搬送モーター４１と、搬送モーター４１により回転して、媒体Ｐを副走査方向に搬送する搬送ローラー４２と、を備える。
媒体Ｐが搬送機構４によって搬送されたタイミングで、ヘッドユニット２０が当該媒体Ｐにインク滴を吐出することによって、媒体Ｐの表面に画像が形成される。

図２は、印刷装置の電気的な構成を示すブロック図である。
この図に示されるように、印刷装置１では、制御ユニット１０とヘッドユニット２０とがフレキシブルケーブル１９０を介して接続される。
制御ユニット１０は、制御部１００と、キャリッジモーター３１と、キャリッジモータードライバー３５と、搬送モーター４１と、搬送モータードライバー４５と、２つの駆動回路５０−ａ、５０−ｂと、ヘッドユニット２０と、を有する。このうち、制御部１００は、ホストコンピューターから画像データが供給されたときに、各部を制御するための各種の制御信号等を出力する。
詳細には、第１に、制御部１００は、キャリッジモータードライバー３５に対して制御信号Ｃtr1を供給し、キャリッジモータードライバー３５は、当該制御信号Ｃtr1にしたがってキャリッジモーター３１を駆動する。これにより、キャリッジ２４における主走査方向の移動が制御される。
第２に、制御部１００は、搬送モータードライバー４５に対して制御信号Ｃtr2を供給し、搬送モータードライバー４５は、当該制御信号Ｃtr2にしたがって搬送モーター４１を駆動する。これにより、搬送機構４による副走査方向の移動が制御される。
第３に、制御部１００は、２つの駆動回路５０−ａ、５０−ｂのうち、一方の駆動回路５０−ａにデジタルのデータｄＡを供給し、他方の駆動回路５０−ｂにデジタルのデータｄＢを供給する。ここで、データｄＡは、ヘッドユニット２０に供給する駆動信号のうち、駆動信号ＣＯＭ−Ａの波形を規定し、データｄＢは、駆動信号ＣＯＭ−Ｂの波形を規定する。
なお、詳細については後述するが、駆動回路５０−ａは、データｄＡをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ａをヘッドユニット２０に供給する。同様に、駆動回路５０−ｂは、データｄＢをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ｂをヘッドユニット２０に供給する。また、駆動回路５０−ａ、５０−ｂについては、入力するデータ、および、出力する駆動信号が異なるのみであり、後述するように回路的な構成は同一である。このため、駆動回路５０−ａ、５０−ｂについて特に区別する必要がない場合（例えば後述する図１０を説明する場合）には、「−（ハイフン）」以下を省略し、単に符号を「５０」として説明する。
第４に、制御部１００は、ヘッドユニット２０に、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨを供給する。

ヘッドユニット２０には、選択制御部２１０と、選択部２３０および圧電素子（ピエゾ素子）６０の複数組とが設けられる。
選択制御部２１０は、選択部２３０のそれぞれに対して駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂのいずれかを選択すべきか（または、いずれも非選択とすべきか）を、制御部１００から供給される制御信号等によって指示し、選択部２３０は、選択制御部２１０の指示にしたがって、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し、圧電素子６０の一端にそれぞれに駆動信号として供給する。なお、図では、圧電素子６０の一端に印加される駆動信号の電圧をＶoutと表記している。
圧電素子６０のそれぞれにおける他端は、この例では、電圧Ｖ_ＢＳが共通に印加されている。

圧電素子６０は、ヘッドユニット２０における複数のノズルのそれぞれに対応して設けられる。そして、圧電素子６０は、選択部２３０により選択された駆動信号の電圧Ｖoutと電圧Ｖ_ＢＳとの差に応じて変位してインクを吐出させる。そこで次に、圧電素子６０への駆動によってインクを吐出させる吐出部の構成について簡単に説明する。

図３は、ヘッドユニット２０において、ノズル１個分に対応した吐出部の概略構成を示す図である。
図に示されるように、ヘッドユニット２０における吐出部は、圧電素子６０と振動板６２１とキャビティ（圧力室）６３１とリザーバー６４１とノズル６５１とを含む。このうち、振動板６２１は、図において上面に設けられた圧電素子６０によって変位（屈曲振動）し、インクが充填されるキャビティ６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。ノズル６５１は、ノズルプレート６３２に設けられるとともに、キャビティ６３１に連通する開孔部である。

この図で示される圧電素子６０は、圧電体６０１を一対の電極６１１、６１２で挟んだ構造である。この構造の圧電体６０１にあっては、電極６１１、６１２により印加された電圧に応じて、電極６１１、６１２、振動板６２１とともに図において中央部分が両端部分に対して上下方向に撓む。具体的には、圧電素子６０は、駆動信号の電圧Ｖoutが高くなると、上方向に撓む一方、電圧Ｖoutが低くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビティ６３１の内部容積が拡大するので、インクがリザーバー６４１から引き込まれる一方、下方向に撓めば、キャビティ６３１の内部容積が縮小するので、縮小の程度によっては、インクがノズル６５１から吐出される。

なお、圧電素子６０は、図示した構造に限られず、圧電素子６０を変形させてインクのような液体を吐出させることができる型であれば良い。また、圧電素子６０は、屈曲振動に限られず、いわゆる縦振動を用いる構成でも良い。
また、圧電素子６０は、ヘッドユニット２０においてキャビティ６３１とノズル６５１とに対応して設けられ、当該圧電素子６０は、図１において、選択部２３０にも対応して設けられる。このため、圧電素子６０、キャビティ６３１、ノズル６５１および選択部２３０のセットは、ノズル６５１毎に設けられる吐出部を構成することになる。

図４Ａは、ノズル６５１の配列の一例を示す図である。
この図に示されるように、ノズル６５１は、例えば２列で次のように配列している。詳細には、１列分でみたとき、複数個のノズル６５１が副走査方向に沿ってピッチＰｖで配置する一方、２列同士では、主走査方向にピッチＰｈだけ離間して、かつ、副走査方向にピッチＰｖの半分だけシフトした関係となっている。
なお、ノズル６５１は、カラー印刷する場合には、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）などの各色に対応したパターンが例えば主走査方向に沿って設けられるが、以下の説明では、簡略化するために、単色で階調を表現する場合について説明する。

図４Ｂは、図４Ａに示したノズル配列による画像形成の基本解像度を説明するための図である。なお、この図は、説明を簡易化するために、ノズル６５１からインク滴を１回吐出させて、１つのドットを形成する方法（第１方法）の例であり、黒塗りの丸印がインク滴の着弾により形成されるドットを示している。

ヘッドユニット２０が、主走査方向に速度ｖで移動するとき、同図に示されるように、インク滴の着弾によって形成されるドットの（主走査方向の）間隔Ｄと、当該速度ｖとは、次のような関係にある。
すなわち、１回のインク滴の吐出で１ドットが形成される場合、ドット間隔Ｄは、速度ｖを、インクの吐出周波数ｆで除した値（＝ｖ／ｆ）、換言すれば、インク滴が繰り返し吐出される周期（１／ｆ）においてヘッドユニット２０が移動する距離で示される。
なお、図４Ｂの例では、ピッチＰｈがドット間隔Ｄに対して係数ｎで比例する関係にして、２列のノズル６５１から吐出されるインク滴が、媒体Ｐにおいて同一列で揃うように着弾させている。このため、図４（Ｂ）に示されるように、副走査方向のドット間隔が、主走査方向のドット間隔の半分となっている。ドットの配列は、図示の例に限られないことは言うまでもない。

ところで、高速印刷を実現するためには、単純には、ヘッドユニット２０が主走査方向に移動する速度ｖを高めれば良い。ただし、単に速度ｖを高めるだけでは、ドットの間隔Ｄが長くなってしまう。このため、ある程度の解像度を確保した上で、高速印刷を実現するためには、インクの吐出周波数ｆを高めて、単位時間当たりに形成されるドット数を増やす必要がある。
また、印刷速度とは別に、解像度を高めるためには、単位面積当たりで形成されるドット数を増やせば良い。ただし、ドット数を増やす場合に、インクを少量にしないと、隣り合うドット同士が結合してしまうだけでなく、インクの吐出周波数ｆを高めないと、印刷速度が低下する。
このように、高速印刷および高解像度印刷を実現するためには、インクの吐出周波数ｆを高める必要があるのは、上述した通りである。

一方、媒体Ｐにドットを形成する方法としては、インク滴を１回吐出させて、１つのドットを形成する方法のほかに、単位期間にインク滴を２回以上吐出可能として、単位期間において吐出された１以上のインク滴を着弾させ、当該着弾した１以上のインク滴を結合させることで、１つのドットを形成する方法（第２方法）や、これら２以上のインク滴を結合させることなく、２以上のドットを形成する方法（第３方法）がある。以降の説明では、ドットを上記第２方法によって形成する場合について説明する。

本実施形態では、第２方法について、次のような例を想定して説明する。すなわち、本実施形態において、１つのドットについては、インクを最多で２回吐出させることで、大ドット、中ドット、小ドットおよび非記録の４階調を表現させる。この４階調を表現するために、本実施形態では、２種類の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを用意して、それぞれにおいて、１周期に前半パターンと後半パターンとを持たせている。１周期のうち、前半・後半において駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、表現すべき階調に応じた選択して（または選択しないで）、圧電素子６０に供給する構成となっている。
そこで、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについて説明し、この後、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成について説明する。なお、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについては、それぞれ駆動回路５０によって生成されるが、駆動回路５０については、便宜的に、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成の後に説明する。

図５は、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの波形等を示す図である。
図に示されるように、駆動信号ＣＯＭ−Ａは、印刷周期Ｔａのうち、制御信号ＬＡＴが出力されて（立ち上がって）から制御信号ＣＨが出力されるまでの期間Ｔ１に配置された台形波形Ａｄｐ１と、印刷周期Ｔａのうち、制御信号ＣＨが出力されてから次の制御信号ＬＡＴが出力されるまでの期間Ｔ２に配置された台形波形Ａｄｐ２とを連続させた波形となっている。

本実施形態において台形波形Ａｄｐ１、Ａｄｐ２とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。

駆動信号ＣＯＭ−Ｂは、期間Ｔ１に配置された台形波形Ｂｄｐ１と、期間Ｔ２に配置された台形波形Ｂｄｐ２とを連続させた波形となっている。本実施形態において台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズル６５１の開孔部付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に台形波形Ｂｄｐ１が圧電素子６０の一端に供給されたとしても、当該圧電素子６０に対応するノズル６５１からインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２が圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から上記所定量よりも少ない量のインクを吐出させる波形である。

なお、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Ｖcで共通である。すなわち、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２は、それぞれ電圧Ｖcで開始し、電圧Ｖcで終了する波形となっている。

図６は、図２における選択制御部２１０の構成を示す図である。
この図に示されるように、選択制御部２１０には、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨが制御ユニット１０から供給される。選択制御部２１０では、シフトレジスタ（Ｓ／Ｒ）２１２とラッチ回路２１４とデコーダー２１６との組が、圧電素子６０（ノズル６５１）のそれぞれに対応して設けられている。

データ信号Ｄataは、画像の１ドットを形成するにあたって、当該ドットのサイズを規定する。本実施形態では、非記録、小ドット、中ドットおよび大ドットの４階調を表現するために、データ信号Ｄataは、上位ビット（ＭＳＢ）および下位ビット（ＬＳＢ）の２ビットで構成される。
データ信号Ｄataは、クロック信号Ｓckに同期してノズルごとに、ヘッドユニット２０の主走査に合わせて制御部１００からシリアルで供給される。シリアルで供給されたデータ信号Ｄataを、ノズルに対応して２ビット分、一旦保持するための構成がシフトレジスタ２１２である。
詳細には、圧電素子６０（ノズル）に対応した段数のシフトレジスタ２１２が互いに縦続接続されるとともに、シリアルで供給されたデータ信号Ｄataが、クロック信号Ｓckにしたがって順次後段に転送される構成となっている。
なお、圧電素子６０の個数をｍ（ｍは複数）としたときに、シフトレジスタ２１２を区別するために、データ信号Ｄataが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

ラッチ回路２１４は、シフトレジスタ２１２で保持されたデータ信号Ｄataを制御信号ＬＡＴの立ち上がりでラッチする。
デコーダー２１６は、ラッチ回路２１４によってラッチされた２ビットのデータ信号Ｄataをデコードして、制御信号ＬＡＴと制御信号ＣＨとで規定される期間Ｔ１、Ｔ２ごとに、選択信号Ｓａ、Ｓｂを出力して、選択部２３０での選択を規定する。

図７は、デコーダー２１６におけるデコード内容を示す図である。
この図において、ラッチされた２ビットの印刷データＤataについては（ＭＳＢ、ＬＳＢ）と表記している。デコーダー２１６は、例えばラッチされた印刷データＤataが（０、１）であれば、選択信号Ｓａ、Ｓｂの論理レベルを、期間Ｔ１ではそれぞれＨ、Ｌレベルとし、期間Ｔ２ではそれぞれＬ、Ｈレベルとして、出力するということを意味している。
なお、選択信号Ｓａ、Ｓｂの論理レベルについては、クロック信号Ｓck、印刷データＤata、制御信号ＬＡＴ、ＣＨの論理レベルよりも、レベルシフター（図示省略）によって、高振幅論理にレベルシフトされる。

図８は、図２における圧電素子６０（ノズル６５１）の１個分に対応する選択部２３０の構成を示す図である。
この図に示されるように、選択部２３０は、インバーター（ＮＯＴ回路）２３２ａ、２３２ｂと、トランスファーゲート２３４ａ、２３４ｂとを有する。
デコーダー２１６からの選択信号Ｓａは、トランスファーゲート２３４ａにおいて丸印が付されていない正制御端に供給される一方で、インバーター２３２ａによって論理反転されて、トランスファーゲート２３４ａにおいて丸印が付された負制御端に供給される。同様に、選択信号Ｓｂは、トランスファーゲート２３４ｂの正制御端に供給される一方で、インバーター２３２ｂによって論理反転されて、トランスファーゲート２３４ｂの負制御端に供給される。
トランスファーゲート２３４ａの入力端には、駆動信号ＣＯＭ−Ａが供給され、トランスファーゲート２３４ｂの入力端には、駆動信号ＣＯＭ−Ｂが供給される。トランスファーゲート２３４ａ、２３４ｂの出力端同士は、共通接続されるとともに、対応する圧電素子６０の一端に接続される。
トランスファーゲート２３４ａは、選択信号ＳａがＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号ＳａがＬレベルであれば、入力端と出力端との間を非導通（オフ）させる。トランスファーゲート２３４ｂについても同様に選択信号Ｓｂに応じて、入力端および出力端の間をオンオフさせる。

次に、選択制御部２１０と選択部２３０との動作について図５を参照して説明する。

データ信号Ｄataが、制御部１００からノズル毎に、クロック信号Ｓckに同期してシリアルで供給されて、ノズルに対応するシフトレジスタ２１２において順次転送される。そして、制御部１００がクロック信号Ｓckの供給を停止させると、シフトレジスタ２１２のそれぞれには、ノズルに対応したデータ信号Ｄataが保持された状態になる。なお、データ信号Ｄataは、シフトレジスタ２１２における最終ｍ段、…、２段、１段のノズルに対応した順番で供給される。
ここで、制御信号ＬＡＴが立ち上がると、ラッチ回路２１４のそれぞれは、シフトレジスタ２１２に保持されたデータ信号Ｄataを一斉にラッチする。図５において、Ｌ１、Ｌ２、…、Ｌｍは、データ信号Ｄataが、１段、２段、…、ｍ段のシフトレジスタ２１２に対応するラッチ回路２１４によってラッチされたデータ信号Ｄataを示している。

デコーダー２１６は、ラッチされたデータ信号Ｄataで規定されるドットのサイズに応じて、期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓａ、Ｓａの論理レベルを図７に示されるような内容で出力する。
すなわち、第１に、デコーダー２１６は、当該データ信号Ｄataが（１、１）であって、大ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてもＨ、Ｌレベルとする。第２に、デコーダー２１６は、当該データ信号Ｄataが（０、１）であって、中ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第３に、デコーダー２１６は、当該データ信号Ｄataが（１、０）であって、小ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第４に、デコーダー２１６は、当該データ信号Ｄataが（０、０）であって、非記録を規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｈレベルとし、期間Ｔ２においてＬ、Ｌレベルとする。

図９は、データ信号Ｄataに応じて選択されて、圧電素子６０の一端に供給される駆動信号の電圧波形を示す図である。
データ信号Ｄataが（１、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂがオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。選択信号Ｓａ、Ｓｂは期間Ｔ２においてもＨ、Ｌレベルとなるので、選択部２３０は、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ２を選択する。
このように期間Ｔ１において台形波形Ａｄｐ１が選択され、期間Ｔ２において台形波形Ａｄｐ２が選択されて、駆動信号として圧電素子６０の一端に供給されると、当該圧電素子６０に対応したノズル６５１から、中程度の量のインクが２回にわけて吐出される。このため、媒体Ｐにはそれぞれのインクが着弾し合体して、結果的に、データ信号Ｄataで規定される通りの大ドットが形成されることになる。

データ信号Ｄataが（０、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂはオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。
したがって、ノズルから、中程度および小程度の量のインクが２回にわけて吐出される。このため、媒体Ｐには、それぞれのインクが着弾して合体して、結果的に、データ信号Ｄataで規定された通りの中ドットが形成されることになる。

データ信号Ｄataが（１、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてともにＬレベルとなるので、トランスファーゲート２３４ａ、２３４ｂがオフする。このため、期間Ｔ１において台形波形Ａｄｐ１、Ｂｄｐ１のいずれも選択されない。トランスファーゲート２３４ａ、２３４ｂがともにオフする場合、当該トランスファーゲート２３４ａ、２３４ｂの出力端同士の接続点から圧電素子６０の一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子６０は、自己が有する容量性によって、トランスファーゲートがオフする直前の電圧（Ｖc−Ｖ_ＢＳ）を保持する。

次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。このため、ノズル６５１から、期間Ｔ２においてのみ小程度の量のインクが吐出されるので、媒体Ｐには、データ信号Ｄataで規定された通りの小ドットが形成されることになる。

データ信号Ｄataが（０、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＬ、Ｈレベルとなるので、トランスファーゲート２３４ａがオフし、トランスファーゲート２３４ｂがオンする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてともにＬレベルとなるので、台形波形Ａｄｐ２、Ｂｄｐ２のいずれも選択されない。
このため、期間Ｔ１においてノズル６５１の開孔部付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、データ信号Ｄataで規定された通りの非記録になる。

このように、選択部２３０は、選択制御部２１０による指示にしたがって駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し（または選択しないで）、圧電素子６０の一端に供給する。このため、各圧電素子６０は、データ信号Ｄataで規定されるドットのサイズに応じて駆動されることになる。
なお、図５に示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂはあくまでも一例である。実際には、ヘッドユニット２０の移動速度や媒体Ｐの性質などに応じて、予め用意された様々な波形の組み合わせが用いられる。
また、ここでは、圧電素子６０が、電圧の上昇に伴って上方向に撓む例で説明したが、電極６１１、６１２に供給する電圧を逆転させると、圧電素子６０は、電圧の上昇に伴って下方向に撓むことになる。このため、圧電素子６０が、電圧の上昇に伴って下方向に撓む構成では、図に例示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂが、電圧Ｖcを基準に反転した波形となる。

このように本実施形態において、媒体Ｐに対して１ドットは単位期間である周期Ｔａを単位として形成される。このため、周期Ｔａにおいて（最多で）２回のインク滴の吐出により１ドットを形成する本実施形態では、インクの吐出周波数ｆは２／Ｔａとなり、ドット間隔Ｄは、ヘッドユニットの移動速度ｖを、インクの吐出周波数ｆ（＝２／Ｔａ）で除した値となる。
一般に、単位期間Ｔにおいてインク滴がＱ（Ｑは２以上の整数）回吐出可能であって、当該Ｑ回のインク滴の吐出で１ドットが形成される場合、インクの吐出周波数ｆはＱ／Ｔと表すことができる。
本実施形態のように、媒体Ｐに異なるサイズのドットを形成する場合の方が、１回のインク滴の吐出で１ドットを形成する場合と比較して、１ドットを形成するために要する時間（周期）が同じでも、１回のインク滴を１回吐出するため時間を短くする必要がある。
なお、２以上のインク滴を結合させないで２以上のドットを形成する第３方法については、特段の説明は要しないであろう。

続いて、駆動回路５０−ａ、５０−ｂについて説明する。このうち、一方の駆動回路５０−ａについて概略すると、次のようにして駆動信号ＣＯＭ−Ａを生成する。すなわち、駆動回路５０−ａは、
第１に、制御部１００から供給されるデータｄＡをアナログ変換し、第２に、出力の駆動信号ＣＯＭ−Ａを帰還するとともに、当該駆動信号ＣＯＭ−Ａに基づく信号（減衰信号）と目標信号との偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正して、当該補正した信号にしたがって変調信号を生成し、第３に、当該変調信号にしたがってトランジスターをスイッチングすることによって増幅変調信号を生成し、第４に、当該増幅変調信号をローパスフィルターで平滑化（復調）して、当該平滑化した信号を駆動信号ＣＯＭ−Ａとして出力する。
他方の駆動回路５０−ｂについても同様な構成であり、データｄＢから駆動信号ＣＯＭ−Ｂを出力する点についてのみ異なる。そこで以下の図１０においては、駆動回路５０−ａ、５０−ｂについて区別しないで、駆動回路５０として説明する。
ただし、入力されるデータや出力される駆動信号については、ｄＡ（ｄＢ）、ＣＯＭ−Ａ（ＣＯＭ−Ｂ）などのように表記して、駆動回路５０−ａの場合には、データｄＡを入力して駆動信号ＣＯＭ−Ａを出力し、駆動回路５０−ｂの場合には、データｄＢを入力して駆動信号ＣＯＭ−Ｂを出力する、ということを表すことにする。

図１０は、駆動回路５０の回路構成を示す図である。
この図に示されるように、駆動回路５０は、ＬＳＩ５００や、Ｎチャネル型のトランジスターＭ１、Ｍ２のほか、抵抗やコンデンサーなどの各種の素子（部品）から構成される。

ＬＳＩ（Large Scale Integration）５００は、制御部１００からピンＤ０〜Ｄ９を介して入力した１０ビットのデータｄＡ（ｄＢ）に基づいて、例えばＮチャンネル型のＦＥＴ（Field Effect Transistor）のトランジスターＭ１、Ｍ２のそれぞれにゲート信号を出力するものである。このようなゲート信号を出力するため、ＬＳＩ５００は、ＤＡＣ（Digital to Analog Converter）５０２と、加算器５０４、５１０と、減衰器５０８、遅延器５１２と、コンパレーター５２０と、ゲートドライバー５３０と、を含む。

ＤＡＣ５０２は、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形を規定するデータｄＡ（ｄＢ）を、アナログ信号Ａaに変換し、加算器５０４の入力端（＋）に供給する。なお、このアナログ信号Ａaの電圧振幅は、例えば０〜２ボルト程度であり、この電圧を約２０倍に増幅したものが、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）となる。つまり、アナログ信号Ａaは、駆動信号ＣＯＭ−Ａの増幅前の目標となる源信号である。
加算器５０４の入力端（−）には、ピンＶfbを介して入力した端子Ｏutの電圧、すなわち、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）が供給される。
加算器５０４は、入力端（−）の電圧を積分・減衰した上で、入力端（＋）の電圧と演算する。詳細には、加算器５０４は、入力端（＋）の電圧から、入力端（−）の積分・減衰電圧を差し引いた偏差を求め、当該偏差を示す信号Ａbを加算器５１０の入力端の一方に供給する。
なお、ＤＡＣ５０２からコンパレーター５２０までに至る回路の電源電圧は、例えば低振幅の３．３ボルトである。アナログ信号Ａaの電圧が最大でも２ボルト程度であるのに対し、駆動信号ＣＯＭ−Ａの電圧が最大で４０ボルトを超える場合があるので、偏差を求めるにあたって両電圧の振幅範囲を合わせるため、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の電圧を減衰させている。

減衰器５０８は、ピンＩfbを介して入力した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の高周波成分を減衰して、加算器５１０の入力端の他方に供給する。減衰器５０８による減衰は、加算器５０４における入力端（−）と同様に、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を帰還するにあたって、電圧振幅を合わせるためである。加算器５１０は、入力端の一方における電圧と他方における電圧とを加算した電圧の信号Ａsを、遅延器５１２に供給する。
加算器５１０から出力される信号Ａsの電圧は、目標を示すアナログ信号Ａaの電圧からピンＶfbに供給された信号の減衰電圧を差し引いた偏差に、ピンＩfbに供給された信号の減衰電圧を加算した電圧である。このため、加算器５１０による信号Ａsの電圧は、目標であるアナログ信号Ａaの電圧から、出力である駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の減衰電圧を指し引いた偏差を、当該駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の高周波成分で補正した信号ということができる。
遅延器５１２は、信号Ａsを後述する時間だけ遅延させた信号Ａdを、コンパレーター５２０に供給する。

コンパレーター５２０は、遅延器５１２によって遅延させた信号Ａdに基づいて、次のようにパルス変調した変調信号Ｍsを出力する。詳細には、コンパレーター５２０は、信号Ａdが電圧上昇時であれば、電圧閾値Ｖth1以上になったときにＨレベルとなり、信号Ａdが電圧下降時であれば、電圧閾値Ｖth2を下回ったときにＬレベルとなる変調信号Ｍsを出力する。なお、後述するように、電圧閾値は、
Ｖth1＞Ｖth2
という関係に設定されている。

コンパレーター５２０による変調信号Ｍsは、ゲートドライバー５３０に供給される。ゲートドライバー５３０は、変調信号Ｍsを高論理振幅に変換して、トランジスターＭ１のゲート電極にピンＨdrおよび抵抗Ｒ１を介して供給する一方、変調信号Ｍsの論理レベルを反転した信号を高論理振幅に変換して、トランジスターＭ２のゲート電極にピンＬdrおよび抵抗Ｒ２を介して供給する。

このため、トランジスターＭ１、Ｍ２のゲート電極に供給されるゲート信号の論理レベルは互いに排他的な関係となる。
なお、ゲートドライバー５３０が出力する２つのゲート信号の論理レベルは、実際には、同時にＨレベルとはならないように（すなわち、Ｎチャネル型のトランジスターＭ１、Ｍ２が同時にオンしないように）、タイミング制御しても良い。このため、ここでいう排他的とは、厳密にいえば、同時にＨレベルになることがない（トランジスターＭ１、Ｍ２でいえば、同時にオンすることがない）、という意味である。

ところで、ここでいう変調信号は、狭義には変調信号Ｍsであるが、信号Ａaに応じてパルス変調して、トランジスターＭ１、Ｍ２を駆動する信号である、と考えれば、トランジスターＭ１へのゲート信号や、トランジスターＭ２へのゲート信号も変調信号に含まれる。すなわち、信号Ａaに応じてパルス変調した変調信号には、変調信号Ｍsのみならず、当該変調信号Ｍsの論理レベルを反転させたものや、タイミング制御されたものが含まれる。

なお、コンパレーター５２０が変調信号Ｍsを出力するので、当該コンパレーター５２０に至るまでの回路、すなわち、ＤＡＣ５０２と、加算器５０４、５１０と、減衰器５０８と、遅延器５１２と、コンパレーター５２０とが変調信号Ｍsを生成する変調回路ということができる。
また、図１０に示した構成では、デジタルのデータｄＡ（ｄＢ）をＤＡＣ５０２によってアナログの信号Ａaに変換したが、ＤＡＣ５０２を介することなく、例えば制御部１００による指示にしたがって外部回路から信号Ａaの供給を受けても良い。デジタルのデータｄＡ（ｄＢ）にしても、アナログの信号Ａaにしても、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形を生成するにあたっての目標値を規定しているので、源信号であることには変わりはない。

トランジスターＭ１、Ｍ２のうち、高位側のトランジスターＭ１（ハイサイドトランジスター）において、ドレイン電極には、電圧Ｖh（例えば４２ボルト）が印加される。低位側のトランジスターＭ２（ローサイドトランジスター）については、ソース電極が、グラウンドに接地されている。
トランジスターＭ１、Ｍ２のそれぞれは、この例ではＮチャンネル型としているので、ゲート信号がＨレベルであればオンする。このため、トランジスターＭ１のソース電極とトランジスターＭ２のドレイン電極との接続点Ｓd、すなわちインダクターＬ１の一端では、変調信号Ｍsを増幅した増幅変調信号が現れることになる。このため、トランジスター対としてのトランジスターＭ１、Ｍ２が、変調信号Ｍsを増幅した増幅変調信号を生成する増幅部ということになる。

インダクターＬ１の他端は、この駆動回路５０で出力となる端子Ｏutであり、当該端子Ｏutから駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）が、ヘッドユニット２０に、フレキシブルケーブル１９０（図１および図２参照）を介して供給される。

また、端子Ｏutは、コンデンサーＣ１の一端と、コンデンサーＣ７の一端と、抵抗Ｒ４の一端と、にそれぞれ接続されている。このうち、コンデンサーＣ１の他端は、グラウンドに接地されている。このため、インダクターＬ１とコンデンサーＣ１とでＬＰＦ（Low Pass Filter）５５０が構成されて、トランジスターＭ１、Ｍ２の接続点に現れる増幅変調信号を平滑化して復調する復調部として機能する。

抵抗Ｒ４の他端は、ピンＶfbおよび抵抗Ｒ２３の一端に接続され、当該抵抗Ｒ２３の他端には電圧Ｖhが印加される。これにより、ピンＶfbには、端子Ｏutからの駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）がプルアップされて帰還されることになる。
抵抗Ｒ４、Ｒ２３は、ＬＳＩ５００に対して外付けとなっているが、ＬＳＩ５００に内蔵された構成であっても良い。

コンデンサーＣ７の他端は、抵抗Ｒ１８の一端と抵抗Ｒ１０の一端とに接続される。このうち、抵抗Ｒ１８の他端はグラウンドに接地される。このため、コンデンサーＣ７と抵抗Ｒ１８とは、端子Ｏutからの駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）のうち、カットオフ周波数以上の高周波成分を通過させるＨＰＦ（High Pass Filter）として機能する。なお、ＨＰＦのカットオフ周波数は、例えば約９ＭＨｚに設定される。

また、抵抗Ｒ１０の他端は、コンデンサーＣ５の一端とコンデンサーＣ８の一端とに接続される。このうち、コンデンサーＣ８の他端はグラウンドに接地される。このため、抵抗Ｒ１０とコンデンサーＣ８とは、上記ＨＰＦを通過した信号成分のうち、カットオフ周波数以下の低周波成分を通過させるＬＰＦとして機能する。なお、ＬＰＦのカットオフ周波数は、例えば約１６０ＭＨｚに設定される。
上記ＨＰＦのカットオフ周波数は、上記ＬＰＦのカットオフ周波数よりも低く設定されるので、ＨＰＦとＬＰＦとは、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）のうち、所定の周波数域の周波数成分を通過させるＢＰＦ（Band Pass Filter）５６０として機能する。

コンデンサーＣ５の他端は、ＬＳＩ５００のピンＩfbに接続される。これにより、ピンＩfbには、上記ＢＰＦを通過した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の高周波数成分のうち、直流成分がカットされて帰還されることになる。

なお、この駆動回路５０では、帰還経路として、ピンＶfbを介した経路とピンＩfbを介した経路との２経路を有する。このうち、自励発振の周波数を規定する経路として支配的となるのは、ピンＩfbを介した経路である。このため、帰還回路という場合、ピンＩfbを介する経路に関与する回路を意味し、具体的には、ＬＰＦ５５０、ＢＰＦ５６０をいう。

端子Ｏutから出力される駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）は、トランジスターＭ１、Ｍ２の接続点Ｓdにおける増幅変調信号を、ＬＰＦ５５０によって平滑化した信号である。この駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）は、ピンＶfbを介して、加算器５０４に帰還されて、目標である信号Ａaとの偏差である信号Ａbとして出力される。
ここで説明の便宜上、ピンＩfbを介した帰還と、遅延器５１２による遅延とを除外した構成を想定したとき、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）は、ピンＶfbを介して積分・減衰された上で、加算器５０４に帰還されるので、変調信号Ｍsは、当該帰還経路、すなわちＬＰＦ５５０と加算器５０４とを経由する経路の伝達関数で定まる周波数で自励発振することになる。
ただし、ピンＶfbを介した帰還経路の遅延量が大であるために、当該ピンＶfbを介した帰還のみでは、自励発振の周波数を、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形精度を十分に確保できるほど高くすることができない。

そこで、本実施形態では、ピンＶfbを介した経路とは別に、ピンＩfbを介して、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の高周波成分を帰還する経路を設けることによって、回路全体でみたときの遅延を小さくしている。このため、信号Ａbに、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の高周波成分を加算した信号Ａsの周波数は、ピンＩfbを介した経路が存在しない場合と比較して高くなり（すなわち、自励発振の周波数が高くなり）、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）においてリプル成分を少なくして、波形の精度を高めている。

図１１は、アナログ信号Ａaの波形に対して、信号Ａsと変調信号Ｍsとの理想的な関係を示す図である。
この図に示されるように、信号Ａsは三角波であり、その発振周波数は、アナログ信号Ａaの電圧（入力電圧）に応じて変動する。具体的には、入力電圧が中間値である場合に最も高くなり、入力電圧が中間値から高くなるにつれて、または、低くなるにつれて、低くなる。なお、信号Ａs（Ａd）が自励発振信号である。

また、信号Ａsにおいて三角波の傾斜は、入力電圧が中間値付近であれば、上り（電圧の上昇）と下り（電圧の下降）とでほぼ等しくなる。このため、信号Ａsをコンパレーター５２０によって電圧閾値Ｖth1、Ｖth2と比較した結果である変調信号Ｍsのデューティー比は、ほぼ５０％となる。入力電圧が中間値から高くなると、信号Ａsの下りの傾斜が緩くなる。このため、変調信号ＭsがＨレベルとなる期間が相対的に長くなって、デューティー比が大きくなる。一方、入力電圧が中間値から低くなるにつれて、信号Ａsの上りの傾斜が緩くなる。このため、変調信号ＭsがＬレベルとなる期間が相対的に短くなって、デューティー比が小さくなる。
このため、変調信号Ｍsは、次のようなパルス密度変調信号となる。すなわち、変調信号Ｍsのデューティー比は、入力電圧の中間値でほぼ５０％であり、入力電圧が中間値よりも高くなるにつれて大きくなり、入力電圧が中間値よりも低くなるにつれて小さくなる。

ゲートドライバー５３０は、上述したように変調信号Ｍsに基づいてトランジスターＭ１、Ｍ２をオン／オフさせる。すなわち、ゲートドライバー５３０は、変調信号ＭsがＨレベルであれば、トランジスターＭ１をオンさせるとともに、トランジスターＭ２をオフさせる一方、変調信号ＭsがＬレベルであれば、トランジスターＭ１をオフさせるとともに、トランジスターＭ２をオンさせる。
したがって、トランジスターＭ１、Ｍ２の接続点Ｓdにおける増幅変調信号をインダクターＬ１およびコンデンサーＣ１で平滑化した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の電圧は、変調信号Ｍsのデューティー比が大きくなるにつれて高くなり、デューティー比が小さくなるにつれて低くなる。このため、結果的に、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）は、アナログ信号Ａaの電圧を拡大した信号となるように制御されて、出力されることになる。

この駆動回路５０は、パルス密度変調を用いているので、変調周波数が固定のパルス幅変調と比較して、デューティー比の変化幅を大きく取れる、という利点がある。
すなわち、回路全体で扱うことができる最小の正パルス幅と負パルス幅はその回路特性で制約されるので、周波数固定のパルス幅変調では、デューティー比の変化幅として所定の範囲（例えば１０％から９０％までの範囲）しか確保できない。これに対し、パルス密度変調では、入力電圧が中間値から離れるにつれて、発振周波数が低くなるため、入力電圧が高い領域においては、デューティー比をより大きくすることができ、また、入力電圧が低い領域においては、デューティー比をより小さくすることができる。このため、自励発振型パルス密度変調では、デューティー比の変化幅として、より広い範囲（例えば５％から９５％までの範囲）を確保することができるのである。

また、駆動回路５０は、自励発振であり、他励発振のように高い周波数の搬送波を生成する回路が不要である。このため、高電圧を扱う回路以外の、すなわちＬＳＩ５００が担う機能の集積化が容易である、という利点がある。

駆動回路５０は、ＬＳＩや、コンデンサー、抵抗などの各種の素子が回路基板に実装された構成である。そこで次に、駆動回路５０を構成する素子が、どのような回路基板において、どのように配置、実装されるかについて説明する。

図１２は、回路基板を平面視したときに、当該回路基板の配線パターンを示す図であり、図１３は、当該回路基板に実装される素子の配置を、図１２に示した配線パターンとの関係で示す図である。
図１３に示されるように、回路基板には、駆動回路５０を構成するＬＳＩ５００、トランジスターＭ１、Ｍ２、インダクターＬ１、コンデンサーＣ１、Ｃ５、Ｃ７、Ｃ８、抵抗Ｒ４、Ｒ１０、Ｒ１８、Ｒ２３が実装される。

図１２および図１３において、ＬＳＩ５００のピンＨdrから出力されるゲート信号は、トランジスターＭ１のゲート電極に抵抗Ｒ１（図１２、図１３では省略）を介して供給される。ピンＬdrから出力されるゲート信号についても、同様であり、トランジスターＭ２のゲート電極に抵抗Ｒ２（図１２、図１３では省略）を介して供給される。
コンデンサーＣ１の他端に接続される端子Ｘ１、トランジスターＭ２のソース電極に接続される端子Ｘ２、抵抗Ｒ１８の他端に接続される端子Ｘ３、および、コンデンサーＣ８の他端に接続される端子Ｘ４は、それぞれグラウンドパターンに接続される構成となっている。

また、インダクターＬ１の他端に接続される端子Ｘ５と、コンデンサーＣ１の一端に接続される端子Ｘ６とを含むパターン（出力、端子Ｏut）には、スルーホールＮ１が設けられている。一方、コンデンサーＣ７の一端に接続される端子Ｘ７と、抵抗Ｒ４の一端に接続される端子Ｘ８とを含むパターンには、スルーホールＮ２が設けられている。
図１０の回路図では、端子Ｏutから２系統に分かれて、ＬＳＩ５００のピンＶfb、Ｉfbに帰還されているが、実際には、図１２に示されるように、端子Ｏutを含むパターンに設けられたスルーホールＮ１から、内挿の配線パターン（図示省略）と、スルーホールＮ２と、を順次介して、抵抗Ｒ４の一端とコンデンサーＣ７の一端とに分岐する構成となっている。このうち、抵抗Ｒ４側の経路がピンＶfbに帰還され、コンデンサーＣ７側の経路がピンＩfbに帰還される。
ここでいう内挿の配線パターンとは、図１２に示した配線パターン、すなわち各種の素子が接続される配線パターンを第１層としたときに、当該第１層以外で構成される配線パターンをいう。

トランジスターＭ１のドレイン電極に接続される端子Ｘ１０を含むパターンには、スルーホールＮ３が設けられている。また、抵抗Ｒ２３の他端に接続される端子Ｘ１１を含むパターンには、スルーホールＮ４が設けられている。これらのスルーホールＮ３、Ｎ４には、図示省略した内挿パターンに接続されて、それぞれ電圧Ｖhが印加される。
トランジスターＭ１のソース電極に接続される端子Ｘ１２と、トランジスターＭ２のドレイン電極に接続される端子Ｘ１３とを含むパターン（図１０の接続点Ｓd）には、スルーホールＮ６が設けられている。インダクターＬ１の一端に接続される端子Ｘ１４を含むパターンには、スルーホールＮ７が設けられている。スルーホールＮ６と、スルーホールＮ７とは、内挿の配線パターン（図示省略）を介して、互いに電気的に接続されている。

図１７は、スルーホールＮ７の周辺における回路基板の構造を示す部分断面図である。
回路基板９０は、例えば第１層から第４層までの配線パターンと、ガラスエポキシなどの絶縁性樹脂とを積層した構造となっている。
この図に示されるように、スルーホールＮ７では、第１層の配線パターンが貫通孔を介し、第３層の配線パターンからなる配線パターンであって、スルーホールＮ６に至るまでの配線パターンの一端に接続される。なお、この例では、第２層および第４層には、スルーホールＮ７を介して接続される配線パターンが存在しないので、第２層および第４の、例えばグラウンドの配線パターンは、スルーホールＮ１の貫通部分と接触しないようにパターニングされている。
インダクターＬ１は、接続点Ｓdと端子Ｏutとの間に電気的に挿入されるので、比較的大電流が流れて発熱しやすい。このため、第１層の配線パターンに接続されるだけでは放熱が不十分となる可能性がある。
本実施形態では、回路基板において、インダクターＬ１の一方の端子に接続される端子Ｘ１４を含む配線パターンは、スルーホールＮ７を介して他の第３層の配線パターンに接続されるので、インダクターＬ１で発生した熱を効率良く逃がすことができる。
断面図等は省略するが、インダクターＬ１の他方の端子に接続される端子Ｘ５を含む第配線パターンについても、スルーホールＮ１を介して他の層の配線パターンに接続されるので、同様にインダクターＬ１で発生した熱を効率良く逃がすことができる。
なお、端子Ｘ１４を含む配線パターンに設けられるスルーホールＮ７は、図１２では１箇所であるが複数箇所にわたって設けても良いのはもちろんである。

次に、インダクターＬ１について説明する。
一般に、インダクター（コイル）は、電線を円筒形に巻回し、円筒の中に何も入れない空芯型と、コアに巻線を巻回したコア型とに大別できる。このうち、空芯型は低歪みであるが損失が大きいために、増幅変調信号を復調する復調部には適さない。このため、駆動回路５０における復調部にはコア型が用いられる。
コア型におけるコア材としては、Ｍｎ−Ｚｎ系フェライト（以下、単にＭｎ−Ｚｎ系とする）、Ｎｉ−Ｚｎ系フェライト（以下、単にＮｉ−Ｚｎ系とする）、ダストコア系の３種類が一般的である。ダストコア系とは、コア材として高圧プレスで成型された磁性粉を用いたものである。コア材の選択によって巻線の抵抗成分であるＲｓが異なる。Ｒｓは巻線の抵抗成分であり、鉄損（コアの損失）に寄与する抵抗成分と銅損（線材の損失）に寄与する抵抗成分とを含む。ここで、抵抗成分としては巻線の直流抵抗（例えば２ｍΩ程度）もあるが、Ｒｓに比べて十分（例えば２桁）小さい。

Ｎｉ−Ｚｎ系のコア材を用いたインダクター（以下、単にＮｉ−Ｚｎ系ともいう）は、Ｍｎ−Ｚｎ系のコア材を用いたインダクター（以下、単にＭｎ−Ｚｎ系ともいう）やダストコア系のコア材を用いたインダクター（以下、単にダストコア系ともいう）に比べて飽和磁束密度が低い傾向がある。この傾向は、つまり、所望のインダクタンス値を得るのに、他の種類のインダクターに比べて例えば巻数を増やす必要があることを意味する。このため、飽和磁束密度の観点から、Ｎｉ−Ｚｎ系を小型化の要求が強い印刷装置１に適用することは不適切であり、Ｍｎ−Ｚｎ系またはダストコア系が好ましいといえる。
Ｍｎ−Ｚｎ系またはダストコア系のうち、本実施形態では以下の理由によりダストコア系を用いている。

まず、一般のフェライトコア型（例えばＭｎ−Ｚｎ系、Ｎｉ−Ｚｎ系）は、図１４Ａに示されるように、断面Ｅ型形状のコアＣＥに巻線ＷＲが巻回された後、当該コアＣＥをＩ型のコアＣＩで蓋をした構造である。この構造では、コアＣＩをコアＣＥに接着材等で固定する必要がある。
そこで、本実施形態では、インダクターＬ１として、ダストコア系であって、メタルアロイの磁性粒子を用いたメタルアロイ型を用いる。メタルアロイ型では、図１４Ｂに示されるように、磁性粒子とバインダとの混合物で作られるコアＣＲと巻線ＷＲとが一体成形される。すなわち、メタルアロイ型は、金型に空芯コイル（巻線ＷＲ）を挿入し、計量されたコア材を入れ、高圧プレスで形成される。
コアＣＲは、フェライトコア型のようにＥ型のコアＣＥとＩ型のコアＣＩとに分かれておらず、コア間接着が不要である。また、メタルアロイ型は、コア材の選択の幅が広く、比較的小型で、大きな電流を流すことができる。

図１５は、回路基板に実装されるインダクターＬ１の形状を示す図である。
この図に示されるように、インダクターＬ１の形状はおおよそ直方体であり、回路基板に実装される面の対向する二片の一方に一端に対応する接続端子Ｔ１１が設けられ、当該二片の他方に他端に対応する接続端子Ｔ１２が、それぞれ設けられている。

図１６は、インダクターＬ１における巻線等の状態を示す図である。
この図に示されるように、インダクターＬ１では、巻線ＷＲが、例えば端子Ｔ１１から、図において上方から平面視したときに反時計回りで上方向かって巻回された後、上端から下側に向かって端子Ｔ１２に導かれる。すなわち、巻線ＷＲが巻回されるコア（図１６では省略）の軸方向は、回路基板とほぼ垂直する位置関係にある。このため、インダクターＬ１が回路基板に実装されたときに、当該回路基板と対向する実装面Ｌ１ｍでは、漏れ磁束によって多くの磁力線が交差する。
なお、インダクターＬ１として、コアの軸方向が回路基板表面とほぼ平行方向になるようなタイプを用いると、漏れ磁束に起因するノイズが他の部品に影響を及ぼして、駆動信号の波形精度が低下する。このため、インダクターＬ１として、当該タイプを用いるのは適切ではない、という事情がある。

図１９は、比較例に係る回路基板の配線パターンを示す図であり、図２０は、その回路基板に実装される素子の配置を示す図である。
回路基板において、端子Ｘ１４、Ｘ５（インダクターＬ１の端子Ｔ１１、Ｔ１２）の間において、比較例に示されるような配線パターンが存在すると、当該配線パターンにはインダクターＬ１の漏れ磁束によって渦電流が発生し、駆動回路５０でみたときの出力損失となって消費電力の増大を招くだけでなく、当該配線パターンの電位を変動させる。特に、回路基板における端子Ｘ５は、駆動回路５０の出力であるとともに、２つの帰還経路でもあるので、この渦電流による電位変動は、自励発振の不安定化につながる。

そこで、本実施形態においては、図１２および図１３に示されるように、回路基板において、インダクターＬ１が実装される領域のうち、インダクターＬ１の一端に接続される端子Ｘ１４と、他端に接続される端子Ｘ５との間に配線パターンを設けないようにしている。

このように、端子Ｘ１４と端子Ｘ５との間に配線パターンを設けないようにすることによって、インダクターＬ１からの漏れ磁束による渦電流の発生が抑えられるので、無駄に電力が消費されることもない。また、自励発振が安定化されるので、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を精度良く生成でき、インクの誤吐出を低減することができる。
なお、インダクターＬ１は、回路基板９０にリフローはんだ付け等により実装される。
このため、インダクターＬ１を構成するコアＣＲと、回路基板８０との間には、結果的に他の素子が設けられることはない。

本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形、応用が可能である。なお、次に述べる変形、応用の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

実施形態では、端子Ｘ１４と端子Ｘ５との間に配線パターンを設けないようにしたが、図１８に示されるように、端子Ｘ１４と端子Ｘ５との間に配線パターンＰt1を設けても良い。ただし、この配線パターンＰt1は、図１０で示した回路を構成する配線パターンと非接続であって、電気的に隔絶された島状パターンである。
このような配線パターンＰt1を設けても、インダクターＬ１からの漏れ磁束による影響を抑えることができる。

実施形態において、駆動回路５０は、変調信号Ｍsの生成にあたって、増幅変調信号をＬＰＦ５５０で平滑化した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を帰還する構成としたが、変調信号Ｍs自体を帰還しても良い。例えば、特に図示しないが、変調信号Ｍsと入力信号Ａsとの誤差を算出するとともに、当該誤差を遅延させた信号と、目標である信号Ａaとを加算または減算させて、コンパレーター５２０の入力とする構成としても良い。
なお、トランジスターＭ１、Ｍ２との接続点Ｓdに現れる増幅変調信号は、変調信号Ｍsと論理振幅が異なるだけであるので、例えば増幅変調信号を減衰した上で、変調信号Ｍsと同様に帰還する構成とすれば良い。

また、図２に示した実施形態では、説明の便宜のために、ノズルの個数を比較的少数として、２個の駆動回路５０−ａ、５０−ｂでそれぞれ駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを出力する構成としたが、さらに駆動信号ＣＯＭ−Ｃ、ＣＯＭ−Ｄ、…を出力する駆動回路を設けても良いし、駆動信号ＣＯＭ−Ａの１種類とする代わりに印刷周期Ｔａにおいて多数の波形を設けて、これらの波形を選択して出力する構成としても良い。すなわち、駆動回路５０の個数は「２」に限られない。
印刷装置１については、複数のノズル６５１を有するヘッドユニットを、主走査方向に往復動させながらインクを吐出する形式ではなく、ノズルを副走査方向に対して直交または斜めとなる方向に配列させたヘッドユニットを複数個備えて、ヘッドユニットを筐体に対して固定させた、いわゆるラインプリンタであっても良い。

実施形態では、駆動回路５０の駆動対象として、インクを吐出する圧電素子６０を例にとって説明したが、駆動対象としては、圧電素子６０に限られず、例えば超音波モーターや、タッチパネル、平面スピーカー、液晶などのディスプレイなどの容量性負荷であっても良い。すなわち、駆動回路５０は、このような容量性負荷を駆動するものであれば良い。

１…印刷装置（液体吐出装置）、１０…制御ユニット、２０…ヘッドユニット、５０…駆動回路、６０…圧電素子、９０…回路基板、５２０…コンパレーター、Ｌ１…インダクター、Ｃ１…コンデンサー、Ｍ１、Ｍ２…トランジスター、６３１…キャビティ、６５１…ノズル。

Claims (7)

1. 駆動信号の元となる源信号をパルス変調した変調信号を生成する変調回路と、
   前記変調信号を増幅して増幅変調信号を生成する増幅部と、
   インダクターおよびコンデンサーを含み、前記増幅変調信号を平滑化して駆動信号を生成する復調部と、
   前記変調回路と前記増幅部と前記復調部とが実装され、表面に複数の配線パターンが形成された回路基板と、
   前記駆動信号が印加されることで変形する圧電素子と、
   内部に液滴が充填されて、前記圧電素子の変形により内部容積が変化するキャビティと、
   前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を備え、
   前記変調回路は、前記源信号と、帰還された前記駆動信号と、に基づいて前記変調信号を生成し、
   前記インダクターは、巻線とコアとが一体に成形され、前記巻線が巻回される前記コアの軸方向が前記回路基板に交差するように実装され、
   前記回路基板上では、前記コアの軸方向と交差する領域で前記配線パターンが非形成である、
   ことを特徴とする液体吐出装置。
2. 駆動信号の元となる源信号をパルス変調した変調信号を生成する変調回路と、
   前記変調信号を増幅して増幅変調信号を生成する増幅部と、
   インダクターおよびコンデンサーを含み、前記増幅変調信号を平滑化して駆動信号を生成する復調部と、
   前記変調回路と前記増幅部と前記復調部とが実装され、表面に複数の配線パターンが形成された回路基板と、
   前記駆動信号が印加されることで変形する圧電素子と、
   内部に液滴が充填されて、前記圧電素子の変形により内部容積が変化するキャビティと、
   前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を備え、
   前記変調回路は、前記源信号と、帰還された前記駆動信号と、に基づいて前記変調信号を生成し、
   前記インダクターは、巻線とコアとが一体に成形され、前記巻線が巻回される前記コアの軸方向が前記回路基板に交差するように実装され、
   前記回路基板上では、前記コアの軸方向と交差する領域に形成された配線パターンが、他の領域に形成された他の配線パターンと電気的に非導通である、
   ことを特徴とする液体吐出装置。
3. 前記回路基板は、
   前記インダクターの一方の電極と電気的に接続される第１端子と、前記インダクターの他方の電極と電気的に接続される第２端子と、
   を有し、
   前記第１端子と前記第２端子との間には配線パターンが形成されない
   ことを特徴とする請求項１に記載の液体吐出装置。
4. 前記第１端子に接続される配線パターン、または、前記第２端子に接続される配線パターンの少なくとも一方には、スルーホールが形成される
   ことを特徴とする請求項３に記載の液体吐出装置。
5. 前記コアと前記回路基板との間には、前記コアおよび前記回路基板以外の部品が設けられない
   ことを特徴とする請求項１乃至４のいずれかに記載の液体吐出装置。
6. 駆動信号の元となる源信号をパルス変調した変調信号を生成する変調回路と、
   前記変調信号を増幅して増幅変調信号を生成する増幅部と、
   インダクターおよびコンデンサーを含み、前記増幅変調信号を平滑化して駆動信号を生成する復調部と、
   前記変調回路と前記増幅部と前記復調部とが実装され、表面に複数の配線パターンが形成された回路基板と、
   を備え、
   前記変調回路は、前記源信号と、帰還された前記駆動信号と、に基づいて前記変調信号を生成し、
   前記インダクターは、巻線とコアとが一体に成形され、前記巻線が巻回される前記コアの軸方向が前記回路基板に交差するように実装され、
   前記回路基板上では、前記コアの軸方向と交差する領域で前記配線パターンが非形成である、
   ことを特徴とする駆動回路。
7. 駆動信号の元となる源信号をパルス変調した変調信号を生成する変調回路と、
   前記変調信号を増幅して増幅変調信号を生成する増幅部と、
   インダクターおよびコンデンサーを含み、前記増幅変調信号を平滑化して駆動信号を生成する復調部と、
   前記変調回路と前記増幅部と前記復調部とが実装され、表面に複数の配線パターンが形成された回路基板と、
   を備え、
   前記変調回路は、前記源信号と、帰還された前記駆動信号と、に基づいて前記変調信号を生成し、
   前記インダクターは、巻線とコアとが一体に成形され、前記巻線が巻回される前記コアの軸方向が前記回路基板に交差するように実装され、
   前記回路基板上では、前記コアの軸方向と交差する領域に形成された配線パターンが、他の領域に形成された他の配線パターンと電気的に非導通である、
   ことを特徴とする駆動回路。

Images