CN101213890B - 多层布线基板及其制造方法 - Google Patents

多层布线基板及其制造方法 Download PDF

Info

Publication number
CN101213890B
CN101213890B CN2006800242127A CN200680024212A CN101213890B CN 101213890 B CN101213890 B CN 101213890B CN 2006800242127 A CN2006800242127 A CN 2006800242127A CN 200680024212 A CN200680024212 A CN 200680024212A CN 101213890 B CN101213890 B CN 101213890B
Authority
CN
China
Prior art keywords
break
hole conductor
path hole
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800242127A
Other languages
English (en)
Other versions
CN101213890A (zh
Inventor
及川善和
吉川孝义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101213890A publication Critical patent/CN101213890A/zh
Application granted granted Critical
Publication of CN101213890B publication Critical patent/CN101213890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

虽然在过去技术的情况下，因为线路导体或者通路孔导体具有连接盘，所以在制造陶瓷基板时利用连接盘能够防止由于通路孔导体与线路导体之间的位置偏移及各自的加工误差等而引起的连接不良，但是如图所示，因为连接盘(3)从通路孔导体(2)向相邻的通路孔导体(2)伸出，所以由此会妨碍通路孔导体(2)之间的狭小间距化。本发明的多层布线基板(10)具有：层叠多个陶瓷层(11A)而组成的层叠体(11)、以及设置在层叠体(11)内的布线图形(12)，在陶瓷层(11A)中，作为布线图形(12)具有：上下穿通陶瓷层(11A)的穿通通路孔导体(16)；以及与穿通通路孔导体(16)在同一陶瓷层(11A)内电连接、且不穿通该陶瓷层(11A)的半穿通连续通路孔导体(16A)。

Description

多层布线基板及其制造方法
技术领域
本发明涉及一种多层布线基板及其制造方法，更详细地说，涉及一种能够实现高密度布线且能够提高连接可靠性的多层布线基板及其制造方法。
背景技术
近些年，随着集成电路的微细加工技术的飞跃性发展，集成电路的连接用端子数量增加，连接用端子的狭小间距化越发明显。而且最近，将集成电路安装到陶瓷基板主要采用倒装芯片连接方式进行。因为在陶瓷基板的表面配置倒装芯片连接用的焊盘，而与集成电路的连接用端子的狭小间距化对应，会使连接用焊盘也必须狭小间距化，所以到目前为止提出过几种方法。
例如，在专利文献1中提出一种不采用接合用焊盘的陶瓷布线基板。虽然接合用焊盘是利用印刷法等来形成，但是如果接合用焊盘的数量变多，则难以利用印刷来形成，而且即使能够形成，与通路孔导体的接合强度较弱，不能确保可靠性。于是，在专利文献1中所记载的技术中，通过采用烧成收缩率比陶瓷生片小的导体糊剂来制造陶瓷多层基板，从而将通孔内的导体层(通路孔导体)作为接合用焊盘并使其从陶瓷多层基板突出。通过这样，在不印刷接合用焊盘的情况下，能够提高接合用焊盘与通路孔导体的接合强度，并实现接合用焊盘的狭小间距。但是，在专利文献1中，一点也没有涉及关于陶瓷多层基板内部的通路孔导体与线路导体之间的连接结构的内容。
另一方面，在专利文献2中提出一种在线路导体上设置连接盘用以改善通路孔导体与线路导体之间的连接结构的层叠型陶瓷电子元器件。在连接通路孔导体与线路导体的情况下，对分别形成的陶瓷生片进行对位，制作、烧结陶瓷生片的层叠体。当在陶瓷生片上形成通路孔导体与线路导体时，不能避免这些加工误差，而且当制作层叠体时，因为难以避免通路孔导体与线路导体的位置偏移，所以容易产生层叠体内的通路孔导体与线路导体之间的连接不良。于是，在该技术中，通过在线路导体上设置直径比通路孔导体外径大的连接盘，从而防止由于上述的加工误差及位置偏移而引起的连接不良。
另外，在专利文献3中提出一种能够提高布线密度的多层陶瓷基板的制造方法。这种情况下，如图7(a)、(b)所示，在配置于多层陶瓷基板1内的通路孔导体2的下端形成连接盘3，当通路孔导体2相邻时，各个连接盘3形成在互不相同的陶瓷层中。于是，通路孔导体2通过连接盘3与线路导体4连接。该技术在设置连接盘3这一点上与专利文献2的技术相同。
专利文献1：特许第2680443号公报
专利文献2：特开2001-284811号公报
专利文献3：特开平11-074645号公报
但是，在专利文献2、3中所记载的过去技术的情况下，虽然因为线路导体或者通路孔导体具有连接盘，所以在制造陶瓷基板时，利用连接盘能够防止由于通路孔导体与线路导体之间的位置偏移及各自的加工误差等而引起的连接不良，但是例如如图7(a)所示，因为连接盘3从通路孔导体2向相邻的通路孔导体2侧伸出，所以存在的问题是，该伸出部分会妨碍通路孔导体2、2之间的狭小间距化。即，如果进一步使通路孔导体2、2之间的狭小间距化，则如图8所示，因为在连接盘3与相邻的通路孔导体2之间发生短路，或者在烧成时由于陶瓷层与连接盘3之间的热膨胀系数之差而容易发生层间剥离，所以用于防止在通路孔导体2、2之间发生短路或者层间剥离的间隙达到必需的最低限度，而且在该间隙以外增加连接盘3的伸出尺寸，连接盘3会妨碍通路孔导体2、2之间的狭小间距化。
本发明是为了解决上述问题而设计的，其目的在于：提供一种能够对应于集成电路的连接用端子的狭小间距化从而能够实现布线图形的高密度化、并且能够提高层间布线图形的连接可靠性的多层布线基板及其制造方法。
发明内容
本发明的多层布线基板，其特征在于：在具有层叠多个基材层而形成的层叠体、和设置在该层叠体内的布线图形的多层布线基板中，在上述多个基材层之中的至少一层上，作为上述布线图形具有：上下穿通上述基材层的穿通通路孔导体；以及在同一基材层内与该穿通通路孔导体电连接、且不穿通上述基材层的半穿通通路孔。
另外，在本发明的多层布线基板中，最好上述半穿通通路孔导体是连续设置多个半穿通通路孔导体而形成的半穿通连续通路孔导体。
另外，在本发明的多层布线基板中，最好具有上述穿通通路孔导体与上述半穿通连续通路孔导体的基材层设置在上述层叠体的最表层。
另外，在本发明的多层布线基板中，最好具有上述穿通通路孔导体与上述半穿通连续通路孔导体的基材层设置在上述层叠体的最上层，而将形成上述半穿通连续通路孔导体的一侧作为内表面，配置上述穿通通路孔导体在上述最上层表面上所出现的端面，从而使其能够与安装在上述最上层表面的表面安装元器件的连接用端子连接。
另外，在本发明的多层布线基板中，最好上述穿通通路孔导体在上述层叠体内，通过上述半穿通连续通路孔导体，与在上述基材层的平面方向上延伸的面内导体连接。
另外，在本发明的多层布线基板中，最好上述穿通通路孔导体包括相互相邻的第1穿通通路孔导体以及第2穿通通路孔导体，与上述第1穿通通路孔导体连接的第1半穿通连续通路孔导体在远离上述第2穿通通路孔导体的方向上延伸设置。
另外，在本发明的多层布线基板中，最好与上述第2穿通通路孔导体连接的第2半穿通连续通路孔导体在远离上述第1穿通通路孔导体的方向上延伸设置。
另外，在本发明的多层布线基板上，最好上述穿通通路孔导体包括与上述第1穿通通路孔导体或者上述第2穿通通路孔导体相邻的第3穿通通路孔导体，与上述第3穿通通路孔导体连接的第3半穿通连续通路孔导体在远离上述第1穿通通路孔导体以及第2穿通通路孔导体的方向上延伸设置。
另外，在本发明的多层布线基板中，最好上述基材层由低温烧结陶瓷材料构成，上述布线图形由以银或者铜为主要成分的导电性材料构成。
另外，本发明的多层布线基板的制造方法，其特征在于：当制造具有层叠多个基材层而形成的层叠体、与设置在该层叠体内的布线图形的多层布线基板时，具有：在多个基材层之中的至少一层上形成穿通上述基材层上下的穿通孔、以及与该穿通孔连续设置且不穿通上述基材层的半穿通孔的第1工序；以及通过向上述穿通孔和上述半穿通孔中填充导电性材料、从而形成作为上述布线图形的穿通通路孔导体和半穿通通路孔导体的第2工序。
另外，在本发明的多层布线基板的制造方法中，最好将上述半穿通孔作为连续设置多个半穿通孔而形成的半穿通连续孔，且根据该半穿通连续孔形成半穿通连续通路孔导体。
另外，在本发明的多层布线基板的制造方法中，最好通过向上述基材层上照射激光，从而形成上述穿通孔以及半穿通连续孔。
另外，在本发明的多层布线基板的制造方法中，最好利用承载膜支持上述基材层，并从承载膜一侧照射激光，从而形成上述穿通孔以及半穿通连续孔。
另外，在本发明的多层布线基板的制造方法中，最好利用承载膜支持上述基材层，并从上述基材层一侧照射激光，从而形成上述穿通孔以及半穿通连续孔。
另外，在本发明的多层布线基板的制造方法中，最好上述第1、第2工序中的基材层是未烧成的陶瓷薄片，具有：制作包含该基材层的未烧成的层叠体之后、烧成上述未烧成的层叠体的第3工序。
如果采用本发明，则能够提供一种多层布线基板及其制造方法，其能够对应于集成电路的连接用端子的狭小间距化等而使布线图形高密度化，并且能够提高层间的布线图形的连接可靠性。
附图说明
图1是表示本发明的多层布线基板的一个实施形态的剖面图。
图2(a)、(b)是分别表示放大图1中所示的多层布线基板的一部分的图，(a)是其剖面图，(b)是其俯视图。
图3(a)、(b)是分别表示与图1的多层布线基板不同的多层布线基板的布线图形的一部分的图，(a)是其剖面图，(b)是其俯视图。
图4(a)、(b)是分别用于将图3所示的多层布线基板的狭小间距化与过去的布线图形进行比较来说明的说明图。
图5(a)～(e)是分别按工序顺序表示本发明的多层布线基板的制造方法的一个实施形态的主要部分的工序图。
图6(a)～(e)是分别按工序顺序表示本发明的多层布线基板的制造方法的其它实施形态的主要部分的工序图。
图7是表示过去的多层布线基板的图，(a)是表示其主要部分的剖面图，(b)是表示通路孔导体与线路导体的连接结构的从通路孔导体一侧的俯视图。
图8是表示在图7所示的多层布线基板中的通路孔导体与线路导体间产生短路的状态的说明图。
标号说明
10多层布线基板
11陶瓷层(基材层)
12布线图形
13线路导体(面内导体)
14通路孔导体
16～18穿通通路孔导体
16A～18A半穿通连续通路孔导体
31第1表面安装元器件
32第2表面安装元器件
100承载膜
111陶瓷生片(未烧成的基材层)
116穿通通路孔导体部
116A半穿通连续通路孔导体部
H通路孔导体用孔(穿通孔)
P槽(半穿通连续孔)
具体实施方式
下面根据图1～图6所示的实施形态来说明本发明。
本实施形态的多层布线基板10例如如图1所示，具有：层叠多个基材层(例如陶瓷层)11A而形成的层叠体11；以及设置在该层叠体11内的布线图形12，通过布线图形12将安装在层叠体11的上面的第1、第2表面安装元器件31、32与安装多层布线基板10的母板等的安装用基板进行电连接。第1表面安装元器件31由例如硅半导体元件、砷化镓半导体元件等有源元件组成，第2表面安装元器件32由例如电容器、电抗器等无源元件组成。
由于第1、第2表面安装元器件31、32的连接用端子急剧地进一步狭小间距化，本实施形态的多层布线基板10在层叠体11的上面(安装面)上形成与其对应的表面电极。在图1中，利用构成布线图形12的通路孔导体的端面来形成表面电极。第1表面安装元器件31的例如球栅阵列结构的连接用端子通过焊球B与通路孔导体的上端面电连接；另外，第2表面安装元器件32的外部电极通过角焊锡F与通路孔导体的上端面电连接。下面详细叙述包含通路孔导体的布线图形12。另外，表面安装元器件也可以包含不直接与通路孔导体连接的元器件。
布线图形12如图1所示，具有：用规定的图形在上下陶瓷层11A的界面上所形成的面内导体(以下称为[线路导体])13；为了将上下的线路导体13、13等进行电连接而穿通陶瓷层11A设置的通路孔导体14；以及与设置在最下层陶瓷层11A内的通路孔导体14连接、且用规定的图形在层叠体11的下表面配置并形成的表面电极15，将第1、第2表面安装元器件31、32与安装多层布线基板10的母板等的安装基板进行电连接。形成在层叠体11的最上层陶瓷层11A内的通路孔导体14，如同一幅图所示，能够与第1、第2表面安装元器件31、32的连接用端子对应实现狭小间距化，而且能够确保第1、第2表面安装元器件31、32与布线图形12之间的连接可靠性。
通路孔导体14具有：穿通规定陶瓷层11A的第1、第2、第3穿通通路孔导体16、17、18以及独立穿通通路孔导体(以下简称为[独立通路孔导体])19，构成比过去结构的通路孔导体缩小各个间距、能够实现狭小间距化的结构。第1、第2、第3穿通通路孔导体16、17、18与在各个同一陶瓷层11A内不穿通各个陶瓷层11A那样形成的半穿通通路孔导体16A、17A、18A电连接。从陶瓷层11A一侧的面(图1中的下表面)开始到上面的中间、不穿通陶瓷层11A那样形成半穿通通路孔导体16A、17A、18A，下表面形成与陶瓷层11A相同的平面。独立通路孔导体19形成作为不与半穿通通路孔导体连接的、而是独立存在的穿通通路孔导体。因此，本实施形态的多层布线基板10，其特征在于，具有：在同一陶瓷层11A内连续设置穿通通路孔导体与半穿通通路孔导体的通路孔导体结构。
虽然根据第1、第2、第3穿通通路孔导体16、17、18和与其连接的线路导体13之间的距离而设置半穿通通路孔导体的数量是不同的，但是通常，根据第1、第2、第3穿通通路孔导体16、17、18与各个线路导体13之间的距离，形成作为多个半穿通通路孔导体相互连接那样连续设置的半穿通连续通路孔导体。因此，将在同一陶瓷层11A内分别与第1、第2、第3穿通通路孔导体16、17、18连接的半穿通连续通路孔导体分别称为第1、第2、第3半穿通连续通路孔导体16A、17A、18A。这些半穿通连续通路孔导体16A、17A、18A的长度最好为30～500μm。当不足30μm时，设置半穿通连续通路孔导体的意义就很小了，不能够提高连接可靠性。另外，如果超过500μm，则很难将穿通通路孔导体与半穿通连续通路孔导体形成为一体。
因为能够如后述那样在同一工序中将穿通通路孔导体与半穿通连续通路孔导体形成为一体，所以能够将半穿通连续通路孔导体作为线路导体的一部分，或者能够兼作为全部线路导体，与用其它工序形成通路孔导体与线路导体的过去相比，不需要确保通路孔导体与线路导体的位置偏移作为余量，能够促进狭小间距化，并且能够确实地连接穿通通路孔导体与半穿通连续通路孔导体，提高连接可靠性。另外，本申请人在日本专利特愿2004-111976中提出穿通通路孔导体与穿通连续通路孔导体分别设置在上下陶瓷层上的多层布线基板。
图2(a)、(b)是表示放大图1所示的第2穿通通路孔导体17及第2半穿通连续通路孔导体17A的图。第2穿通通路孔导体17如该图的(a)所示，形成为大致圆锥台形状，第2半穿通连续通路孔导体17A也如同根据该图的(b)所推定的那样，连续形成为截面积比第2穿通通路孔导体17要小的圆锥台形状的半穿通通路孔导体在水平方向上部分地重叠那样的形状。在本实施形态中，因为采用激光形成通路孔导体用的孔，所以在半穿通连续通路孔导体的侧面上形成凹凸。穿通通路孔导体全部呈现为圆锥台形状，较宽的下表面起到作为连接盘的功能。但是，通路孔导体不仅限于圆锥台形状，也可以是圆柱形状。
虽然第1、第2、第3穿通通路孔导体16、17、18本身如图1所示，分别以同一形态形成，但是也可以如图3(a)、(b)所示，从第1、第2、第3穿通通路孔导体16、17、18在互不相同的方向上延长形成与之分别连接的第1、第2、第3半穿通连续通路孔导体16A、17A、18A。最好在远离除了与之分别连接的第1、第2、第3穿通通路孔导体16、17、18以外的其它穿通通路孔导体(包含独立通路孔导体19)的方向上延长形成第1、第2、第3半穿通通路孔导体16A、17A、18A。通过这样，分别能够实现第1、第2、第3穿通通路孔导体16、17、18相互间以及与独立通路孔导体19之间的狭小间距化。特别是，通过在层叠体11的最上层的陶瓷层11A内设置这些穿通通路孔导体及半穿通通路孔导体，从而能够使其与第1、第2表面安装元器件31、32的狭小间距化对应。
接着，参照图3、图4来说明，由于分别与第1、第2、第3穿通通路孔导体16、17、18连接的第1、第2、第3半穿通连续通路孔导体16A、17A、18A的延长方向互不相同，所以能够实现第1、第2、第3穿通通路孔导体16、17、18相互间以及与独立通路孔导体19之间的狭小间距化这一点。而且，图3、图4虽然具有与图1所示的多层布线基板10不同的布线结构，但是在与图1相同或者相当的部分上带有相同标号来说明布线结构。图3(a)是沿着图3(b)中的A-A线的剖面图。
如图3(a)所示，以独立通路孔导体19为中心而左右方向对称地配置第1、第2穿通通路孔导体16、17。第1、第2穿通通路孔导体16、17包含分别在远离相邻的独立通路孔19的方向上延伸设置的第1、第2半穿通连续通路孔导体16A、17A，而且第1、第2穿通通路孔导体16、17分别通过第1、第2半穿通连续通路孔导体16A、17A而分别与线路导体13、13连接。因为第1、第2穿通通路孔导体16、17通过各自的第1、第2半穿通连续通路孔导体16A、17A而与各自的线路导体13、13连接，所以从第1、第2穿通通路孔导体16、17没有向相邻的独立通路孔导体19伸出，缩小与相邻的独立通路孔导体13之间的距离，能够实现狭小间距化。
另外，如图3(b)所示，第一行与第三行的通路孔导体是上下对称的。因此，将第一行与第三行的通路孔导体分别作为第3、第4、第5穿通通路孔导体18、20、21，将从第3、第4、第5穿通通路孔导体18、20、21开始延伸设置在同一陶瓷层11A内的半穿通连续通路孔导体分别作为第3、第4、第5半穿通连续通路孔导体18A、20A、21A。在该图中，第1、第2穿通通路孔导体16、17及第3、第4、第5穿通通路孔导体18、20、21以独立通路孔导体19为中心而上下左右对称地进行配置。而且，在分别远离相邻的穿通通路孔导体的方向上延伸设置第3、第4、第5半穿通连续通路孔导体18A、20A、21A，并在延伸设置端上通过各自的连接盘13A与线路导体13连接。在第3、第4、第5穿通通路孔导体18、20、21之间，也成立与第1、第2穿通通路孔导体16、17及独立通路孔导体19之间同样的关系。
在本实施形态中，虽然是对线路导体13设置了连接盘13A，但是连接盘也可以设置在半穿通连续通路孔导体一侧。这种情况下，在设置半穿通连续通路孔导体时，例如通过只使得离穿通通路孔导体最远的半穿通通路孔导体的外径比穿通通路孔导体的外径大，从而能够实现。
如图3(b)所示，以独立通路孔导体19为中心，从第1、第2穿通通路孔导体16、17及第3、第4、第5穿通通路孔导体18、20、21向外侧以放射状来延伸设置第1、第2半穿通连续通路孔导体16A、17A以及第3、第4、第5半穿通连续通路孔导体18A、20A、21A。另外，在该图的(a)中，虽然分别在同一陶瓷层11A内形成第1、第2穿通通路孔导体16、17及第1、第2半穿通连续通路孔16A、17A，但是当有可能分别与其它穿通通路孔导体的半穿通连续通路孔导体发生干涉时，例如只要将第2穿通通路孔导体17设置在与第1穿通通路孔导体16不同的其它陶瓷层11A内，且在较深的部分添上独立通路孔导体19即可。
参照图4(a)、(b)并以第1穿通通路孔导体16与独立通路孔导体19之间的关系为例，从而说明本实施形态的穿通通路孔导体及半穿通通路孔导体与过去的通路孔导体相比能够实现怎样程度的狭小间距化。过去，如图4(b)所示，为了确实地连接穿通通路孔导体2与线路导体3，在相邻的穿通通路孔导体2、2之间，除了必需的连接盘4的从穿通通路孔导体2的伸出尺寸M1、以及在连接盘4与相邻的穿通通路孔导体2之间不发生短路及层间剥离的最低限度必需尺寸G1之外，还加上与为了即使发生位置偏移也不会低于最低限度必需的间隔而具有的余量M2，必须有这样合计而得到的距离(M1+M2+G1)。作为该距离(M1+M2+G1)，通常必须达到200μm左右。因此，在过去的布线结构的情况下，将穿通通路孔导体2、2之间的距离缩小在200μm之内实现狭小间距化是很困难的。
与此不同的是，在本实施形态的情况下，在相邻的第1穿通通路孔导体16与独立通路孔导体19之间，必须有将在第1穿通通路孔导体16与相邻的独立通路孔导体19之间不会发生短路及层间剥离的最低限度必需的尺寸G2、以及在第1穿通通路孔导体16与独立通路孔导体19之间为了在发生位置偏移时也不会低于间距G2而具有的余量M3合计所得的距离(M3+G2)。本实施形态的布线结构中的尺寸G2与过去的布线结构中的尺寸G1实质上是相同的尺寸，对于尺寸M3，由于在同一工序中加工想要与线路导体13连接的第1穿通通路孔导体16以及与其连续配置的独立通路孔导体19，因此误差的主要原因仅仅是通路孔加工精度，不存在线路印刷时的图形的伸长及由于经过通路孔加工与线路印刷这2个工序而产生的加工误差增加等主要原因，位置偏移量变小。
因此，作为本实施形态的第1优点是，不需要为了连接可靠性而比通路孔直径大的连接盘13A的余量M1，作为第2优点是，在发生位置偏移时为了防止相邻的第1穿通通路孔导体16与独立通路孔导体19之间的短路及裂化(层间剥离)的发生而所取的余量M2也只要较小的量即可。因此，本实施形态中的第1穿通通路孔导体16与独立通路孔导体19之间的距离能够缩小到例如过去的一半的距离100μm左右，与过去相比，能够显著地实现狭小间距化。
而且，虽然在本实施形态中作为基材层是以陶瓷层为例来说明，但是基材层不仅限制于陶瓷层。作为基材层也可以是例如由热硬化性的树脂构成的树脂层。在为陶瓷层的情况下，作为陶瓷材料，能够使用例如低温烧结陶瓷(LTCC：Low Temperature Co-fired Ceramic)(低温共烧陶瓷)材料。所谓低温烧结陶瓷材料，是在1050℃以下的温度下能够烧结、且能够与电阻率小的银及铜等同时烧成的陶瓷材料。作为低温烧结陶瓷材料，具体地说可举出有在氧化铝、氧化锆、氧化镁、镁橄榄石等的陶瓷粉末中混合硼硅酸类玻璃而生成的玻璃复合类LTCC材料；采用ZnO-MgO-Al2O3-SiO2类的结晶化玻璃的结晶化玻璃类LTCC材料；以及采用BaO-Al2O3-SiO2类陶瓷粉末或Al2O3-CaO-SiO2-MgO-B2O3类陶瓷粉末等的非玻璃类LTCC材料等。作为陶瓷层11A的材料，通过采用低温烧结陶瓷材料，则作为布线图形12的材料，能够采用例如银或者铜等的具有低电阻且低熔点的金属，并且能够在1050℃以下的低温下同时烧成层叠体11与布线图形12。
另外，作为陶瓷材料也能够使用高温烧结陶瓷(HTCC：High TemperatureCo-fired Ceramic)(高温共烧陶瓷)材料。作为高温烧结陶瓷材料，采用向例如氧化铝、氮化铝、莫来石、其它材料中加入玻璃等的烧结辅助剂并在1100℃以上进行烧结后的材料。这时，作为布线图形12，使用从钼、铂、钯、钨、镍以及包含这些的合金中选择的金属。
接着，参照图5、图6来说明本发明的多层布线基板的制造方法的一个实施形态。
首先，使低温烧结陶瓷材料(例如包含Al2O3作为填充物、硼硅酸玻璃作为烧结辅助剂的陶瓷材料)在乙烯醇等的粘合剂中分散并调制成浆料之后，如图5(a)、图6(a)所示，利用刮刀法等将该浆料涂覆在承载膜100上，以制作低温烧结用的陶瓷生片111。然后，将陶瓷生片切割成规定的大小。
接着，为了设置第1、第2、第3穿通通路孔导体16、17、18与独立通路孔导体19，采用例如CO2激光等的激光，照射陶瓷生片111，用规定的图形形成规定形态的通路孔导体用的孔。因为独立通路孔导体19是上下穿通陶瓷生片111的通路孔导体，所以当用规定图形形成通路孔导体用孔之后，向该通路孔导体用孔中填充导电性糊剂，形成独立通路孔导体部。这里，参照图5、图6来说明形成第1穿通通路孔导体16以及第1半穿通连续通路孔导体16A的情况。
当在陶瓷生片111上形成通路孔导体用孔时，具有例如从承载膜100一侧照射激光以形成通路孔导体用孔的方法、以及从生片111一侧照射激光以形成通路孔导体用孔的方法。
首先，根据图5来说明从承载膜100一侧照射激光的方法。在该方法中，如图5(a)所示，将承载膜100面向激光L的光源一侧配置。
接着，如图5(b)所示，向承载膜100上照射激光L，使激光L穿通承载膜100及陶瓷生片111，以形成大致为倒圆锥台形状的通路孔导体用孔H。接着，将激光L的照射能量减小到不会穿通陶瓷生片111的程度的照射能量，并使激光L从图5(b)所示的位置向右方移动。激光L的移动距离预先设定为激光L部分地照射到加工后的通路孔导体用孔H中的那样程度的距离。每次激光L移动，则穿通承载膜100，并在陶瓷生片111上形成倒圆锥台形状的槽。每次使激光L移动，如该图(c)所示，在陶瓷生片111的上面侧上连续地形成倒圆锥台形状的槽，最终如该图(d)所示，与通路孔导体用孔H连续设置细长的槽P。
这时，在通路孔导体用孔H与槽P的加工方面，陶瓷生片111的厚度最好是10～250μm，承载膜的厚度最好是25～100μm。如果它们的厚度比上述厚度要厚，则变得很难形成通路孔导体用孔H，如果它们的厚度比上述厚度要薄，则变得很难形成槽P。槽P的长度最好在30～500μm的范围内。在不足30μm的情况下，不能够提高连接可靠性，如果超过500μm，则很难向通路孔导体用孔H及槽P内填充导电性糊剂。槽P的深度相对于陶瓷生片111的厚度，平均来说比较好的为15～95％的深度，最好是25～60％的深度。在不到15％的深度的情况下，不能够提高连接可靠性，在超过95％的深度的情况下，由于加工上的误差，有时会穿通陶瓷生片111。
然后，在从承载膜111侧向陶瓷生片111上所形成的通路孔导体用孔H以及槽P内，填充以Ag或者Cu为主要成分的导电性糊剂，并从承载膜100除去多余的导电性糊剂，如图5(e)所示，形成第1穿通通路孔导体部116及第1半穿通连续通路孔导体部116A。然后，如该图的(f)所示，使陶瓷生片111向上，且利用丝网印刷法并以规定的图形印刷导电性糊剂，以形成线路导体部113。
在从陶瓷生片111一侧照射激光的方法中，如图6(a)所示，将陶瓷生片111面向激光L的光源侧配置。然后，以上述要领如该图的(b)～(e)所示，从陶瓷生片111一侧照射激光L，从而在陶瓷生片111上形成通路孔导体用孔H以及槽P，并向这些通路孔导体用孔H及槽P内填充导电性糊剂，从而形成第1穿通通路孔导体部116以及第1半穿通连续通路孔导体部116A，再在陶瓷生片111上利用丝网印刷法等并以规定的图形印刷导电性糊剂，以形成线路导体部113。
按照上述顺序，对多个陶瓷生片分别根据需要形成需要数量的第1、第2、第3穿通通路孔导体部、第1、第2、第3半穿通连续通路孔导体部、独立通路孔导体部以及线路导体部之后，层叠这些陶瓷生片，并以规定的压力进行压接，以制作半成品的层叠体。
然后，当在半成品的层叠体表面上形成用于分割各个多层布线基板的切断槽之后，以1050℃以下的规定温度烧成半成品的层叠体，以得到烧结体。在对该烧结体实施电镀处理之后，分割烧结体，从而能够同时得到多个本实施形态的多层布线基板10。
如上述说明所述，如果采用本实施形态，则因为具有：层叠多个陶瓷层11A而形成的层叠体11、以及设置在该层叠体11A内的布线图形12，作为布线图形12具有：上下穿通陶瓷层11A的第1、第2、第3穿通通路孔导体16、17、18；以及与这些穿通通路孔导体16、17、18在同一陶瓷层11A内进行电连接且不穿通该陶瓷层11A的第1、第2、第3半穿通连续通路孔导体16A、17A、18A，所以与用其它工序形成通路孔导体与线路导体的过去相比，不需要确保通路孔导体与线路导体的位置偏移作为余量，能够促进狭小间距化，同时能够确实地在同一陶瓷层11A内对第1、第2、第3穿通通路孔导体16、17、18与第1、第2、第3半穿通连续通路孔导体16A、17A、18A进行电连接，提高连接可靠性。
特别是，因为将具有第2穿通通路孔导体17与第2半穿通连续通路孔导体17A的陶瓷层11A设置为层叠体11最上层的陶瓷层11A，使得形成第2半穿通连续通路孔导体17A的一侧做成内表面，配置第2穿通通路孔导体17在最上层的陶瓷层11A的表面所出现的端面，使其能够与安装在最上层的陶瓷层11A表面的第1、第2表面安装元器件31、32的连接用端子连接，所以能够对应于第1、第2表面安装元器件31、32的狭小间距化，同时能够实现层叠体11的薄型化即多层布线基板10的低高度化。
另外，因为第1、第2、第3穿通通路孔导体16、17、18在层叠体11内通过第1、第2、第3半穿通连续通路孔导体16A、17A、18A与线路导体13连接，所以线路导体13的连接盘13A没有向其它通路孔导体14一侧伸出，即使布线图形12高密度化，也能够防止与其它通路孔导体14之间的短路。另外，因为通路孔导体14包含相互相邻的第1、第2、第3穿通通路孔导体16、17、18，并且与第1、第2、第3穿通通路孔导体16、17、18连接的第1、第2、第3半穿通连续通路孔导体16A、17A、18A在分别远离其它穿通通路孔导体的方向上延伸设置，所以在第1、第2、第3穿通通路孔导体16、17、18上没有分别向其它穿通通路孔导体一侧伸出，能够缩小各个第1、第2、第3穿通通路孔导体16、17、18之间的间隔，从而实现狭小间距化，并且能够使布线图形12高密度化。另外，因为陶瓷层11A由低温烧结陶瓷材料构成，布线图形12由以Ag或者Cu为主要成分的导电性材料构成，所以能够以1050℃以下的低温进行烧成。
另外，如果采用本实施形态，则当制造多层布线基板10时，因为具有：在用于形成多个陶瓷层11A的多个陶瓷生片111中形成上下穿通陶瓷生片111的通路孔导体用孔H、和与该通路孔导体用孔H连续设置且不穿通陶瓷生片111的槽P的工序；以及通过向通路孔导体用孔H及槽P中填充导电性糊剂、而形成作为布线图形12的第1穿通通路孔导体部116及第1半穿通通路孔导体部116A的工序，所以能够在同一陶瓷层11A内将第1穿通通路孔导体16与第1半穿通通路孔导体16A形成为一体，并且能够确实地将这两者进行电连接，能够提高连接可靠性。
另外，因为通过向组成陶瓷层11A的陶瓷生片111上照射激光，以形成通路孔导体用孔H及槽P，所以即使第1、第2、第3穿通通路孔导体16、17、18及第1、第2、第3半穿通连续通路孔导体16A、17A、18A高密度化，也能够确实地将它们形成。因为利用承载膜100支持陶瓷生片111，且通过从承载膜100一侧或者从陶瓷生片111一侧照射激光，以形成通路孔导体用孔H及槽P，所以能够正确地形成通路孔导体用孔H及槽P。
而且，本发明不受上述各实施例任何限制。例如，在上述实施形态中，虽然设置在最上层的陶瓷层11A上的穿通通路孔导体的上端面成为第1、第2表面安装元器件31、32的连接用的表面电极，但是如果空间有多余，则也可以在穿通通路孔导体的上端面设置成为连接盘的表面电极。另外，在上述实施形态中，虽然将最上层的穿通通路孔导体用作为第1、第2表面安装元器件的连接用端子，但是也可以在最下层的陶瓷层11A上设置穿通通路孔导体，并且将其下端面用作为与母板等的安装基板的连接用端子。
工业上的实用性
本发明能够适用作为安装各种表面安装元器件的多层布线基板。

Claims (13)

1.一种多层布线基板，其特征在于，
在具有层叠多个基材层而组成的层叠体、以及设置在该层叠体内的布线图形的多层布线基板中，在所述多个基材层之中的至少一层上，作为所述布线图形具有：上下穿通所述基材层的穿通通路孔导体；以及与该穿通通路孔导体在同一基材层内电连接、且不穿通所述基材层的半穿通通路孔导体。
2.如权利要求1中所述的多层布线基板，其特征在于，
所述半穿通通路孔导体是连续设置多个半穿通通路孔导体而构成的半穿通连续通路孔导体。
3.如权利要求2中所述的多层布线基板，其特征在于，
具有所述穿通通路孔导体与所述半穿通连续通路孔导体的基材层设置在所述层叠体的最表层。
4.如权利要求3中所述的多层布线基板，其特征在于，
具有所述穿通通路孔导体与所述半穿通连续通路孔导体的基材层设置在所述层叠体的最上层，而将形成所述半穿通连续通路孔导体的一侧作为内表面，并且配置所述穿通通路孔导体在所述最上层的表面上所出现的端面，从而使其能够与安装在所述最上层表面上的表面安装元器件的连接用端子连接。
5.如权利要求2中所述的多层布线基板，其特征在于，
所述穿通通路孔导体在所述层叠体内，通过所述半穿通连续通路孔导体，与在所述基材层平面方向延伸的面内导体连接。
6.如权利要求2中所述的多层布线基板，其特征在于，
所述穿通通路孔导体包含：相互相邻的第1穿通通路孔导体以及第2穿通通路孔导体，与所述第1穿通通路孔导体连接的第1半穿通连续通路孔导体在远离所述第2穿通通路孔导体的方向上延伸设置。
7.如权利要求6中所述的多层布线基板，其特征在于，
与所述第2穿通通路孔导体连接的第2半穿通连续通路孔导体在远离所述第1穿通通路孔导体的方向上延伸设置。
8.如权利要求1～7的任一项中所述的多层布线基板，其特征在于，
所述基材层由低温烧结陶瓷材料构成，且所述布线图形由以银或者铜为主要 成分的导电性材料构成。
9.一种多层布线基板的制造方法，其特征在于，
当制造具有：层叠多个基材层而组成的层叠体、以及设置在该层叠体内的布线图形的多层布线基板时，
具有：
在多个基材层之中的至少一层上形成穿通所述基材层上下的穿通孔、以及与该穿通孔连续设置且不穿通所述基材层的半穿通孔的第1工序；以及
通过向所述穿通孔及所述半穿通孔中填充导电性材料、从而形成作为所述布线图形的穿通通路孔导体及半穿通通路孔导体的第2工序。
10.如权利要求9中所述的多层布线基板的制造方法，其特征在于，
将所述半穿通孔形成为连续设置多个半穿通孔而形成的半穿通连续孔，并根据该半穿通连续孔来形成半穿通连续通路孔导体。
11.如权利要求10中所述的多层布线基板的制造方法，其特征在于，
通过向所述基材层上照射激光，从而形成所述穿通孔以及半穿通连续孔。
12.如权利要求11中所述的多层布线基板的制造方法，其特征在于，
利用承载膜支持所述基材层，并且通过从承载膜一侧照射激光，从而形成所述穿通孔以及半穿通连续孔。
13.如权利要求11中所述的多层布线基板的制造方法，其特征在于，
利用承载膜支持所述基材层，并且通过从所述基材层一侧照射激光，从而形成所述穿通孔以及半穿通连续孔。
14.如权利要求9～13的任一项中所述的多层布线基板的制造方法，其特征在于，
所述第1、第2工序中的基材层是未烧成的陶瓷生片，具有当制作包含该基材层的未烧成的层叠体之后、烧成所述未烧成的层叠体的第3工序。 
CN2006800242127A 2005-07-12 2006-04-17 多层布线基板及其制造方法 Active CN101213890B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005203443 2005-07-12
JP203443/2005 2005-07-12
PCT/JP2006/308084 WO2007007451A1 (ja) 2005-07-12 2006-04-17 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN101213890A CN101213890A (zh) 2008-07-02
CN101213890B true CN101213890B (zh) 2012-02-01

Family

ID=37636851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800242127A Active CN101213890B (zh) 2005-07-12 2006-04-17 多层布线基板及其制造方法

Country Status (4)

Country Link
US (1) US7847197B2 (zh)
JP (2) JP4748161B2 (zh)
CN (1) CN101213890B (zh)
WO (1) WO2007007451A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008111408A1 (ja) * 2007-03-09 2008-09-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
EP2187438A1 (en) * 2007-12-28 2010-05-19 Ibiden Co., Ltd. Interposer and manufacturing method of the interposer
JPWO2009113198A1 (ja) * 2008-03-14 2011-07-21 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
JP5345363B2 (ja) 2008-06-24 2013-11-20 シャープ株式会社 発光装置
JP5397742B2 (ja) * 2008-12-26 2014-01-22 日立金属株式会社 多層セラミック基板および電子部品
JP2010199318A (ja) * 2009-02-25 2010-09-09 Kyocera Corp 配線基板及びそれを備えた実装構造体
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
JP2011088756A (ja) * 2009-10-20 2011-05-06 Murata Mfg Co Ltd 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
KR101089936B1 (ko) * 2010-01-13 2011-12-05 삼성전기주식회사 다층 세라믹 회로 기판 및 제조방법
WO2013018172A1 (ja) * 2011-07-29 2013-02-07 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP5720606B2 (ja) * 2012-02-23 2015-05-20 株式会社村田製作所 電子部品及びその製造方法
JP5311162B1 (ja) * 2012-06-21 2013-10-09 株式会社フジクラ 部品実装基板の製造方法
DE102012214982B4 (de) * 2012-08-23 2021-06-02 Vitesco Technologies GmbH Leiterplatine
US9860985B1 (en) 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
US9095084B2 (en) * 2013-03-29 2015-07-28 Kinsus Interconnect Technology Corp. Stacked multilayer structure
CN105230140B (zh) 2013-05-08 2018-09-25 株式会社村田制作所 多层布线基板
WO2015029951A1 (ja) * 2013-08-26 2015-03-05 日立金属株式会社 実装基板用ウエハ、多層セラミックス基板、実装基板、チップモジュール、及び実装基板用ウエハの製造方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
WO2015170539A1 (ja) * 2014-05-08 2015-11-12 株式会社村田製作所 樹脂多層基板およびその製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102033317B1 (ko) * 2014-09-30 2019-11-08 가부시키가이샤 무라타 세이사쿠쇼 다층 기판
US9844136B2 (en) * 2014-12-01 2017-12-12 General Electric Company Printed circuit boards having profiled conductive layer and methods of manufacturing same
CN105043605B (zh) * 2015-07-06 2018-07-17 中北大学 一种基于htcc技术的无源压力敏感头
RU2629714C2 (ru) * 2016-02-24 2017-08-31 Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП") Многослойная комбинированная плата гис и способ ее изготовления
JP6555417B2 (ja) * 2016-05-19 2019-08-07 株式会社村田製作所 多層基板及び多層基板の製造方法
JP7004004B2 (ja) * 2017-10-26 2022-01-21 株式会社村田製作所 多層基板、インターポーザおよび電子機器
CN109950211B (zh) * 2017-11-22 2020-12-18 中国电子科技集团公司第五十五研究所 X波段双面多腔结构陶瓷外壳及多层陶瓷共烧工艺方法
WO2021095401A1 (ja) * 2019-11-14 2021-05-20 株式会社村田製作所 回路基板及び回路基板の製造方法
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US11670601B2 (en) * 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US11956898B2 (en) * 2020-09-23 2024-04-09 Apple Inc. Three-dimensional (3D) copper in printed circuit boards
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680443B2 (ja) 1989-09-27 1997-11-19 株式会社東芝 セラミック配線基板およびその製造方法
US5459287A (en) * 1994-05-18 1995-10-17 Dell Usa, L.P. Socketed printed circuit board BGA connection apparatus and associated methods
US5845266A (en) * 1995-12-12 1998-12-01 Optimark Technologies, Inc. Crossing network utilizing satisfaction density profile with price discovery features
US5710887A (en) * 1995-08-29 1998-01-20 Broadvision Computer system and method for electronic commerce
CN1254429A (zh) * 1996-02-09 2000-05-24 国有花旗银行 发票购货单系统
JP3451868B2 (ja) * 1997-01-17 2003-09-29 株式会社デンソー セラミック積層基板の製造方法
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JPH1174645A (ja) 1997-08-29 1999-03-16 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
JPH11340627A (ja) * 1998-05-25 1999-12-10 Shinko Electric Ind Co Ltd 多層回路基板用フィルム及び多層回路基板
JP2000323839A (ja) * 1999-03-04 2000-11-24 Soshin Electric Co Ltd 多層基板の製造方法
US7155409B1 (en) * 1999-03-05 2006-12-26 Trade Finance Service Corporation Trade financing method, instruments and systems
JP2000312057A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 配線基板およびその製造方法
JP3591817B2 (ja) * 1999-06-17 2004-11-24 京セラ株式会社 配線基板の製造方法
US6321212B1 (en) * 1999-07-21 2001-11-20 Longitude, Inc. Financial products having a demand-based, adjustable return, and trading exchange therefor
US8271336B2 (en) * 1999-11-22 2012-09-18 Accenture Global Services Gmbh Increased visibility during order management in a network-based supply chain environment
US20020111907A1 (en) * 2000-01-26 2002-08-15 Ling Marvin T. Systems and methods for conducting electronic commerce transactions requiring micropayment
US20020038277A1 (en) * 2000-02-22 2002-03-28 Yuan Frank S. Innovative financing method and system therefor
JP2001284811A (ja) * 2000-03-29 2001-10-12 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2001313466A (ja) * 2000-04-28 2001-11-09 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
US6807533B1 (en) * 2000-05-02 2004-10-19 General Electric Canada Equipment Finance G.P. Web-based method and system for managing account receivables
US20030158960A1 (en) * 2000-05-22 2003-08-21 Engberg Stephan J. System and method for establishing a privacy communication path
US7356507B2 (en) * 2000-10-30 2008-04-08 Amazon.Com, Inc. Network based user-to-user payment service
US20030233278A1 (en) * 2000-11-27 2003-12-18 Marshall T. Thaddeus Method and system for tracking and providing incentives for tasks and activities and other behavioral influences related to money, individuals, technology and other assets
US20020143701A1 (en) * 2001-04-03 2002-10-03 Bottomline Technologies (De) Inc. Electronic bill presentment system with client specific formatting of data
JP2003204140A (ja) * 2002-01-10 2003-07-18 Sony Corp 配線基板の製造方法、多層配線基板の製造方法および多層配線基板
EP1497779A4 (en) * 2002-04-09 2006-08-16 Matan Arazi COMPUTERIZED TRADING SYSTEM AND USEFUL METHOD
IL153275A (en) * 2002-12-04 2017-04-30 Efficient Finance Ltd A method of co-financing commercial credit
JP2005057157A (ja) * 2003-08-07 2005-03-03 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2005093945A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
US20050199420A1 (en) * 2004-03-10 2005-09-15 Matsushita Electric Industrial Co., Ltd. Circuit board and method for manufacturing the same
CN100502621C (zh) * 2004-04-06 2009-06-17 株式会社村田制作所 内部导体的连接结构及多层基板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平10-209320A 1998.08.07
JP平10-284836A 1998.10.23

Also Published As

Publication number Publication date
JPWO2007007451A1 (ja) 2009-01-29
WO2007007451A1 (ja) 2007-01-18
JP4748161B2 (ja) 2011-08-17
CN101213890A (zh) 2008-07-02
JP2011009786A (ja) 2011-01-13
US20080093117A1 (en) 2008-04-24
US7847197B2 (en) 2010-12-07
JP5104932B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
CN101213890B (zh) 多层布线基板及其制造方法
US7652213B2 (en) Internal conductor connection structure and multilayer substrate
US4663215A (en) Alumina interconnection substrate for an electronic component, and method of manufacture
KR101089936B1 (ko) 다층 세라믹 회로 기판 및 제조방법
CN103874345B (zh) 一种利用陶瓷基片制作多层微波电路的方法
JP5212359B2 (ja) 多層配線基板及びその製造方法
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
JP2006140537A (ja) 配線基板およびその製造方法
JPH0697656A (ja) セラミック多層基板の製造方法
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
JPH1174645A (ja) 多層セラミック基板の製造方法
JP2001320168A (ja) 配線基板およびその製造方法、ならびにそれを用いた電子装置
CN101754590B (zh) 内置被动元件的电路板制造方法
JPH11224984A (ja) セラミック多層基板の製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2006032442A (ja) 多層基板及びその製造方法
JP4501227B2 (ja) セラミック多層配線基板の製造方法
KR100900671B1 (ko) 다층 배선 기판에 사용되는 도전성 비아 형성 방법
EP4246567A1 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US20230209706A1 (en) Three-dimensional circuit board, manufacturing method thereof, and probe card
JPH03133136A (ja) 集積回路用パッケージの製造方法
JP2569716B2 (ja) 多層厚膜ｉｃ基板の製造法
KR20230120391A (ko) 층간 더미부를 구비하는 다층 세라믹 기판 및 그의 제조 방법
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
JPS6293961A (ja) 多層配線回路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant