JP2023128312A - 半導体装置、半導体装置の製造方法および電力変換装置 - Google Patents

半導体装置、半導体装置の製造方法および電力変換装置 Download PDF

Info

Publication number
JP2023128312A
JP2023128312A JP2022032575A JP2022032575A JP2023128312A JP 2023128312 A JP2023128312 A JP 2023128312A JP 2022032575 A JP2022032575 A JP 2022032575A JP 2022032575 A JP2022032575 A JP 2022032575A JP 2023128312 A JP2023128312 A JP 2023128312A
Authority
JP
Japan
Prior art keywords
electrode plate
semiconductor device
semiconductor element
support wire
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022032575A
Other languages
English (en)
Inventor
貴俊 安井
Takatoshi Yasui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022032575A priority Critical patent/JP2023128312A/ja
Priority to US18/069,804 priority patent/US20230307326A1/en
Priority to DE102023102402.7A priority patent/DE102023102402A1/de
Priority to CN202310161856.6A priority patent/CN116705744A/zh
Publication of JP2023128312A publication Critical patent/JP2023128312A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】半導体素子上の電極板の傾きを抑制する半導体装置を提供する。【解決手段】半導体装置は、絶縁基板２と、絶縁基板２上に第１の接合材９を介して接合される半導体素子１と、半導体素子１と半導体素子１の上方に設けられる電極板７との間で、半導体素子１と電極板７と接触する複数の支持ワイヤと、半導体素子１上に設けられ、半導体素子１と電極板７とを接合する第２の接合材１２と、を備える。【選択図】図２

Description

本開示は、半導体装置、半導体装置の製造方法および電力変換装置に関するものである。
近年、車両分野や産業機械分野または民生用機器分野において、高電圧、大電流動作が可能な半導体装置が要求されている。また、高電圧、大電流動作をする半導体装置では、搭載されている半導体素子が自己の発熱により高温になるため、高放熱性も要求される。そのため、半導体素子上に電極板を接合する半導体装置が提案されている。例えば、特許文献１の半導体装置である。
特開２０１６－１２９２５４公報
しかしながら、特許文献１の半導体装置は、半導体素子上の電極板の傾き抑制を考慮した構成になっておらず、電極板が傾くことが懸念されるという問題点があった。
本開示は上記課題を解決するためになされたものであり、半導体素子上の電極板の傾きを抑制できる半導体装置を得ることを目的とするものである。
本開示に係る半導体装置は、絶縁基板と、絶縁基板上に第１の接合材を介して接合される半導体素子と、半導体素子と半導体素子の上方に設けられる電極板との間で、半導体素子と電極板と接触する複数の支持ワイヤと、半導体素子上に設けられ、半導体素子と電極板とを接合する第２の接合材とを備えることを特徴とする。
本開示に係る半導体装置によれば、半導体素子上の電極板を複数の支持ワイヤによって支持することで、電極板の傾きを抑制することができる。
実施の形態１の半導体装置を示す平面図である。 実施の形態１の半導体装置において図１のＡ－Ａにおける断面図である。 実施の形態１の半導体装置において変形例を示す図である。 実施の形態１の半導体装置において変形例を示す図である。 実施の形態１に係る半導体装置の構成を示す電気回路図である。 実施の形態１の半導体装置においてヒートシンク２０に取り付けた構成を示す断面図である。 実施の形態１の半導体装置において破線８０で囲った領域の部分拡大図である。 実施の形態１の半導体装置において変形例を示す図である。 実施の形態１の半導体装置において変形例を示す図である。 実施の形態１の半導体装置において変形例を示す図である。 実施の形態１の半導体装置において変形例を示す図である。 電極板７が傾いた際の概略図を示すである。 実施の形態１の変形例の半導体装置を示す平面図である。 実施の形態１の変形例の半導体装置を示す断面図である。 実施の形態１の変形例の半導体装置においてヒートシンク２０に取り付けた構成を示す断面図である。 実施の形態２の半導体装置を示す断面図である。 実施の形態２の半導体装置において変形例を示す図である。 実施の形態３の半導体装置を示す断面図である。 実施の形態３の半導体装置において変形例を示す図である。 実施の形態４の電力変換システムの構成を示すブロック図である。 実施の形態１の半導体装置の製造方法を示すフローチャート図である。
以下、図面を参照しながら実施の形態について説明する。図面は模式的に示されたものであるため、サイズおよび位置の相互関係は変更し得る。以下の説明では、同じまたは対応する構成要素には同じ符号を付与し、繰り返しの説明を省略する場合がある。
また、以下の説明では、「上」、「下」、「表」、「裏」、「左」、「右」、「側」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられているものであり、実施される際の位置および方向を限定するものではない。
＜実施の形態１＞
実施の形態１における半導体装置５０について説明する。図１は、実施の形態１の半導体装置５０を示す平面図である。
図１に示すように、半導体装置５０は、平面視で四角形状のケース３の左右端部に筒状の金属である金属ブッシュ１０が８つ、ケース３の表面に設けられている。金属ブッシュ１０は、ボルトなどが挿通可能となるよう貫通孔が形成されており、例えば、半導体装置５０はボルトによってヒートシンク等に固定される。なお、半導体装置５０がヒートシンク等へ固定される際は、金属ブッシュ１０とワッシャーとを介してネジで締結されてもよい。金属ブッシュ１０の材質は、銅あるいは鉄などの任意な金属であってよいが、真鍮またはアルミニウムなどの加工性がよく、材料コストの安価な金属が好ましい。ケース３は、金属ブッシュ１０が埋め込まれてインサート成型されたケース３としているが、ケース３を貫通する貫通孔に金属ブッシュ１０を圧入によって固定するアウトサート成型でもよい。
金属ブッシュ１０は、ケース３の左右にそれぞれ１列ずつ設けられ、ケース３の左側に設けられた金属ブッシュ１０の列とケース３の右側に設けられた金属ブッシュ１０の列とが平行に２列で配置されている。また、複数の金属ブッシュ１０は列内でそれぞれ等間隔に配置されている。なお、金属ブッシュ１０はなくてもよいが、金属ブッシュ１０を設ける場合は２つ以上あればよく、当然ながら８つに限定されるものではない。ケース３の４隅にそれぞれ金属ブッシュ１０を１つずつ設けるのみでもよい。また、それぞれの金属ブッシュ１０は、互いに平行及び等間隔に配列しなくてもよい。
電極５ａ、電極５ｂ、電極５ｃは、半導体装置５０と外部機器とを電気的に接続するための電極５であり、ケース３の表面から露出して設けられている。電極５ａは半導体装置５０のＰ端子であり、電極５ｂは半導体装置５０のＮ端子であり、外部機器である電源装置などから直流電力がＰ端子及びＮ端子を介して半導体装置５０に入力される。また電極５ｃは半導体装置５０の出力端子であり、電極５ａおよび電極５ｂから入力された直流電力を半導体装置５０により電力変換して電極５ｃを介して外部機器である負荷装置に出力する。電極５ａ及び電極５ｂは、ケース３の表面で電極５ｃと対向して平行な辺にそれぞれ設けられており、ケース３の表面にある金属ブッシュ１０の列が設けられている辺に直交する辺に設けられていることが望ましい。なお、電極５ａ及び電極５ｂは、ケース３の表面で電極５ｃと対向して平行な辺に設けられなくてもよいし、金属ブッシュ１０の列が設けられている辺に直交して設けられていなくてもよい。そのため、金属ブッシュ１０の列が設けられている辺に設けられてもよい。また、電極５ａ、電極５ｂ、電極５ｃは、それぞれＰ端子、Ｎ端子、出力端子であり電極５が３つの場合を記載しているが、Ｎ端子が出力端子を兼ねる際は、電極５の個数が２つでもよい。なお、電極５の個数は２つ以上であればよい。
信号端子６は、半導体装置５０と外部機器との電気信号の入出力に使用される端子である。信号端子６は、封止材４から露出して設けられている。なお、信号端子６は、ケース３の表面に設けられてもよい。また、信号端子６の個数は１つ以上あればよく、当然ながら６つに限定されるものではない。図１に示すように、信号端子６は、ケース３の左右に設けられた金属ブッシュ１０のそれぞれの列の間に設けられ、信号端子６は、ケース３の左側に設けられた金属ブッシュ１０の列とケース３の右側に設けられた金属ブッシュ１０の列と平行にそれぞれ配置されている。なお、それぞれの信号端子６は、互いに平行に配列しているが、平行に配列なくてもよい。また、信号端子６は、互いに等間隔に配列しているが、互いに等間隔に配列していなくてもよい。
図２は、本開示の実施の形態１に係る半導体装置５０を示す断面図であり、図２は図１に示した半導体装置５０の破線Ａ－Ａにおける断面図であり、図３、図４は変形例として半導体装置５０の断面図を示す。図２に示すように、半導体装置５０は、半導体素子１（１ａ，１ｂ）、絶縁基板２、ケース３、封止材４、電極５、信号端子６、電極板７、金属ブッシュ１０、支持ワイヤ１１が設けられている。
半導体素子１（１ａ，１ｂ）は、スイッチング素子やダイオードであればよく、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、電界効果型トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）等が用いられ、還流素子にダイオード等を用いてもよい。なお、半導体素子１の個数は、当然ながら一つに限定されるものではなく、二つ以上であってもよい。
絶縁基板２は、金属板２ａ、絶縁部材２ｂ、回路パターン２ｃによって構成されている。半導体素子１は、第１の接合材９であるはんだを介して回路パターン２ｃに接合される。絶縁部材２ｂは、金属板２ａの上に設けられており、絶縁部材２ｂと金属板２ａとは、例えば、ろう材あるいは焼結材によって接合されている。回路パターン２ｃは、絶縁部材２ｂの上に設けられており、絶縁部材２ｂと回路パターン２ｃとは、例えば、ろう材あるいは焼結材によって接合されている。金属板２ａと回路パターン２ｃとは金属であればよく、例えば、銅によって形成されている。金属板２ａは半導体素子１で発生する熱を放熱する放熱板であり、回路パターン２ｃは半導体装置５０の電気回路を形成する。絶縁部材２ｂは、半導体素子１との電気的絶縁を確保できればよく、例えば、無機セラミック材料で形成してもよいし、樹脂材料でもよい。なお、絶縁基板２は金属板２ａと絶縁部材２ｂと回路パターン２ｃとが一体となっているとして説明したが、金属板２ａ及び絶縁部材２ｂは絶縁基板２に一体として含めずに個別部品として設けられてもよい。
電極板７は、銅（Ｃｕ）によって形成されている。電極板７は第２の接合材１２及び支持ワイヤ１１を介して半導体素子１上に配置され、第２の接合材１２によって半導体素子１の表面電極（例えば、ＩＧＢＴであればエミッタ電極であり、ダイオードであればアノード電極）と電極板７の下面とを接合する。なお、第２の接合材１２は導電性であればよく、例えば、銀ペースト、はんだ等のろう材などを用いてもよい。また、電極板７の下面は、半導体素子１の表面電極と対向するように配置されるだけでなく、絶縁基板２表面に対向するようにも配置される。すなわち、半導体素子１、絶縁基板２、及び電極板７がそれぞれ平行になるよう配置される。
電極５は、図１で示したように、半導体装置５０のＰ端子である電極５ａ、半導体装置５０のＮ端子である電極５ｂおよび半導体装置５０の出力端子である電極５ｃである。電極５は、一端が電極板７、回路パターン２ｃ、又は導電性ワイヤ１３等を介して半導体素子１へ電気的に接続し、他端が半導体装置５０の外部機器との電気的接続に使用される。なお、電極５と電極板７とは、図示していないがはんだ等の接合材を介して接合されてもよいし、超音波振動などによる固相接合によって接合されてもよい。
信号端子６は、一端が半導体素子１の表面にある制御電極、回路パターン２ｃ、又は導電性ワイヤ１３等を介して電気的に接続し、他端が半導体装置５０の外部機器との電気信号の入出力に使用される。なお、回路パターン２ｃは経由しても経由しなくてもよい。また、電極５及び信号端子６は導電性であればよく、例えば、銅であってもよい。なお、制御電極は、半導体素子１をオンオフ制御するためのゲート電極以外にも設けられてよく、例えば、電流センス電極やケルビンエミッタ電極を設けてもよい。電流センス電極は、半導体装置５０のセル領域に流れる電流を検知するための電極で、ケルビンエミッタ電極は半導体装置５０の温度を測定するための電極である。従って、信号端子６は、制御電極に対応して複数設けられてもよい。
図２において、電極５と信号端子６についてそれぞれ説明したが、変形例として、電極５は電極板７と一体的に形成されて設けられてもよいし、信号端子６はケース３とが一体化したインサートケース構造でもよい。例えば、図２の電極５と電極板７とが一体的に形成され、信号端子６とケース３とが一体化した半導体装置５０の変形例を図３に示す。図３において、電極板７の一端は半導体素子１と電気的に接続し、他端が半導体装置５０の外部機器との電気的接続に使用される。信号端子６は、ケース３の内部に端子の一部が埋め込まれ、一端が半導体素子１と電気的に接続し、他端が半導体装置５０の外部機器との電気信号の入出力に使用される。
半導体素子１及び絶縁基板２は、ケース３により囲まれている。ケース３は、絶縁部材２ｂの端部と接着材８を介して固定されており、接着材８は平面視で四角形状のケース３を固定するため、四角形状のケース３の形に対応した絶縁部材２ｂの４辺に設けられる。なお、接着剤８は、絶縁基板２とケース３とが接続された結果、封止材４がケース３内に充填された際に絶縁基板２とケース３との間から封止材４が漏れないように設けられればよい。また、絶縁部材２ｂとケース３とが接着材８で固定されているが、金属板２ａ又は回路パターン２ｃが、ケース３と接着材８で固定されてもよい。ケース３はＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ Ｒｅｓｉｎ）等の絶縁体にて形成されている。
ケース３により囲まれている半導体素子１、絶縁基板２、電極５、信号端子６及び導電性ワイヤ１３等は、封止材４によって覆われている。電極５及び信号端子６のそれぞれの端部は、半導体装置５０の外部機器と接続するために封止材４から露出している。なお、図２では、ケース３と電極５及び信号端子６とがケース３に圧入もしくはネジ締めで固定されるアウトサートケース構造として説明しているが、ケース３の内部に電極５及び信号端子６が埋め込まれて電極５及び信号端子６とケース３とが一体化したインサートケース構造であってもよい。例えば、図３では、前述のとおり信号端子６とケース３とが一体化したインサートケース構造である。また、絶縁基板２の裏面は、ヒートシンク等により冷却されるため封止材４から露出している。封止材４は、絶縁性を有する材料であれば特に限定されないが、例えば、シリコーンゲルやエポキシ系の樹脂でもよく、また液状エポキシ樹脂で封止するダイレクトポッティング樹脂等でもよい。なお、ダイレクトポッティング樹脂やトランスファーモールド成型等の場合は、封止材４上部に蓋やケース３等はなくてもよい。
支持ワイヤ１１は、絶縁基板２上に第１の接合材９を介して半導体素子１を接合した後、半導体素子１上に設けられる。支持ワイヤ１１は、半導体素子１表面と電極板７下面との間に複数設けられ、半導体素子１表面と電極板７下面との間隔が一定になるように複数の支持ワイヤ１１が電極板７及び半導体素子１と接触することで、電極板７の傾きを抑制できる。すなわち、半導体素子１表面と電極板７下面とが平行になるように支持ワイヤ１１が設けられる。支持ワイヤ１１によって、電極板７と半導体素子１との間隔を一定になるよう保持した後、半導体素子１と電極板７とが第２の接合材１２を介して接合される。また、半導体素子１と電極板７とを第２の接合材１２で接合した後に、前述したとおり、封止材４で封止する。なお、封止材４を設ける際に、電極板７が傾いていると封止材４から電極板７の端部が露出する懸念があるが、電極板７を支持ワイヤ１１で支持することで封止材４から電極板７の端部が露出することを防止できる。
支持ワイヤ１１は、支持ワイヤ１１の両端部がワイヤボンディングにより固相接合される先端部１１ｂを有する。また、支持ワイヤ１１は、ワイヤの高さが支持ワイヤ１１の中で最も高い部位となる頂点部１１ａを有する。なお、頂点部１１ａは支持ワイヤ１１が形成したループ形状の頂点として点で設けられてもよいし、高さが同じ線もしくは面として形成されてもよいし、支持ワイヤ１１のループ形状がつぶれていても先端部１１ｂより高い位置に形成されていればよい。
先端部１１ｂは、ワイヤボンディングにより固相接合された起点又は終点となり、先端部１１ｂは互いに０．５ｍｍ以上離れて設けられる。なお、先端部１１ｂの互いの距離が０．５ｍｍ以上離れているのは、ワイヤボンディング時のツール干渉を防ぐためである。また、ワイヤボンディングした際に先端部１１ｂがつぶれてしまうため、つぶれ幅によって先端部１１ｂ同士が干渉しないようにするためでもある。図２に示すとおり、先端部１１ｂが半導体素子１に接合し、頂点部１１ａが電極板７に接触することで電極板７の傾きを抑制するように支持する。なお、先端部１１ｂが電極板７に接合し、頂点部１１ａが半導体素子１に接触するように設けられてもよい。例えば、図２の変形例として、先端部１１ｂが電極板７に接合し、頂点部１１ａが半導体素子１に接触するように設けられた半導体装置５０の変形例を図４に示す。図４に示すとおり、先端部１１ｂが電極板７に接合し、頂点部１１ａが半導体素子１に接触することで電極板７の傾きを抑制するように支持する。
支持ワイヤ１１の周囲には、半導体素子１の表面と電極板７の下面との間で、応力緩衝材が設けられてもよい。応力緩衝材は、応力を緩衝できる材料であればよく、例えば、ポリイミドなどである。なお、支持ワイヤ１１の周囲とは、支持ワイヤ１１の全体もしくは、少なくとも先端部１１ｂを取り囲む領域である。支持ワイヤ１１の先端部１１ｂが、半導体素子１の表面に接合される領域を先端部接合領域とすると、応力緩衝材は、半導体素子１の表面で、先端部接合領域の周囲に設けられる。すなわち、応力緩衝材は、先端部接合領域を除いた半導体素子１の表面に設けられる。支持ワイヤ１１の周囲に応力緩衝材が設けられることで、支持ワイヤ１１への応力を抑制できるため、ワイヤ接合寿命が向上する。また、支持ワイヤ１１をワイヤボンディングにより半導体素子１の表面へ固相接合する際に、ワイヤボンディングツールから半導体素子１への応力を緩和することができる。
支持ワイヤ１１は、支持する際の剛性とクッション性とを考慮し、支持ワイヤ１１の直径が３０μｍ以上５００μｍ以下とすることが好ましいが、支持ワイヤ１１の直径は小さいほど支持する支持ワイヤ１１の数を増やすこととなるため、支持ワイヤ１１の直径は１００μｍ以上５００μｍ以下がより好ましい。また、半導体素子１は主電流が流れる活性領域と、活性領域の周囲で半導体素子１の耐圧保持のために終端領域とを備えている。支持ワイヤ１１は、半導体素子１の表面で活性領域上に設けられるのが好ましいが、支持ワイヤ１１の数が多くなりすぎると活性領域外の終端領域側である半導体素子１の外周側にも積極的に設けることになる。支持ワイヤ１１が、半導体素子１の終端領域側である半導体素子１の外周側に設けられるとコレクタ電極との沿面距離が短くなってコレクタエミッタ間ショートが発生する懸念があり、支持ワイヤ１１の直径は１００μｍ以上とすることで支持ワイヤ１１の数を適宜、抑えることが好ましい。なお、前述した半導体素子１の表面に設けられる応力緩衝材は、活性領域上、終端領域上のどちらに設けられてもよいし、活性領域と終端領域にまたがって設けられてもよい。
支持ワイヤ１１の材料は、導電性のある金属であればよく、例えば、アルミ、銅、銀、又は金等でもよい。半導体装置５０の主電流は、半導体素子１の表面にあるエミッタ電極から電極板７側へ流れるため、導電性の支持ワイヤ１１があれば、半導体素子１の発熱を半導体素子１上に放熱でき、半導体素子１上からの放熱性を向上することができる。なお、第２の接合材１２より熱伝導率のよい支持ワイヤ１１を使用することで、半導体素子１上の放熱性がより向上する。支持ワイヤ１１は、第２の接合材１２に一部又は全部が埋め込まれてもよいし、埋め込まれなくてもよい。支持ワイヤ１１が第２の接合材１２に埋め込まれる際は、第２の接合材１２と線膨張係数が近い部材を支持ワイヤ１１に使用することで、半導体素子１と支持ワイヤ１１とが接合する部位への熱応力を抑制することができるため、より半導体素子１上からの放熱性を向上することができる。また、封止材４を設ける際に、支持ワイヤ１１が第２の接合材１２に埋まっていることで、封止材４からの圧力で支持ワイヤ１１が倒れるのを抑制することができる。
ここで、半導体装置５０の製造方法について、図２１のフローチャート図を用いて説明する。半導体装置５０の製造方法は、ダイボンド工程、ケース付け工程、支持ワイヤ設置工程、電極板取付工程、ワイヤボンディング工程、封止工程を備える。
ダイボンド工程では、絶縁基板２上に第１の接合材９を配置して半導体素子１を接合する。なお、第１の接合材９を板はんだとして、リフローにより熱処理することで板はんだを溶融させ、半導体素子１と絶縁基板２を接合してもよい。
次に、ケース付け工程では、ケース３と絶縁基板２が接着材８を介して接着する。ケース３と絶縁基板２の隙間を接着剤８によって埋めることで、後の工程で注入する封止材４の漏れを防止することができる。
次に、支持ワイヤ設置工程では、半導体素子１と電極板７が平行配置されるように、半導体素子１の表面又は電極板７に、複数の支持ワイヤ１１を設ける。支持ワイヤ１１は、半導体素子１の表面にワイヤボンディングすることにより固相接合する、もしくは支持ワイヤ１１を電極板７の下面にワイヤボンディングすることにより固相接合する。これにより、ループ形状が形成された支持ワイヤ１１の頂点部１１ａが、電極板７の下面もしくは半導体素子１の表面に接触し、半導体素子１と電極板７との間隔が一定に保持され平行となる。なお、ケース付け工程の前に、支持ワイヤ設置工程を設けてもよい。
次に、電極板取付工程では、半導体素子１上に第２の接合材１２を配置し、さらに支持ワイヤ１１と電極板７を接触させて、支持ワイヤ１１の上に電極板７を載置する。この際、複数の支持ワイヤ１１は電極板７を支持するため、電極板７の傾きを抑制することができる。第２の接合材１２を板はんだとした場合、支持ワイヤ１１で囲まれた領域内で半導体素子１上に板はんだを設け、支持ワイヤ１１によって、半導体素子１と電極板７の間隔を一定になるよう保ちつつ、リフローにより熱処理することで板はんだを溶融させ、半導体素子１と電極板７を接合する。なお、電極板７に貫通孔を設け、電極板７が支持ワイヤ１１の上に配置された後に貫通孔から半導体素子１上に第２の接合材１２を流し込むことで、半導体素子１と電極板７とを接合してもよい。
次に、ワイヤボンディング工程では、半導体素子１の表面にある制御電極及び信号端子６を、導電性ワイヤ１３によって任意の回路を形成するようにワイヤボンディングする。なお、支持ワイヤ１１は、導電性ワイヤ１３のワイヤボンディング工程時に設けることで、支持ワイヤ設置工程を省いてもよい。支持ワイヤ１１をワイヤボンディング工程時に設ける場合、電極板取付工程は、ワイヤボンディング工程の後に行う。
次に、封止工程では、半導体素子１と電極板７とを第２の接合材１２で接合した後に、ケース３と絶縁基板２とで囲まれた領域に封止材４を注入して封止することで半導体装置５０が完成する。なお、封止材４を設ける際に、電極板７が傾いていると封止材４から電極板７の端部が露出する懸念があるが、電極板７を支持ワイヤ１１で支持することで電極板７の傾きを抑制しているため、封止材４から電極板７の端部が露出することを防止できる。
図５は、本開示の実施の形態１に係る半導体装置５０の構成を示す電気回路図である。図５に示すように半導体装置５０は、半導体素子１がＩＧＢＴである場合、回路パターン２ｃ上にダイオードが位置し、ＩＧＢＴとダイオードとを並列接続した回路を２組用意して直列に接続した場合の２ｉｎ１モジュールのハーフブリッジ回路を構成している。
電極５ａは、半導体素子１ａの裏面電極であるコレクタ電極３１ａと回路パターン２ｃを介して電気的に接続されている。また、半導体素子１ａのコレクタ電極３１ａとダイオード１ｂのカソード電極３１ｂとが回路パターン２ｃを介して電気的に接続され、半導体素子１ａの表面電極であるエミッタ電極３２ａとダイオード１ｂの表面電極であるアノード電極３２ｂとが電極板７を介して電気的に接続して、半導体素子１ａとダイオード１ｂとの並列回路を形成している。電極５ｂが半導体素子１ｃの表面電極であるエミッタ電極３４ａと回路パターン２ｃまたは導電性ワイヤ１３を介して電気的に接続されている。また、半導体素子１ｃのエミッタ電極３４ａとダイオード１ｄの表面電極であるアノード電極３４ｂとが、導電性ワイヤ１３または回路パターン２ｃを介して電気的に接続され、半導体素子１ｃの裏面電極であるコレクタ電極３３ａとダイオード１ｄの裏面電極であるカソード電極３３ｂとが導電性ワイヤ１３または回路パターン２ｃを介して電気的に接続して、半導体素子１ｃとダイオード１ｄとの並列回路を形成している。電極５ｃは、半導体素子１ａのエミッタ電極３２ａ及び半導体素子１ｃのコレクタ電極３３ａと電極板７、回路パターン２ｃ、又は導電性ワイヤ１３等を介して電気的に接続されている。なお、部材間の電気的接続をする際には、回路パターン２ｃ、電極板７、導電性ワイヤ１３等を経由してもよい。
並列回路は２組形成されており、一方の並列回路を上アームとし、他方の並列回路を下アームとして、上アームと下アームを直列接続することで２ｉｎ１モジュールのハーフブリッジ回路が形成されている。当然ながら上述した回路構成とは異なる回路を構成してもよく、例えば、１ｉｎ１モジュールの並列回路や、６ｉｎ１モジュールの３相インバータ回路を形成してもよい。なお、回路構成によっては電極５ｃがなくてもよい。
図６は、本開示に係る半導体装置５０をヒートシンク２０に取り付けた構成を示す断面図である。図６のヒートシンク２０以外の構成は図２に示したとおりであり、図６は、半導体装置５０とヒートシンク２０とがネジ１４により締結されている構成を示した断面図である。
ヒートシンク２０は、金属ブッシュ１０を介してネジ１４により半導体装置５０と固定されている。金属ブッシュ１０は、貫通孔を有しており、貫通孔は円筒状であり絶縁基板２の表面から裏面に向かう方向において一定の内径を有しネジ１４を挿通可能にする。半導体装置５０は使用時に半導体素子１が発熱するため、金属板２ａの裏面からヒートシンク２０を介して放熱する。そのため、金属板２ａとヒートシンク２０とが接触した状態を維持できるように金属ブッシュ１０を介して半導体装置５０とヒートシンク２０とのネジ締結をネジ１４により行う。なお、図１の平面図において、金属ブッシュ１０の内径と外径とは製造誤差の範囲内で同心円である。
図７は、図１に示した半導体装置５０における破線８０で囲った領域の部分拡大図である。図８、図９、図１０、図１１は、図７の変形例を示す図である。なお、以下の説明では、説明の便宜上、封止材４及び電導板７等を除いて示している。
支持ワイヤ１１は、頂点部１１ａと先端部１１ｂとを有している。頂点部１１ａは支持ワイヤ１１のうちループ高さが最も高い点を含む部分であり、先端部１１ｂは支持ワイヤ１１の接合点を含む部分である。１つの半導体素子１の表面には、４つの支持ワイヤ１１が配置されており、平面視で支持ワイヤ１１の頂点部１１ａを仮想線８５で結ぶと四角形状になるよう配置される。なお、支持ワイヤ１１は、１つの半導体素子１の表面に２つ設けられてもよいが、３つ以上設けられていることが好ましい。支持ワイヤ１１が、１つの半導体素子１の表面に２つの際は、頂点部１１ａを仮想線８５で結ぶと２点間の線状となるが、３つの支持ワイヤ１１で支持する際には、例えば、図８に示すとおり、平面視で支持ワイヤ１１の頂点部１１ａを仮想線８５で結ぶと三角形状になるよう配置され、３点間の面状となるため、より安定して電極板７を支持することができる。なお、図８では説明の便宜上、頂点部１１ａのみを表している。また、支持ワイヤ１１の個数は、個数が増えるほど安定して電極板７を支持することができるため、電極板７の傾きを抑制することができる。従って、支持ワイヤ１１の個数に対応して、支持ワイヤ１１の頂点部１１ａを仮想線８５で結ぶと多角形状になるよう配置されればよい。また、多角形状は、正多角形状に近づくほど安定するため、頂点部１１ａを仮想線８５で結ぶと正多角形状となるように支持ワイヤ１１を配置してもよい。なお、電極板７の傾きをより抑制するために、例えば、平面視で支持ワイヤ１１の頂点部１１ａを仮想線８５で結ぶと四角形状になるよう配置する際、四角形状となる仮想線８５上であれば、図９に示すように、支持ワイヤ１１を４つ以上配置してもよく、他の多角形状においても同様である。
図１０は支持ワイヤ１１の変形例を示しており、変形例を図１０（ａ）～（ｄ）に示す。図１０（ａ）に示すように、１つの支持ワイヤ１１の両端である先端部１１ｂの間にも複数の接合部１１ｃが設けられる。すなわち、支持ワイヤ１１が連続して設けられることで、１つの支持ワイヤ１１に１つの頂点部１１ａではなく、１つの支持ワイヤ１１に複数の頂点部１１ａが設けられてもよく、支持ワイヤ１１は、複数のループ形状を有してもよい。また、図１０（ｂ）に示すように、支持ワイヤ１１は、鋭角、垂直、又は鈍角となる角度θで連続して設けられてもよい。
図１０（ｃ）に示すように、支持ワイヤ１１を複数設けて、複数の支持ワイヤ１１の先端部１１ｂが複数の支持ワイヤ１１間で互いに非連続に接合されてもよい。すなわち、１つの支持ワイヤ１１に１つの頂点部１１ａを有する支持ワイヤ１１を複数本設けてもよい。複数の支持ワイヤ１１の先端部１１ｂ間の距離は、ワイヤボンディング時のツール干渉やつぶれ幅による干渉を防ぐことを考慮して決められる。なお、複数の支持ワイヤ１１は、互いに平行に設けられてもよいし、互いに角度をもって設けられてもよい。また、支持ワイヤ１１は、非連続に接合しつつ、先端部１１ｂを仮想線８５で結ぶと多角形になるように複数の支持ワイヤ１１を設けてもよく、例えば、図１０（ｄ）に示すように、先端部１１ｂを仮想線で結ぶと四角形状となるように複数の支持ワイヤ１１を非連続に設けてもよい。さらに、支持ワイヤ１１は、頂点部１１ａを仮想線で結ぶと多角形が半導体素子１の４隅にそれぞれ形成されるように設けられてもよい。例えば、図１１に示すように、支持ワイヤ１１の頂点部１１ａが仮想線８５で結ばれると四角形状が半導体素子の４隅に形成されるように設けられている。なお、半導体素子１の活性領域上の４隅であればより好ましい。
上述したとおり、この実施の形態１の半導体装置５０によれば、半導体素子１上の電極板７を複数の支持ワイヤ１１によって支持することで、電極板７の傾きを抑制することができる。
このように構成された半導体装置５０の効果について比較例と比較して説明する。まず、比較例として電極板７が傾いた際の概略図を図１２に示す。電極板７が傾くことで周囲部材である第２の接合材１２又は封止材４等への影響が懸念される。例えば、第２の接合材１２のフィレット形状は、電極板７が傾いている場合、半導体素子１と電極板７の間隔が一定ではなくなるため、第２の接合材１２のフィレット形状に亀裂３０が生じる可能性がある。半導体素子１上のフィレット形状の亀裂３０は放熱性や電流密度を低下させる要因となり、半導体素子１間においてフィレット形状の亀裂３０の有無により、半導体素子１間で放熱性や電流密度に差異が生じる。なお、図１２では複数の半導体素子１間で説明しているが、１つの半導体素子１上においても同様であり、例えば、第２の接合材１２が１つの半導体素子１上に複数設けられて、複数の第２の接合材１２におけるフィレット形状の亀裂３０の有無により、同一半導体素子１上の各部位で放熱性や電流密度に差異が生じる。なお、第２の接合材１２のフィレット形状は、半導体素子１の表面に対して角度θが大きいほど半導体素子１へ加わる応力が大きくなるため、例えば、図１２に示すとおり、電極板７が傾いている場合、第２の接合材１２のフィレット形状と半導体素子１の表面との角度θがそれぞれのフィレット形状で異なり、半導体素子１へ加わる応力が不均一となる。また、エポキシ系の樹脂から成る封止材４を使用した際、電極板７から応力がかかるため、電極板７が傾いている場合と傾いていない場合とで電極板７の端部から封止材４へ向かう樹脂クラック３１の進展方向が半導体素子１を配置する回路パターン２ｃに向かう方向に変わり、設計どおりの絶縁性能を確保するのが難しくなる。特に、図３で示したように電極５と電極板７とが一体的に形成されている半導体装置５０では、電極板７の一端がケースに固定されているものの、電極板７の他端がケースに固定されていないため電極板７自身の重さで傾きやすい。
一方、実施の形態１の半導体装置５０によれば、電極板７の傾きを抑制するために半導体素子１上の電極板７を複数の支持ワイヤ１１によって支持することで、電極板７の周囲部材である第２の接合材１２又は封止材４等への影響を抑制することができる。例えば、半導体素子１上のフィレット形状の亀裂３０を抑制し、半導体素子１間や同一の半導体素子１上の各部位で、放熱性や電流密度に差異が生じることを抑制することができる。また、第２の接合材１２のフィレット形状と半導体素子１の表面との角度θがそれぞれのフィレット形状で異なることを抑制することができ、半導体素子１への応力を均一化することができる。また、エポキシ系の樹脂から成る封止材４を使用した際、電極板７から封止材４へ応力がかかることを抑制することができ、電極板７が傾いている場合と傾いていない場合とで電極板７の端部から封止材４へ向かう樹脂クラック３１の進展方向が変わることを抑制することができる。なお、本開示は、図３で示したように電極５と電極板７とが一体的に形成されている半導体装置において特に効果的であり、電極板７自身の重さで傾くことを抑制することができる。
＜変形例＞
図１３を用いて実施の形態１の変形例に係る半導体装置５１の構成を説明する。図１３は実施の形態１の変形例に係る半導体装置５１を示す平面図であり、図１４は図１３に示した半導体装置５１の破線Ａ－Ａ’における断面図である。また、図１５は、実施の形態１の変形例に係る半導体装置５１をヒートシンク２０に取り付けた構成を示す断面図である。なお、実施の形態１の変形例において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図１３に示すように、変形例の半導体装置５１は、信号端子６がケース３にインサート成型されている。電極５ａ、電極５ｂ、電極５ｃは、ケース３の表面において、対向して平行な辺に設けられておらず、電極５と信号端子６とがケースの一辺に並んで設けられている。また、図１４に示すように、ベース板２ｃの下面は複数のピンフィン２ｄが設けられている。ピンフィン２ｄは、ピン形状が円柱や角柱であり、ピンフィン２ｄを設けることで放熱性が向上する。なお、ベース板２ｃにピン２ｄが一体成型されてもよいし、別体としてピンフィン２ｄをベース板２ｃに備えていてもよい。ピンフィン２ｄを備えた半導体装置５１は、図１５に示すように、ヒートシンク２０に固定して冷却する。なお、ピンフィン２ｄを備えた半導体装置をヒートシンク２０へ固定するために、ネジ締めされるボルトなどが挿通可能となるよう貫通孔がケース３や端子５などに形成されていてもよい。変形例の半導体装置ではヒートシンク２０による冷却方法が空冷だけでなく、水冷ジャケットを用いた水冷式でもよい。つまり、変形例の半導体装置は、内部に水などが通る水冷ジャケットをヒートシンク２０として半導体装置を冷却する。このような構成においても、半導体素子１上の電極板７を複数の支持ワイヤ１１によって支持することで、電極板７の傾きを抑制することができる。
以下、他の実施形態について説明するが、実施の形態１と同様の効果等は説明が重複するため、省略している。
＜実施の形態２＞
実施の形態２の半導体装置５２について説明する。図１６は、実施の形態２の半導体装置５２を示す断面図である。なお、以下の説明では、説明の便宜上、信号端子６及び導電性ワイヤ１３等を除いて示している。実施の形態２の半導体装置５２は、支持ワイヤ１１が回路パターン２ｃの表面と電極板７の下面との間に設けられることが実施の形態１の半導体装置と異なる。また、半導体装置５２の製造方法について、支持ワイヤ設置工程では、支持ワイヤ１１が回路パターン２ｃの表面に複数設けられることが実施の形態１の半導体装置の製造方法と異なる。
この実施の形態２の半導体装置５２によれば、支持ワイヤ１１が半導体素子１の表面ではなく、回路パターン２ｃの表面と電極板７の下面との間に設けられることで、支持ワイヤ１１を取り付ける際に半導体素子１上へワイヤボンディングによるダメージを抑制できる。また、支持ワイヤ１１が回路パターン２ｃの表面と電極板７の下面との間に絶縁材１５を介して設けられる。絶縁材１５は、例えば、ポリイミドである。回路パターン２ｃに支持ワイヤ１１を設ける際は、半導体素子１上へ設ける際と異なり、ワイヤボンディング時によりパワーをかけることができるため、絶縁材１５が回路パターン２ｃを覆っている領域も支持ワイヤ１１をワイヤボンディングできる。なお、支持ワイヤ１１自体に絶縁材１５を設けてから支持ワイヤ１１をワイヤボンディングしてもよいし、支持ワイヤ１１の先端部１１ｂ又は頂点部１１ａと接触する位置にある回路パターン２ｃ又は電極板７に絶縁材１５を設けてから支持ワイヤ１１をワイヤボンディングしてもよい。支持ワイヤ１１の先端部１１ｂ又は頂点部１１ａに絶縁材１５を設けることで半導体素子１のエミッタ電極とコレクタ電極とが導通しないようにできる。なお、図１６に示すとおり、先端部１１ｂが絶縁材１５を介して回路パターン２ｃに接合し、頂点部１１ａが電極板７に接触するが、先端部１１ｂが絶縁材１５を介して電極板７に接合し、頂点部１１ａが回路パターン２ｃに接触するように設けられてもよい。例えば、図１６の変形例として、先端部１１ｂが電極板７に接合し、頂点部１１ａが回路パターン２ｃに接触するように設けられた半導体装置５２の変形例を図１７に示す。図１７に示すとおり、先端部１１ｂが電極板７に接合し、頂点部１１ａが回路パターン２ｃに接触することで電極板７の傾きを抑制するように支持することができる。また、実施の形態２の半導体装置５２は、チップサイズが小さく支持ワイヤ１１を設けることが難しい際に効果的な実施形態である。例えば、チップ上の面積が１０ｍｍ２以下で支持ワイヤ１１のワイヤ径が１００μｍ以上である際に、実施の形態２の半導体装置５２の構成とすることで、チップ上に支持ワイヤ１１を設けることなく、支持ワイヤ１１の傾きを抑制することができる。
＜実施の形態３＞
実施の形態３の半導体装置５３について説明する。図１８は、実施の形態３の半導体装置５３を示す断面図である。なお、以下の説明では、説明の便宜上、信号端子６及び導電性ワイヤ１３等を除いて示している。実施の形態３の半導体装置５３は、支持ワイヤ１１が絶縁部材２ｂの表面と電極板７の下面との間に設けられることが実施の形態１～２の半導体装置と異なる。また、半導体装置５３の製造方法について、支持ワイヤ設置工程では、支持ワイヤ１１が絶縁部材２ｂの表面に複数設けられることが実施の形態１～２の半導体装置の製造方法と異なる。
この実施の形態３の半導体装置５３によれば、支持ワイヤ１１が半導体素子１の表面ではなく、絶縁部材２ｂの表面と電極板７の下面との間に設けられることで、支持ワイヤ１１を取り付ける際に半導体素子１上へワイヤボンディングツールからの応力が加わることがない。また、実施の形態３では、支持ワイヤ１１が絶縁部材２ｂの表面と電極板７の下面との間に設けられるため、実施の形態２のように絶縁材１５を設けなくても半導体素子１のエミッタ電極とコレクタ電極が導通しないようにすることもできる。なお、図１８に示すとおり、先端部１１ｂが絶縁部材２ｂに接合し、頂点部１１ａが電極板７に接触するが、先端部１１ｂが電極板７に接合し、頂点部１１ａが絶縁部材２ｂに接触するように設けられてもよい。例えば、図１８の変形例として、先端部１１ｂが電極板７に接合し、頂点部１１ａが絶縁部材２ｂに接触するように設けられた半導体装置５３の変形例を図１９に示す。図１９に示すとおり、先端部１１ｂが電極板７に接合し、頂点部１１ａが絶縁部材２ｂに接触することで電極板７の傾きを抑制するように支持することができる。また、実施の形態３の半導体装置５３は、チップサイズが小さく支持ワイヤ１１を設けることが難しい際に効果的な実施形態である。例えば、チップ上の面積が１０ｍｍ２以下で支持ワイヤ１１のワイヤ径が１００μｍ以上である際に、実施の形態３の半導体装置５３の構成とすることで、チップ上に支持ワイヤ１１を設けることなく、支持ワイヤ１１の傾きを抑制することができる。
＜実施の形態４＞
本実施の形態は、上述した実施の形態１～３にかかる半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本開示を適用した場合について説明する。
図２０は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図２０に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２０に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１～３のいずれかにかかる半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子として実施の形態１～３にかかる半導体装置を適用するため、半導体素子１上の電極板７を複数の支持ワイヤ１１によって支持することで電極板７の傾きを抑制し、信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
上記実施例では、スイッチング素子及びダイオード素子が珪素によって形成されたものを示したが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。
このようなワイドバンドギャップ半導体によって形成されたスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子やダイオード素子の小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。
また耐熱性も高いため、ヒートシンク２０の放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体装置の一層の小型化が可能になる。
更に電力損失が低いため、スイッチング素子やダイオード素子の高効率化が可能であり、延いては半導体装置の高効率化が可能になる。
なお、スイッチング素子及びダイオード素子の両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、いずれか一方の素子がワイドバンドギャップ半導体よって形成されていてもよく、この実施例に記載の効果を得ることができる。
本開示のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものである。その要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。また各実施の形態は組み合わせることが可能である。
１（１ａ，１ｂ，１ｃ，１ｄ） 半導体素子、２ 絶縁基板、２ａ 金属板、２ｂ 絶縁部材、２ｃ 回路パターン、２ｄ ピンフィン、３ ケース、４ 封止材、５ 電極、６ 信号端子、７ 電極板、８ 接着材、９ 第１の接合材、１０ 金属ブッシュ、１１ 支持ワイヤ、１１ａ 頂点部、１１ｂ 先端部、１１ｃ 接合部、１２ 第２の接合材、１３ 導電性ワイヤ、１４ ネジ、１５ 絶縁材、２０ ヒートシンク、３０ 亀裂、３１ 樹脂クラック、５０，５１，５２，５３ 半導体装置、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、３００ 負荷

Claims (19)

  1. 絶縁基板と、
    前記絶縁基板上に第１の接合材を介して接合される半導体素子と、
    前記半導体素子の上方に設けられる電極板と、
    前記半導体素子と前記電極板との間で、前記半導体素子と前記電極板と接触する複数の支持ワイヤと、
    前記半導体素子上に設けられ、前記半導体素子と前記電極板とを接合する第２の接合材と、
    を備えることを特徴とする半導体装置。
  2. 前記支持ワイヤは両端に先端部を有し、前記支持ワイヤの頂点を含む頂点部が前記支持ワイヤの前記先端部の間に設けられ、
    前記先端部は、前記半導体素子と接触し、
    前記頂点部は、前記電極板と接触することを特徴とする請求項１に記載の半導体装置。
  3. 前記支持ワイヤは両端に先端部を有し、前記支持ワイヤの頂点を含む頂点部が前記支持ワイヤの前記先端部の間に設けられ、
    前記頂点部は、前記半導体素子と接触し、
    前記先端部は、前記電極板と接触することを特徴とする請求項１に記載の半導体装置。
  4. 回路パターンと
    前記回路パターンの下方に設けられる絶縁部材と、
    前記回路パターン上に接合材を介して接合される半導体素子と、
    前記回路パターン及び前記半導体素子の上方に設けられる電極板と、
    前記回路パターンと前記電極板との間で、前記回路パターンと前記電極板と接触する複数の支持ワイヤと、
    前記半導体素子上に設けられ、前記半導体素子と前記電極板とを接合する第２の接合材と、
    を備えることを特徴とする半導体装置。
  5. 前記支持ワイヤは両端に先端部を有し、前記支持ワイヤの頂点を含む頂点部が前記支持ワイヤの前記先端部の間に設けられ、
    前記先端部は、前記回路パターンと接触し、
    前記頂点部は、前記電極板と接触することを特徴とする請求項４に記載の半導体装置。
  6. 前記支持ワイヤは両端に先端部を有し、前記支持ワイヤの頂点を含む頂点部が前記支持ワイヤの前記先端部の間に設けられ、
    前記頂点部は、前記回路パターンと接触し、
    前記先端部は、前記電極板と接触することを特徴とする請求項４に記載の半導体装置。
  7. 前記回路パターン、又は前記電極板は表面に絶縁材を有し、前記支持ワイヤは前記絶縁材を介することを特徴とする請求項４から６のいずれか１項に記載の半導体装置。
  8. 回路パターンと
    前記回路パターンの下方に設けられる絶縁部材と、
    前記回路パターン上に接合材を介して接合される半導体素子と、
    前記絶縁部材及び前記半導体素子の上方に設けられる電極板と、
    前記絶縁部材と前記電極板との間で、前記絶縁部材と前記電極板と接触する複数の支持ワイヤと、
    前記半導体素子上に設けられ、前記半導体素子と前記電極板とを接合する第２の接合材と、
    を備えることを特徴とする半導体装置。
  9. 前記支持ワイヤは両端に先端部を有し、前記支持ワイヤの頂点を含む頂点部が前記支持ワイヤの前記先端部の間に設けられ、
    前記先端部は、前記絶縁部材と接触し、
    前記頂点部は、前記電極板と接触することを特徴とする請求項８に記載の半導体装置。
  10. 前記支持ワイヤは両端に先端部を有し、前記支持ワイヤの頂点を含む頂点部が前記支持ワイヤの前記先端部の間に設けられ、
    前記頂点部は、前記絶縁部材と接触し、
    前記先端部は、前記電極板と接触することを特徴とする請求項８に記載の半導体装置。
  11. 前記半導体素子、前記回路パターン、又は前記絶縁部材のいずれかにおいて、前記支持ワイヤが３つ以上設けられることを特徴とする請求項１から１０のいずれか１項に記載の半導体装置。
  12. 前記半導体素子、前記回路パターン、又は前記絶縁部材のいずれか１つにおいて、前記支持ワイヤが平面視で４隅に設けられることを特徴とする請求項１から１１のいずれか１項に記載の半導体装置。
  13. ひとつの前記支持ワイヤにおいて、前記頂点部が１つであることを特徴とする請求項１から１２のいずれか１項に記載の半導体装置。
  14. ひとつの前記支持ワイヤにおいて、前記頂点部が複数あることを特徴とする請求項１から１３のいずれか１項に記載の半導体装置。
  15. 前記先端部は、互いに隣接する間隔が０．５ｍｍ以上であることを特徴とする請求項１から１４のいずれか１項に記載の半導体装置。
  16. 前記支持ワイヤは、少なくとも一部が前記第２の接合材に埋まっていることを特徴とする請求項１から１５のいずれか１項に記載の半導体装置。
  17. 前記絶縁基板又は前記絶縁部材は下面に放熱部材を有することを特徴とする請求項１から１６のいずれか１項に記載の半導体装置。
  18. 請求項１から１７に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
  19. 絶縁基板上に第１の接合材を介して半導体素子を接合するダイボンド工程と、
    前記半導体素子上に複数の支持ワイヤを設ける支持ワイヤ設置工程と、
    複数の前記支持ワイヤが電極板を支持するように、複数の前記支持ワイヤ上に前記電極板を載置し、前記半導体素子と前記電極板とを第２の接合材を介して接合する電極板取付工程と、
    を備える半導体装置の製造方法。
JP2022032575A 2022-03-03 2022-03-03 半導体装置、半導体装置の製造方法および電力変換装置 Pending JP2023128312A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022032575A JP2023128312A (ja) 2022-03-03 2022-03-03 半導体装置、半導体装置の製造方法および電力変換装置
US18/069,804 US20230307326A1 (en) 2022-03-03 2022-12-21 Semiconductor device, method for producing semiconductor device, and power conversion apparatus
DE102023102402.7A DE102023102402A1 (de) 2022-03-03 2023-02-01 Halbleitervorrichtung, Verfahren zur Fertigung der Halbleitervorrichtung und Leistungskonvertierungsvorrichtung
CN202310161856.6A CN116705744A (zh) 2022-03-03 2023-02-24 半导体装置、半导体装置的制造方法及电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022032575A JP2023128312A (ja) 2022-03-03 2022-03-03 半導体装置、半導体装置の製造方法および電力変換装置

Publications (1)

Publication Number Publication Date
JP2023128312A true JP2023128312A (ja) 2023-09-14

Family

ID=87572211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022032575A Pending JP2023128312A (ja) 2022-03-03 2022-03-03 半導体装置、半導体装置の製造方法および電力変換装置

Country Status (4)

Country Link
US (1) US20230307326A1 (ja)
JP (1) JP2023128312A (ja)
CN (1) CN116705744A (ja)
DE (1) DE102023102402A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6094592B2 (ja) 2012-10-01 2017-03-15 富士電機株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
DE102023102402A1 (de) 2023-09-07
CN116705744A (zh) 2023-09-05
US20230307326A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US9762140B2 (en) Semiconductor device
US10546800B2 (en) Semiconductor module, method for manufacturing the same and electric power conversion device
JP2020017562A (ja) 半導体装置、電力変換装置、半導体装置の製造方法、および、電力変換装置の製造方法
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
CN110323186A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US11127603B2 (en) Semiconductor module and power conversion device
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
US11404340B2 (en) Semiconductor device and power conversion apparatus
US20210118815A1 (en) Semiconductor device and power conversion device
JP2023128312A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US20220415735A1 (en) Power module and power conversion device
JP7287164B2 (ja) 電力用半導体装置及び電力変換装置
JP7487695B2 (ja) 半導体装置
JP7334369B1 (ja) パワーモジュール及び電力変換装置
WO2023195325A1 (ja) パワーモジュールおよび電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2023058783A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP7268760B2 (ja) 半導体モジュール、電力変換装置及び移動体
WO2023022001A1 (ja) パワーモジュールおよび電力変換装置
CN110828409B (zh) 半导体装置、电力变换装置及它们的制造方法
JP2021166223A (ja) 半導体装置、半導体装置を搭載した回路基板、電力変換装置および半導体装置を搭載した回路基板の製造方法
JP2023169589A (ja) パワーモジュールおよび電力変換装置
JP2022165251A (ja) 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
CN116031226A (zh) 半导体装置及电力转换装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240403