CN116705744A - 半导体装置、半导体装置的制造方法及电力变换装置 - Google Patents

半导体装置、半导体装置的制造方法及电力变换装置 Download PDF

Info

Publication number
CN116705744A
CN116705744A CN202310161856.6A CN202310161856A CN116705744A CN 116705744 A CN116705744 A CN 116705744A CN 202310161856 A CN202310161856 A CN 202310161856A CN 116705744 A CN116705744 A CN 116705744A
Authority
CN
China
Prior art keywords
electrode plate
semiconductor device
semiconductor element
support wire
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310161856.6A
Other languages
English (en)
Inventor
安井贵俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116705744A publication Critical patent/CN116705744A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

得到能够对半导体元件之上的电极板的倾斜进行抑制的半导体装置。还涉及半导体装置的制造方法及电力变换装置。该半导体装置具有：绝缘基板；半导体元件，其经由第1接合材料接合于绝缘基板之上；多个支撑导线，它们在半导体元件和设置于半导体元件的上方的电极板之间，与半导体元件、电极板接触；以及第2接合材料，其设置于半导体元件之上，将半导体元件和电极板接合。

Description

半导体装置、半导体装置的制造方法及电力变换装置
技术领域
本发明涉及半导体装置、半导体装置的制造方法及电力变换装置。
背景技术
近年来，在车辆领域、工业机械领域或民用设备领域，要求能够进行高电压、大电流动作的半导体装置。另外，对于进行高电压、大电流动作的半导体装置，所搭载的半导体元件由于自身的发热而变为高温，因此也要求高散热性。因此，提出了将电极板接合于半导体元件之上的半导体装置。例如是专利文献1的半导体装置。
专利文献1：日本特开2016-129254公报
但是，专利文献1的半导体装置并非是考虑了抑制半导体元件之上的电极板的倾斜的结构，存在担心电极板会倾斜这样的问题。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于得到能够对半导体元件之上的电极板的倾斜进行抑制的半导体装置。
本发明涉及的半导体装置的特征在于具有：绝缘基板；半导体元件，其经由第1接合材料接合于绝缘基板之上；多个支撑导线，它们在半导体元件和设置于半导体元件的上方的电极板之间，与半导体元件、电极板接触；以及第2接合材料，其设置于半导体元件之上，将半导体元件和电极板接合。
发明的效果
根据本发明涉及的半导体装置，通过由多个支撑导线对半导体元件之上的电极板进行支撑，从而能够对电极板的倾斜进行抑制。
附图说明
图1是表示实施方式1的半导体装置的俯视图。
图2是实施方式1的半导体装置的图1的A-A处的剖视图。
图3是表示实施方式1的半导体装置的变形例的图。
图4是表示实施方式1的半导体装置的变形例的图。
图5是表示实施方式1涉及的半导体装置的结构的电路图。
图6是针对实施方式1的半导体装置示出安装于散热器20的结构的剖视图。
图7是实施方式1的半导体装置的由虚线80包围的区域的局部放大图。
图8是表示实施方式1的半导体装置的变形例的图。
图9是表示实施方式1的半导体装置的变形例的图。
图10是表示实施方式1的半导体装置的变形例的图。
图11是表示实施方式1的半导体装置的变形例的图。
图12是表示电极板7倾斜时的概略图。
图13是表示实施方式1的变形例的半导体装置的俯视图。
图14是表示实施方式1的变形例的半导体装置的剖视图。
图15是针对实施方式1的变形例的半导体装置示出安装于散热器20的结构的剖视图。
图16是表示实施方式2的半导体装置的剖视图。
图17是表示实施方式2的半导体装置的变形例的图。
图18是表示实施方式3的半导体装置的剖视图。
图19是表示实施方式3的半导体装置的变形例的图。
图20是表示实施方式4的电力变换系统的结构的框图。
图21是表示实施方式1的半导体装置的制造方法的流程图。
具体实施方式
下面，一边参照附图，一边对实施方式进行说明。由于附图只是示意性地示出的，因此尺寸及位置的相互关系可以变更。在以下的说明中，有时对相同或对应的结构要素标注相同的标号，省略重复的说明。
另外，在下面的说明中，有时使用“上”、“下”、“表”、“背”、“左”、“右”、“侧”等表示特定的位置及方向的术语，但这些术语只是为了容易对实施方式的内容进行理解，出于方便而使用的，不是对实施时的位置及方向进行限定。
<实施方式1>
对实施方式1中的半导体装置50进行说明。图1是表示实施方式1的半导体装置50的俯视图。
如图1所示，半导体装置50在俯视观察时呈四边形状的壳体3的左右端部设置有8个筒状的金属即金属衬套10，它们设置于壳体3的表面。金属衬套10以能够供螺栓等插通的方式形成有贯穿孔，例如，半导体装置50通过螺栓被固定于散热器等。此外，在向散热器等固定半导体装置50时，也可以经由金属衬套10和垫圈通过螺钉进行紧固。金属衬套10的材质可以是铜或铁等任意金属，但优选是黄铜或铝等加工性良好、材料成本低廉的金属。壳体3是埋入了金属衬套10而嵌入成型的壳体3，但也可以是通过将金属衬套10压入至将壳体3贯穿的贯穿孔而固定的嵌出成型。
金属衬套10在壳体3左右各自设置有1列，在壳体3的左侧设置的金属衬套10的列和在壳体3的右侧设置的金属衬套10的列平行地以2列配置。另外，多个金属衬套10在列内彼此等间隔地配置。此外，也可以没有金属衬套10，但在设置金属衬套10的情况下，只要是大于或等于两个即可，当然并不限定于8个。也可以在壳体3的4角各自仅设置1个金属衬套10。另外，各个金属衬套10也可以不彼此平行及等间隔地排列。
电极5a、电极5b、电极5c是用于将半导体装置50和外部设备电连接的电极5，被设置为从壳体3的表面露出。电极5a是半导体装置50的P端子，电极5b是半导体装置50的N端子，从外部设备即电源装置等将直流电力经由P端子及N端子输入至半导体装置50。另外，电极5c是半导体装置50的输出端子，通过半导体装置50对从电极5a及电极5b输入的直流电力进行电力变换，经由电极5c输出至外部设备即负载装置。电极5a及电极5b各自在壳体3的表面设置于与电极5c相对且平行的边，优选设置于壳体3的表面处的与设置有金属衬套10的列的边正交的边。此外，电极5a及电极5b也可以并非在壳体3的表面设置于与电极5c相对且平行的边，也可以并非设置为与设置有金属衬套10的列的边正交。因此，也可以在设置有金属衬套10的列的边设置。另外，记载了电极5a、电极5b、电极5c分别为P端子、N端子、输出端子，电极5为3个的情况，但在N端子兼作输出端子时，电极5的个数也可以为两个。此外，电极5的个数大于或等于两个即可。
信号端子6是用于半导体装置50和外部设备之间的电信号的输入输出的端子。信号端子6设置为从封装材料4露出。此外，信号端子6也可以设置于壳体3的表面。另外，信号端子6的个数大于或等于1个即可，当然并不限于6个。如图1所示，信号端子6设置于在壳体3的左右设置的金属衬套10各自的列之间，信号端子6各自与在壳体3的左侧设置的金属衬套10的列和在壳体3的右侧设置的金属衬套10的列平行地配置。此外，各个信号端子6彼此平行地排列，也可以并非是平行地排列。另外，信号端子6彼此等间隔地排列，但也可以并非是彼此等间隔地排列。
图2是表示本发明的实施方式1涉及的半导体装置50的剖视图，图2是图1所示的半导体装置50的虚线A-A处的剖视图，图3、图4作为变形例而示出半导体装置50的剖视图。如图2所示，半导体装置50设置有半导体元件1(1a、1b)、绝缘基板2、壳体3、封装材料4、电极5、信号端子6、电极板7、金属衬套10、支撑导线11。
半导体元件1(1a、1b)为开关元件、二极管即可，例如，使用绝缘栅型双极晶体管(IGBT：Insulated Gate Bipolar Transistor)、场效应型晶体管(MOSFET：Metal-Oxide-Semiconductor Field-Effect Transistor)、反向导通型IGBT(RC－IGBT：ReverseConducting IGBT)等，也可以将二极管等用于续流元件。此外，半导体元件1的个数当然并不限于一个，也可以为大于或等于两个。
绝缘基板2由金属板2a、绝缘部件2b、电路图案2c构成。半导体元件1经由第1接合材料9即焊料而接合于电路图案2c。绝缘部件2b设置于金属板2a之上，绝缘部件2b和金属板2a例如通过钎料或烧结材料接合。电路图案2c设置于绝缘部件2b之上，绝缘部件2b和电路图案2c例如通过钎料或烧结材料接合。金属板2a和电路图案2c为金属即可，例如，由铜形成。金属板2a是对由半导体元件1产生的热量进行散热的散热板，电路图案2c形成半导体装置50的电气电路。绝缘部件2b能够确保与半导体元件1的电绝缘即可，例如，可以由无机陶瓷材料形成，也可以是树脂材料。此外，对绝缘基板2是金属板2a、绝缘部件2b和电路图案2c成为一体的情况进行了说明，但也可以是金属板2a及绝缘部件2b并非一体地包含于绝缘基板2，而是作为单独部件设置。
电极板7由铜(Cu)形成。电极板7经由第2接合材料12及支撑导线11配置于半导体元件1之上，通过第2接合材料12将半导体元件1的表面电极(例如，如果是IGBT则为发射极电极，如果是二极管则为阳极电极)和电极板7的下表面接合。此外，第2接合材料12具有导电性即可，例如，也可以使用银糊料、焊料等钎料等。另外，电极板7的下表面不仅配置为与半导体元件1的表面电极相对，还配置为与绝缘基板2表面相对。即，半导体元件1、绝缘基板2及电极板7彼此平行地配置。
电极5如图1所示为电极5a、电极5b以及电极5c，该电极5a是半导体装置50的P端子，该电极5b是半导体装置50的N端子，该电极5c是半导体装置50的输出端子。电极5的一端经由电极板7、电路图案2c、或导电性导线13等与半导体元件1电连接，另一端用于与半导体装置50的外部设备的电连接。此外，虽然未图示，但电极5和电极板7可以经由焊料等接合材料进行接合，也可以通过由超声波振动等实现的固相接合进行接合。
信号端子6的一端经由半导体元件1的表面处的控制电极、电路图案2c、或导电性导线13等电连接，另一端用于与半导体装置50的外部设备之间的电信号的输入输出。此外，可以经由电路图案2c，也可以不经由电路图案2c。另外，电极5及信号端子6具有导电性即可，例如，也可以是铜。此外，控制电极可以设置于用于对半导体元件1进行通断控制的栅极电极之外，例如，也可以设置电流感测电极、开尔文发射极电极。电流感测电极是用于对流过半导体装置50的元件区域的电流进行检测的电极，开尔文发射极电极是用于对半导体装置50的温度进行测定的电极。因此，信号端子6也可以与控制电极对应地设置多个。
在图2中，分别对电极5和信号端子6进行了说明，但作为变形例，电极5也可以设置为与电极板7一体地形成，信号端子6也可以是与壳体3一体化的嵌入壳体构造。例如，在图3中示出图2的电极5与电极板7一体地形成，信号端子6与壳体3一体化的半导体装置50的变形例。在图3中，电极板7的一端与半导体元件1电连接，另一端用于与半导体装置50的外部设备的电连接。就信号端子6而言，端子的一部分埋入至壳体3的内部，一端与半导体元件1电连接，另一端用于与半导体装置50的外部设备之间的电信号的输入输出。
半导体元件1及绝缘基板2被壳体3包围。壳体3经由粘接材料8固定于绝缘部件2b的端部，为了将在俯视观察时呈四边形状的壳体3固定，粘接材料8设置于与四边形状的壳体3的形状对应的绝缘部件2b的4个边。此外，粘接剂8只要设置为将绝缘基板2和壳体3连接，其结果，在将封装材料4填充于壳体3内时封装材料4不会从绝缘基板2和壳体3之间泄露即可。另外，通过粘接材料8将绝缘部件2b和壳体3固定，但金属板2a或电路图案2c也可以通过粘接材料8固定于壳体3。壳体3由PPS(Poly Phenylene Sulfide Resin)等绝缘体形成。
被壳体3包围的半导体元件1、绝缘基板2、电极5、信号端子6及导电性导线13等被封装材料4覆盖。为了与半导体装置50的外部设备连接，电极5及信号端子6各自的端部从封装材料4露出。此外，在图2中，对壳体3与电极5及信号端子6被压入至壳体3或通过螺钉紧固而固定的嵌出壳体构造进行了说明，但也可以是电极5及信号端子6埋入至壳体3的内部，电极5及信号端子6与壳体3被一体化的嵌入壳体构造。例如，在图3中，如上所述是信号端子6和壳体3被一体化的嵌入壳体构造。另外，为了通过散热器等进行冷却，绝缘基板2的背面从封装材料4露出。封装材料4只要是具有绝缘性的材料即可，并不特别限定，例如，可以是硅凝胶、环氧类树脂，另外，也可以是由液状环氧树脂封装的直接灌封树脂等。此外，在直接灌封树脂、传递模塑成型等的情况下，在封装材料4上部也可以没有盖、壳体3等。
支撑导线11在经由第1接合材料9将半导体元件1接合于绝缘基板2之上后，设置于半导体元件1之上。支撑导线11在半导体元件1表面和电极板7下表面之间设置多个，多个支撑导线11以半导体元件1表面和电极板7下表面的间隔固定的方式与电极板7及半导体元件1接触，由此对电极板7的倾斜进行抑制。即，以半导体元件1表面和电极板7下表面平行的方式设置支撑导线11。在通过支撑导线11以使得电极板7和半导体元件1的间隔固定的方式进行保持后，经由第2接合材料12将半导体元件1和电极板7接合。另外，在通过第2接合材料12将半导体元件1和电极板7接合后，如上所述，通过封装材料4进行封装。此外，在设置封装材料4时，担心如果电极板7倾斜则电极板7的端部从封装材料4露出，但通过由支撑导线11对电极板7进行支撑，从而能够防止电极板7的端部从封装材料4露出。
支撑导线11在其两端部具有通过导线键合进行固相接合的前端部11b。另外，支撑导线11具有顶点部11a，该顶点部11a为导线的高度在支撑导线11中最高的部位。此外，顶点部11a可以作为支撑导线11所形成的线环形状的顶点以点的方式设置，也可以形成为高度相同的线或面，只要形成于即使支撑导线11的线环形状变形也比前端部11b高的位置即可。
前端部11b成为通过导线键合进行固相接合的起点或终点，前端部11b设置为彼此分离大于或等于0.5mm。此外，前端部11b彼此的距离分离大于或等于0.5mm的目的在于防止导线键合时的工具干涉。另外，目的还在于，由于在进行了导线键合时前端部11b变形，因此不会由于变形幅度而使得前端部11b彼此干涉。如图2所示，前端部11b与半导体元件1接合，顶点部11a与电极板7接触，从而以对电极板7的倾斜进行抑制的方式进行支撑。此外，也可以以前端部11b与电极板7接合，顶点部11a与半导体元件1接触的方式设置。例如，作为图2的变形例，在图4中示出以前端部11b与电极板7接合，顶点部11a与半导体元件1接触的方式设置的半导体装置50的变形例。如图4所示，前端部11b与电极板7接合，顶点部11a与半导体元件1接触，从而以对电极板7的倾斜进行抑制的方式进行支撑。
也可以在支撑导线11周围，在半导体元件1的表面和电极板7的下表面之间设置应力缓冲材料。应力缓冲材料为能够缓冲应力的材料即可，例如为聚酰亚胺等。此外，支撑导线11周围是指将支撑导线11整体或至少将前端部11b包围的区域。如果将支撑导线11的前端部11b与半导体元件1的表面接合的区域设为前端部接合区域，则应力缓冲材料在半导体元件1的表面设置于前端部接合区域的周围。即，应力缓冲材料设置于除了前端部接合区域之外的半导体元件1的表面。通过将应力缓冲材料设置于支撑导线11周围，从而能够抑制对支撑导线11的应力，因此导线接合寿命提高。另外，在将支撑导线11通过导线键合向半导体元件1的表面进行固相接合时，能够缓和从导线键合工具对半导体元件1的应力。
就支撑导线11而言，考虑到进行支撑时的刚性和缓冲性，优选将支撑导线11的直径设为大于或等于30μm且小于或等于500μm，但由于支撑导线11的直径越小则越会增加进行支撑的支撑导线11的数量，因此更优选支撑导线11的直径大于或等于100μm且小于或等于500μm。另外，半导体元件1具有流过主电流的有源区域、在有源区域周围用于半导体元件1的耐压保持的末端区域。优选支撑导线11在半导体元件1的表面设置于有源区域之上，但如果支撑导线11的数量过多，则也积极地设置于有源区域外的末端区域侧即半导体元件1的外周侧。如果将支撑导线11设置于半导体元件1的末端区域侧即半导体元件1的外周侧，则与集电极(collector)电极(electrode)的沿面距离变短，担心产生集电极发射极间短路，优选通过将支撑导线11的直径设为大于或等于100μm，从而适当地对支撑导线11的数量进行抑制。此外，设置于前述半导体元件1的表面的应力缓冲材料设置于有源区域之上、末端区域之上中的哪者都可以，也可以跨有源区域和末端区域地设置。
支撑导线11的材料为具有导电性的金属即可，例如也可以为铝、铜、银或金等。半导体装置50的主电流从半导体元件1的表面处的发射极电极流向电极板7侧，因此如果存在导电性的支撑导线11，则能够将半导体元件1的发热向半导体元件1之上散热，能够提高从半导体元件1的上侧进行散热的散热性。此外，通过使用导热率比第2接合材料12好的支撑导线11，从而半导体元件1之上的散热性进一步提高。支撑导线11可以是一部分或全部埋入至第2接合材料12，也可以不埋入。在将支撑导线11埋入至第2接合材料12时，通过将线膨胀系数与第2接合材料12接近的部件用于支撑导线11，从而能够抑制对半导体元件1与支撑导线11接合的部位的热应力，因此能够进一步提高从半导体元件1之上进行散热的散热性。另外，在设置封装材料4时，通过将支撑导线11埋入至第2接合材料12，从而能够对由于来自封装材料4的压力而使支撑导线11倒下进行抑制。
这里，使用图21的流程图对半导体装置50的制造方法进行说明。半导体装置50的制造方法具有芯片键合工序、壳体安装工序、支撑导线设置工序、电极板安装工序、导线键合工序、封装工序。
在芯片键合工序中，在绝缘基板2之上配置第1接合材料9而对半导体元件1进行接合。此外，也可以将第1接合材料9设为板状焊料，通过利用回流焊进行热处理而使板状焊料熔融，将半导体元件1和绝缘基板2接合。
接下来，在壳体安装工序中，经由粘接材料8将壳体3和绝缘基板2粘接。通过由粘接剂8填埋壳体3和绝缘基板2的间隙，从而能够防止在后续工序中注入的封装材料4的泄露。
接下来，在支撑导线设置工序中，以将半导体元件1和电极板7平行配置的方式，在半导体元件1的表面或电极板7设置多个支撑导线11。支撑导线11通过导线键合而与半导体元件1的表面进行固相接合，或通过导线键合而将支撑导线11与电极板7的下表面进行固相接合。由此，形成了线环形状的支撑导线11的顶点部11a与电极板7的下表面或半导体元件1的表面接触，半导体元件1与电极板7的间隔保持为固定，半导体元件1与电极板7平行。此外，也可以在壳体安装工序前设置支撑导线设置工序。
接下来，在电极板安装工序中，在半导体元件1之上配置第2接合材料12，进一步使支撑导线11和电极板7接触，将电极板7载置于支撑导线11之上。此时，由于多个支撑导线11对电极板7进行支撑，因此能够对电极板7的倾斜进行抑制。在将第2接合材料12设为板状焊料的情况下，在被支撑导线11包围的区域内在半导体元件1之上设置板状焊料，通过支撑导线11，将半导体元件1与电极板7的间隔保持为固定，并且利用回流焊进行热处理而使板状焊料熔融，将电极板7与半导体元件1接合。此外，也可以在电极板7设置贯穿孔，在将电极板7配置于支撑导线11之上后，通过从贯穿孔使第2接合材料12流入至半导体元件1之上，从而将半导体元件1和电极板7接合。
接下来，在导线键合工序中，将半导体元件1的表面处的控制电极及信号端子6通过导电性导线13以形成任意电路的方式进行导线键合。此外，也可以通过在导电性导线13的导线键合工序时设置支撑导线11而省略支撑导线设置工序。在导线键合工序时设置支撑导线11的情况下，在导线键合工序后进行电极板安装工序。
接下来，在封装工序中，在用第2接合材料12将半导体元件1和电极板7接合后，将封装材料4注入至被壳体3和绝缘基板2包围的区域而进行封装，由此完成半导体装置50。此外，在设置封装材料4时，如果电极板7倾斜则担心电极板7的端部从封装材料4露出，但通过由支撑导线11对电极板7进行支撑，从而对电极板7的倾斜进行抑制，因此能够防止电极板7的端部从封装材料4露出。
图5是表示本发明的实施方式1涉及的半导体装置50的结构的电路图。如图5所示，就半导体装置50而言，在半导体元件1为IGBT的情况下，二极管位于电路图案2c之上，构成准备2组将IGBT和二极管并联连接的电路而串联连接的情况下的2合1模块的半桥电路。
电极5a与作为半导体元件1a的背面电极的集电极电极31a经由电路图案2c电连接。另外，半导体元件1a的集电极电极31a和二极管1b的阴极电极31b经由电路图案2c电连接，作为半导体元件1a的表面电极的发射极电极32a与作为二极管1b的表面电极的阳极电极32b经由电极板7电连接，形成半导体元件1a和二极管1b的并联电路。电极5b与作为半导体元件1c的表面电极的发射极电极34a经由电路图案2c或导电性导线13电连接。另外，半导体元件1c的发射极电极34a和作为二极管1d的表面电极的阳极电极34b经由导电性导线13或电路图案2c电连接，作为半导体元件1c的背面电极的集电极电极33a和作为二极管1d的背面电极的阴极电极33b经由导电性导线13或电路图案2c电连接，形成半导体元件1c和二极管1d的并联电路。电极5c与半导体元件1a的发射极电极32a及半导体元件1c的集电极电极33a经由电极板7、电路图案2c、或导电性导线13等电连接。此外，在进行部件间的电连接时，也可以经由电路图案2c、电极板7、导电性导线13等。
并联电路形成有2组，将一个并联电路设为上桥臂，将另一个并联电路设为下桥臂，通过将上桥臂和下桥臂串联连接，从而形成2合1模块的半桥电路。当然，也可以构成与上述电路结构不同的电路，例如，也可以形成1合1模块的并联电路、6合1模块的3相逆变电路。此外，根据电路结构，也可以没有电极5c。
图6是表示将本发明涉及的半导体装置50安装于散热器20的结构的剖视图。图6的散热器20之外的结构如图2所示，图6是表示通过螺钉14将半导体装置50和散热器20紧固的结构的剖视图。
散热器20经由金属衬套10通过螺钉14被固定于半导体装置50。金属衬套10具有贯穿孔，贯穿孔为圆筒状，在从绝缘基板2的表面朝向背面的方向上具有固定的内径，能够供螺钉14插通。半导体装置50在使用时半导体元件1发热，因此从金属板2a的背面经由散热器20散热。因此，以能够维持金属板2a与散热器20接触的状态的方式经由金属衬套10通过螺钉14进行半导体装置50与散热器20的螺钉紧固。此外，在图1的俯视图中，金属衬套10的内径和外径在制造误差的范围内为同心圆。
图7是图1所示的半导体装置50的由虚线80包围的区域的局部放大图。图8、图9、图10、图11是表示图7的变形例的图。此外，在下面的说明中，为了方便说明，将封装材料4及电极板7等去除而示出。
支撑导线11具有顶点部11a和前端部11b。顶点部11a是包含支撑导线11中的线环高度最高的点的部分，前端部11b是包含支撑导线11的接合点的部分。在1个半导体元件1的表面配置有4个支撑导线11，配置为在俯视观察时如果用假想线85将支撑导线11的顶点部11a连接起来，则呈四边形状。此外，支撑导线11也可以在1个半导体元件1的表面设置两个，优选设置大于或等于3个。支撑导线11在1个半导体元件1的表面具有两个时，如果用假想线85将顶点部11a连接起来，则成为2点间的线状，但在通过3个支撑导线11进行支撑时，例如，如图8所示，配置为在俯视观察时如果用假想线85将支撑导线11的顶点部11a连接起来，则呈三角形，成为3点间的面状，因此，能够更稳定地支撑电极板7。此外，在图8中，为了方便说明，仅表示出顶点部11a。另外，就支撑导线11的个数而言，个数越增加则能够越稳定地支撑电极板7，因此能够对电极板7的倾斜进行抑制。因此，只要与支撑导线11的个数对应地配置为如果用假想线85将支撑导线11的顶点部11a连接起来则呈多边形状即可。另外，由于多边形状越接近正多边形状则越稳定，因此也可以将支撑导线11配置为如果用假想线85将顶点部11a连接起来则呈正多边形状。此外，为了进一步对电极板7的倾斜进行抑制，例如，在配置为俯视观察时如果用假想线85将支撑导线11的顶点部11a连接起来则呈四边形状时，只要是其顶点部11a位于呈四边形状的假想线85之上，如图9所示，也可以配置大于或等于4个支撑导线11，在其它多边形形状的情况下也相同。
图10示出支撑导线11的变形例，在图10(a)～(d)中示出变形例。如图10(a)所示，在1个支撑导线11的两端即前端部11b之间也设置多个接合部11c。即，通过将支撑导线11连续地设置，也可以不是在1个支撑导线11设置1个顶点部11a，而是在1个支撑导线11设置多个顶点部11a，支撑导线11也可以具有多个线环形状。另外，如图10(b)所示，支撑导线11也可以以成为锐角、垂直或钝角的角度θ连续地设置。
如图10(c)所示，也可以设置多个支撑导线11，多个支撑导线11的前端部11b在多个支撑导线11之间彼此非连续地接合。即，也可以设置多根在1个支撑导线11具有1个顶点部11a的支撑导线11。多个支撑导线11的前端部11b间的距离是考虑到防止导线键合时的工具干涉、由变形幅度引起的干涉而决定的。此外，多个支撑导线11可以彼此平行地设置，也可以设置为彼此具有角度。另外，就支撑导线11而言，也可以以不连续地接合，并且如果用假想线85将前端部11b连接起来则呈多边形的方式设置多个支撑导线11，例如，如图10(d)所示，也可以以如果用假想线将前端部11b连接起来则呈四边形状的方式不连续地设置多个支撑导线11。并且，支撑导线11也可以设置为如果用假想线将顶点部11a连接起来则在半导体元件1的4角分别形成多边形。例如，如图11所示，设置为如果用假想线85将支撑导线11的顶点部11a连接起来则在半导体元件的4角形成四边形状。此外，更优选为半导体元件1的有源区域之上的四角。
如上所述，根据本实施方式1的半导体装置50，通过由多个支撑导线11对半导体元件1之上的电极板7进行支撑，从而能够对电极板7的倾斜进行抑制。
与对比例进行比较而对这样构成的半导体装置50的效果进行说明。首先，作为对比例在图12中示出电极板7倾斜时的概略图。担心电极板7倾斜而对作为周围部件的第2接合材料12或封装材料4等造成影响。例如，就第2接合材料12的焊脚形状而言，在电极板7倾斜的情况下，由于半导体元件1与电极板7的间隔不固定，因此第2接合材料12的焊脚形状有可能产生龟裂30。半导体元件1之上的焊脚形状的龟裂30成为使散热性、电流密度降低的原因，根据在半导体元件1之间有无焊脚形状的龟裂30，在半导体元件1之间产生散热性、电流密度的差异。另外，在图12中，对多个半导体元件1之间进行了说明，但在1个半导体元件1之上也相同，例如，在1个半导体元件1之上设置多个第2接合材料12，根据多个第2接合材料12的焊脚形状的龟裂30的有无，在同一半导体元件1之上的各部位，散热性、电流密度产生差异。此外，就第2接合材料12的焊脚形状而言，由于相对于半导体元件1的表面的角度θ越大，则对半导体元件1施加的应力越大，因此，例如如图12所示，在电极板7倾斜的情况下，第2接合材料12的焊脚形状与半导体元件1的表面之间的角度θ对于各个焊脚形状而不同，对半导体元件1施加的应力变得不均匀。另外，在使用由环氧类树脂构成的封装材料4时，由于从电极板7施加应力，因此在电极板7倾斜的情况下和不倾斜的情况下，从电极板7的端部朝向封装材料4的树脂裂纹31的加深方向变为朝向配置半导体元件1的电路图案2c的方向，难以确保与设计相符的绝缘性能。特别地，如图3所示，对于电极5和电极板7被一体地形成的半导体装置50，虽然电极板7的一端被固定于壳体，但由于电极板7的另一端未被固定于壳体，因此容易由于电极板7自身的重量而倾斜。
另一方面，根据实施方式1的半导体装置50，为了对电极板7的倾斜进行抑制而利用多个支撑导线11对半导体元件1之上的电极板7进行支撑，由此能够抑制对作为电极板7的周围部件的第2接合材料12或封装材料4等的影响。例如，能够对半导体元件1之上的焊脚形状的龟裂30进行抑制，对散热性、电流密度在半导体元件1之间、同一半导体元件1之上的各部位产生差异进行抑制。另外，能够对第2接合材料12的焊脚形状与半导体元件1的表面之间的角度θ针对各个焊脚形状而不同进行抑制，能够使对半导体元件1的应力均匀化。另外，在使用由环氧类树脂构成的封装材料4时，能够对从电极板7向封装材料4施加应力进行抑制，在电极板7倾斜的情况下和不倾斜的情况下，能够对从电极板7的端部朝向封装材料4的树脂裂纹31的加深方向变化进行抑制。此外，如图3所示，本发明在电极5和电极板7被一体地形成的半导体装置中特别有效，能够对由于电极板7自身的重量导致的倾斜进行抑制。
<变形例>
使用图13对实施方式1的变形例涉及的半导体装置51的结构进行说明。图13是表示实施方式1的变形例涉及的半导体装置51的俯视图，图14是图13所示的半导体装置51的虚线A-A’处的剖视图。另外，图15是表示将实施方式1的变形例涉及的半导体装置51安装于散热器20的结构的剖视图。此外，在实施方式1的变形例中，对与在实施方式1中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图13所示，变形例的半导体装置51的信号端子6被嵌入成型于壳体3。电极5a、电极5b、电极5c在壳体3的表面没有设置于相对且平行的边，电极5和信号端子6排列地设置于壳体的一条边。另外，如图14所示，金属板2a的下表面设置有多个针状鳍片2d。针状鳍片2d的针形状为圆柱、棱柱，通过设置针状鳍片2d，散热性提高。此外，可以将针状鳍片2d一体成型于金属板2a，也可以在金属板2a分体地设置针状鳍片2d。如图15所示，具有针状鳍片2d的半导体装置51被固定于散热器20而进行冷却。此外，为了将具有针状鳍片2d的半导体装置固定于散热器20，也可以在壳体3、电极5等形成有贯通孔以能够供进行螺钉紧固的螺栓等插通。对于变形例的半导体装置，由散热器20实现的冷却方法不仅可以是空冷，也可以是使用了水冷套的水冷式。即，变形例的半导体装置将在内部通过水等的水冷套作为散热器20而对半导体装置进行冷却。在这样的结构中，同样地，通过由多个支撑导线11对半导体元件1之上的电极板7进行支撑，能够对电极板7的倾斜进行抑制。
下面，对其它实施方式进行说明，但由于与实施方式1相同的效果等的说明重复，因此省略。
<实施方式2>
对实施方式2的半导体装置52进行说明。图16是表示实施方式2的半导体装置52的剖视图。此外，在下面的说明中，为了方便说明，将信号端子6及导电性导线13等去除而示出。实施方式2的半导体装置52与实施方式1的半导体装置的区别在于，支撑导线11设置于电路图案2c的表面和电极板7的下表面之间。另外，关于半导体装置52的制造方法，与实施方式1的半导体装置的制造方法的区别在于，在支撑导线设置工序中，在电路图案2c的表面设置多个支撑导线11。
根据本实施方式2的半导体装置52，支撑导线11不是设置于半导体元件1的表面，而是设置于电路图案2c的表面与电极板7的下表面之间，由此，在安装支撑导线11时，能够抑制由向半导体元件1之上进行导线键合造成的损伤。另外，支撑导线11隔着绝缘材料15设置于电路图案2c的表面和电极板7的下表面之间。绝缘材料15例如为聚酰亚胺。当在电路图案2c设置支撑导线11时，与向半导体元件1之上设置时不同，与导线键合时相比，能够进一步施力，因此，在绝缘材料15将电路图案2c覆盖的区域也能够对支撑导线11进行导线键合。此外，可以在支撑导线11自身设置绝缘材料15后对支撑导线11进行导线键合，也可以在处于与支撑导线11的前端部11b或顶点部11a接触的位置处的电路图案2c或电极板7设置绝缘材料15后对支撑导线11进行导线键合。通过在支撑导线11的前端部11b或顶点部11a设置绝缘材料15，从而能够使半导体元件1的发射极电极与集电极电极不导通。此外，如图16所示，前端部11b经由绝缘材料15与电路图案2c接合，顶点部11a与电极板7接触，但也可以设置为前端部11b经由绝缘材料15与电极板7接合，顶点部11a与电路图案2c接触。例如，作为图16的变形例，在图17中示出以前端部11b与电极板7接合，顶点部11a与电路图案2c接触的方式设置的半导体装置52的变形例。如图17所示，前端部11b与电极板7接合，顶点部11a与电路图案2c接触，从而能够以对电极板7的倾斜进行抑制的方式进行支撑。另外，实施方式2的半导体装置52是在芯片尺寸小，难以设置支撑导线11时有效的实施方式。例如，在芯片上的面积小于或等于10mm2，支撑导线11的导线直径大于或等于100μm时，通过设为实施方式2的半导体装置52的结构，从而能够在不在芯片之上设置支撑导线11的状态下对支撑导线11的倾斜进行抑制。
<实施方式3>
对实施方式3的半导体装置53进行说明。图18是表示实施方式3的半导体装置53的剖视图。此外，在下面的说明中，为了方便说明，将信号端子6及导电性导线13等去除而示出。实施方式3的半导体装置53与实施方式1～2的半导体装置的区别在于，支撑导线11设置于绝缘部件2b的表面和电极板7的下表面之间。另外，关于半导体装置53的制造方法，与实施方式1～2的半导体装置的制造方法的区别在于，在支撑导线设置工序中，在绝缘部件2b的表面设置多个支撑导线11。
根据本实施方式3的半导体装置53，支撑导线11不是设置于半导体元件1的表面，而是设置于绝缘部件2b的表面与电极板7的下表面之间，由此，在安装支撑导线11时，来自导线键合工具的应力不会施加至半导体元件1之上。另外，在实施方式3中，由于支撑导线11设置于绝缘部件2b的表面和电极板7的下表面之间，因此即使不像实施方式2那样设置绝缘材料15，也能够使半导体元件1的发射极电极与集电极电极不导通。此外，如图18所示，前端部11b与绝缘部件2b接合，顶点部11a与电极板7接触，但也可以设置为前端部11b与电极板7接合，顶点部11a与绝缘部件2b接触。例如，作为图18的变形例，在图19中示出以前端部11b与电极板7接合，顶点部11a与绝缘部件2b接触的方式设置的半导体装置53的变形例。如图19所示，前端部11b与电极板7接合，顶点部11a与绝缘部件2b接触，从而能够以对电极板7的倾斜进行抑制的方式进行支撑。另外，实施方式3的半导体装置53是在芯片尺寸小，难以设置支撑导线11时有效的实施方式。例如，在芯片上的面积小于或等于10mm2，支撑导线11的导线直径大于或等于100μm时，通过设为实施方式3的半导体装置53的结构，从而能够在不在芯片之上设置支撑导线11的状态下对支撑导线11的倾斜进行抑制。
<实施方式4>
在本实施方式中，将上述实施方式1～3涉及的半导体装置应用于电力变换装置。本发明并不限于特定的电力变换装置，但下面，作为实施方式4，对将本发明应用于三相逆变器的情况进行说明。
图20是表示电力变换系统的结构的框图，该电力变换系统应用了本实施方式涉及的电力变换装置。
图20所示的电力变换系统由电源100、电力变换装置200、负载300构成。电源100为直流电源，将直流电供给至电力变换装置200。电源100可以由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路、AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为规定的电力的DC/DC转换器构成电源100。
电力变换装置200为连接于电源100和负载300之间的三相逆变器，将从电源100供给来的直流电力变换为交流电力，将交流电力供给至负载300。如图20所示，电力变换装置200具有：主变换电路201，其将直流电力变换为交流电力而输出；驱动电路202，其输出对主变换电路201的各开关元件进行驱动的驱动信号；以及控制电路203，其将对驱动电路202进行控制的控制信号输出至驱动电路202。
负载300为由从电力变换装置200供给的交流电力驱动的三相电动机。此外，负载300并不限于特定的用途，为搭载于各种电气设备的电动机，例如，用作面向混合动力汽车、电动汽车、铁路车辆、电梯、或空调设备的电动机。
以下，对电力变换装置200的详情进行说明。主变换电路201具有开关元件和续流二极管(未图示)，通过开关元件的通断，从而将从电源100供给来的直流电力变换为交流电力而供给至负载300。主变换电路201的具体的电路结构是多种多样的，但本实施方式涉及的主变换电路201为2电平的三相全桥电路，能够由6个开关元件和分别与开关元件反并联的6个续流二极管构成。主变换电路201的各开关元件应用上述实施方式1～3中的任意者涉及的半导体装置。6个开关元件两个两个地串联连接而构成上下桥臂，各上下桥臂构成全桥电路的各相(U相、V相、W相)。而且，各上下桥臂的输出端子，即主变换电路201的3个输出端子与负载300连接。
驱动电路202生成对主变换电路201的开关元件进行驱动的驱动信号，供给至主变换电路201的开关元件的控制电极。具体而言，按照来自后述的控制电路203的控制信号，将使开关元件成为接通状态的驱动信号、和使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号为大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路203对主变换电路201的开关元件进行控制，以将所期望的电力供给至负载300。具体而言，基于应该供给至负载300的电力对主变换电路201的各开关元件应该成为接通状态的时间(接通时间)进行计算。例如，能够通过与应该输出的电压对应地对开关元件的接通时间进行调制的PWM控制，对主变换电路201进行控制。而且，将控制指令(控制信号)输出至驱动电路202，以使得在各时刻将接通信号输出至应该成为接通状态的开关元件，将断开信号输出至应该成为断开状态的开关元件。驱动电路202按照该控制信号，将接通信号或断开信号作为驱动信号输出至各开关元件的控制电极。
在本实施方式涉及的电力变换装置中，由于将实施方式1～3涉及的半导体装置用作主变换电路201的开关元件，因此能够通过多个支撑导线11对半导体元件1之上的电极板7进行支撑，由此，能够对电极板7的倾斜进行抑制，实现可靠性提高。
在本实施方式中，对将本发明应用于2电平的三相逆变器的例子进行了说明，但本发明并不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平或多电平的电力变换装置，在将电力供给至单相负载的情况下也可以将本发明应用于单相逆变器。另外，在将电力供给至直流负载等的情况下，也可以将本发明应用于DC/DC转换器、AC/DC转换器。
另外，应用了本发明的电力变换装置并不限于上述负载为电动机的情况，例如，也能够用作放电加工机、激光加工机、或感应加热烹调器、非接触器供电系统的电源装置，并且也能够用作太阳能发电系统、蓄电系统等的功率调节器。
在上述实施例中，示出了开关元件及二极管元件由硅形成，但也可以由比硅带隙大的宽带隙半导体形成。作为宽带隙半导体，例如是碳化硅、氮化镓类材料或金刚石。
由这样的宽带隙半导体形成的开关元件、二极管元件的耐压性高，允许电流密度也高，因此能够实现开关元件、二极管元件的小型化，通过使用这些被小型化后的开关元件、二极管元件，从而能够实现装有这些元件的半导体模块的小型化。
另外，由于耐热性也高，因此能够实现散热器20的散热片的小型化、水冷部的空冷化，因此能够实现半导体装置的进一步小型化。
并且，由于功率损耗低，因此能够实现开关元件、二极管元件的高效化，进而能够实现半导体装置的高效化。
此外，优选开关元件及二极管元件这两者由宽带隙半导体形成，但也可以是任意一者的元件由宽带隙半导体形成，能够得到本实施例所记载的效果。
对本发明的数个实施方式进行了说明，但这些实施方式仅是作为例子而揭示的。在不脱离其主旨的范围内能够进行各种省略、置换、变更。另外，能够将各实施方式组合。
标号的说明
1(1a、1b、1c、1d)半导体元件，2绝缘基板，2a金属板，2b绝缘部件，2c电路图案，2d针状鳍片，3壳体，4封装材料，5电极，6信号端子，7电极板，8粘接材料，9第1接合材料，10金属衬套，11支撑导线，11a顶点部，11b前端部，11c接合部，12第2接合材料，13导电性导线，14螺钉，15绝缘材料，20散热器，30龟裂，31树脂裂纹，50、51、52、53半导体装置，
100电源，200电力变换装置，201主变换电路，202驱动电路，
203控制电路，300负载

Claims (19)

1.一种半导体装置，其特征在于，具有：
绝缘基板；
半导体元件，其经由第1接合材料接合于所述绝缘基板之上；
电极板，其设置于所述半导体元件的上方；
多个支撑导线，它们在所述半导体元件和所述电极板之间，与所述半导体元件、所述电极板接触；以及
第2接合材料，其设置于所述半导体元件之上，将所述半导体元件和所述电极板接合。
2.根据权利要求1所述的半导体装置，其特征在于，
所述支撑导线在两端具有前端部，包含所述支撑导线的顶点的顶点部设置于所述支撑导线的所述前端部之间，
所述前端部与所述半导体元件接触，
所述顶点部与所述电极板接触。
3.根据权利要求1所述的半导体装置，其特征在于，
所述支撑导线在两端具有前端部，包含所述支撑导线的顶点的顶点部设置于所述支撑导线的所述前端部之间，
所述顶点部与所述半导体元件接触，
所述前端部与所述电极板接触。
4.一种半导体装置，其特征在于，具有：
电路图案；
绝缘部件，其设置于所述电路图案的下方；
半导体元件，其经由第1接合材料接合于所述电路图案之上；
电极板，其设置于所述电路图案及所述半导体元件的上方；
多个支撑导线，它们在所述电路图案和所述电极板之间，与所述电路图案、所述电极板接触；以及
第2接合材料，其设置于所述半导体元件之上，将所述半导体元件和所述电极板接合。
5.根据权利要求4所述的半导体装置，其特征在于，
所述支撑导线在两端具有前端部，包含所述支撑导线的顶点的顶点部设置于所述支撑导线的所述前端部之间，
所述前端部与所述电路图案接触，
所述顶点部与所述电极板接触。
6.根据权利要求4所述的半导体装置，其特征在于，
所述支撑导线在两端具有前端部，包含所述支撑导线的顶点的顶点部设置于所述支撑导线的所述前端部之间，
所述顶点部与所述电路图案接触，
所述前端部与所述电极板接触。
7.根据权利要求4至6中任一项所述的半导体装置，其特征在于，
所述电路图案或所述电极板在表面具有绝缘材料，所述支撑导线隔着所述绝缘材料。
8.一种半导体装置，其特征在于，具有：
电路图案；
绝缘部件，其设置于所述电路图案的下方；
半导体元件，其经由第1接合材料接合于所述电路图案之上；
电极板，其设置于所述绝缘部件及所述半导体元件的上方；
多个支撑导线，它们在所述绝缘部件和所述电极板之间，与所述绝缘部件、所述电极板接触；以及
第2接合材料，其设置于所述半导体元件之上，将所述半导体元件和所述电极板接合。
9.根据权利要求8所述的半导体装置，其特征在于，
所述支撑导线在两端具有前端部，包含所述支撑导线的顶点的顶点部设置于所述支撑导线的所述前端部之间，
所述前端部与所述绝缘部件接触，
所述顶点部与所述电极板接触。
10.根据权利要求8所述的半导体装置，其特征在于，
所述支撑导线在两端具有前端部，包含所述支撑导线的顶点的顶点部设置于所述支撑导线的所述前端部之间，
所述顶点部与所述绝缘部件接触，
所述前端部与所述电极板接触。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
在所述半导体元件、所述电路图案或所述绝缘部件的任意者设置大于或等于3个所述支撑导线。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
在所述半导体元件、所述电路图案或所述绝缘部件的任意1者，在俯视观察时在4角设置所述支撑导线。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
对于一个所述支撑导线，所述顶点部为1个。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
对于一个所述支撑导线，所述顶点部为多个。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述前端部彼此相邻的间隔大于或等于0.5mm。
16.根据权利要求1至15中任一项所述的半导体装置，其特征在于，
所述支撑导线的至少一部分被埋入至所述第2接合材料。
17.根据权利要求1至16中任一项所述的半导体装置，其特征在于，
所述绝缘基板或所述绝缘部件在下表面具有散热部件。
18.一种电力变换装置，其具有：
主变换电路，其具有权利要求1至17中任一项所述的半导体装置，该主变换电路将输入进来的电力变换而输出；以及
驱动电路，其将对所述半导体装置进行驱动的驱动信号输出至所述半导体装置；以及
控制电路，其将对所述驱动电路进行控制的控制信号输出至所述驱动电路。
19.一种半导体装置的制造方法，其具有：
芯片键合工序，经由第1接合材料将半导体元件接合于绝缘基板之上；
支撑导线设置工序，在所述半导体元件之上设置多个支撑导线；以及
电极板安装工序，以由多个所述支撑导线对电极板进行支撑的方式在多个所述支撑导线之上载置所述电极板，经由第2接合材料将所述半导体元件和所述电极板接合。
CN202310161856.6A 2022-03-03 2023-02-24 半导体装置、半导体装置的制造方法及电力变换装置 Pending CN116705744A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-032575 2022-03-03
JP2022032575A JP2023128312A (ja) 2022-03-03 2022-03-03 半導体装置、半導体装置の製造方法および電力変換装置

Publications (1)

Publication Number Publication Date
CN116705744A true CN116705744A (zh) 2023-09-05

Family

ID=87572211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310161856.6A Pending CN116705744A (zh) 2022-03-03 2023-02-24 半导体装置、半导体装置的制造方法及电力变换装置

Country Status (4)

Country Link
US (1) US20230307326A1 (zh)
JP (1) JP2023128312A (zh)
CN (1) CN116705744A (zh)
DE (1) DE102023102402A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014054212A1 (ja) 2012-10-01 2014-04-10 富士電機株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
DE102023102402A1 (de) 2023-09-07
JP2023128312A (ja) 2023-09-14
US20230307326A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US10515863B2 (en) Power module and power conversion apparatus including case and elastic member
US9088226B2 (en) Power module for converting DC to AC
US10546800B2 (en) Semiconductor module, method for manufacturing the same and electric power conversion device
CN110828409B (zh) 半导体装置、电力变换装置及它们的制造方法
US10770367B2 (en) Semiconductor apparatus, method for manufacturing the same and electric power conversion device
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
US8288838B2 (en) Semiconductor unit
US11942400B2 (en) Semiconductor apparatus, manufacturing method for semiconductor apparatus, and power converter
US11127603B2 (en) Semiconductor module and power conversion device
US11652032B2 (en) Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
US11404340B2 (en) Semiconductor device and power conversion apparatus
CN116705744A (zh) 半导体装置、半导体装置的制造方法及电力变换装置
US20230268239A1 (en) Semiconductor device, power converter, and moving vehicle
CN117242569A (zh) 半导体装置及电力转换装置
JP7487695B2 (ja) 半導体装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
CN116031226A (zh) 半导体装置及电力转换装置
CN117917765A (zh) 半导体装置、电力变换装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination