JP4702279B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4702279B2 JP4702279B2 JP2006351072A JP2006351072A JP4702279B2 JP 4702279 B2 JP4702279 B2 JP 4702279B2 JP 2006351072 A JP2006351072 A JP 2006351072A JP 2006351072 A JP2006351072 A JP 2006351072A JP 4702279 B2 JP4702279 B2 JP 4702279B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mold resin
- semiconductor device
- heat
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
図1は、本発明の第1実施形態に係る半導体装置100の概略平面構成を示す図である。また、図2は、図1中のA−A一点鎖線に沿った概略断面構成を示す図である。
図5は、本発明の第2実施形態に係る半導体装置101の概略断面構成を示す図である。上記第1実施形態では接続部材25と各導体層21b、22bとが別体のものであったが、本実施形態では、これらが一枚の金属箔Kにより構成されていることが相違点であり、以下この相違点を中心に述べることとする。
図7は、本発明の第3実施形態に係る半導体装置102の概略断面構成を示す図である。本実施形態は、接続部材26として半導体装置102に対して着脱可能なクリップ26を採用したところが、上記第1実施形態との相違点であり、以下、この相違点を中心に述べることとする。
図8は、本発明の第4実施形態に係る半導体装置103の概略断面構成を示す図である。以下、上記第1実施形態との相違点を中心に述べることとする。
図9は、本発明の第5実施形態に係る半導体装置104の概略断面構成を示す図である。本実施形態は、上記第4実施形態において、突出部21c、22cの方向を変更したものである。
図10は、本発明の第6実施形態に係る半導体装置105の概略断面構成を示す図である。
なお、放熱板21、22の形状は、上記した略矩形板状のものに限定されるものではなく、たとえば三角板状、円形板状など適宜設計変更したものを用いてもよい。また、半導体素子としては、上記したIGBTやサイリスタ等のパワー半導体素子やFWDなどに限定されるものではない。
21a…第1の絶縁層、21b…第1の導体層、21c…第1の導体層の突出部、
22…第2の放熱板、22a…第2の絶縁層、22b…第2の導体層、
22c…第2の導体層の突出部、25…接続部材、
26…接続部材としてのクリップ、27…接続部材としての導電スポンジ、
60…信号端子、80…モールド樹脂、81…モールド樹脂の端面、
300…ワーク、K…金属箔。
Claims (16)
- 半導体素子(11、12)と、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に配置され前記半導体素子(11、12)と電気的・熱的に接続された一対の放熱板(21、22)と、
前記半導体素子(11、12)および前記両放熱板(21、22)を封止するモールド樹脂(80)とを備え、
前記両放熱板(21、22)のそれぞれの外面には電気絶縁性を有する絶縁層(21a、22a)が設けられるとともに、この絶縁層(21a、22a)は前記モールド樹脂(80)から露出している半導体装置において、
それぞれの前記絶縁層(21a、22a)の前記モールド樹脂(80)から露出する面には、導電性を有する導体層(21b、22b)が取り付けられており、
一方の前記放熱板(21)側に位置する前記導体層(21b)と他方の前記放熱板(22)側に位置する前記導体層(22b)とは、導電性を有する接続部材(25、26、27)を介して電気的に接続されており、
前記導体層(21b、22b)は、当該導体層(21b、22b)が設けられる側の前記放熱板(21、22)と同じ材料よりなるものであることを特徴とする半導体装置。 - 前記導体層(21b、22b)は、当該導体層(21b、22b)が設けられる側の前記放熱板(21、22)の板厚と同じ膜厚であることを特徴とする請求項1に記載の半導体装置。
- 半導体素子(11、12)と、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に配置され前記半導体素子(11、12)と電気的・熱的に接続された一対の放熱板(21、22)と、
前記半導体素子(11、12)および前記両放熱板(21、22)を封止するモールド樹脂(80)とを備え、
前記両放熱板(21、22)のそれぞれの外面には電気絶縁性を有する絶縁層(21a、22a)が設けられるとともに、この絶縁層(21a、22a)は前記モールド樹脂(80)から露出している半導体装置において、
それぞれの前記絶縁層(21a、22a)の前記モールド樹脂(80)から露出する面には、導電性を有する導体層(21b、22b)が取り付けられており、
一方の前記放熱板(21)側に位置する前記導体層(21b)と他方の前記放熱板(22)側に位置する前記導体層(22b)とは、導電性を有する接続部材(25、26、27)を介して電気的に接続されており、
前記導体層(21b、22b)は、導電性の塗料により形成された塗膜であることを特徴とする半導体装置。 - 半導体素子(11、12)と、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に配置され前記半導体素子(11、12)と電気的・熱的に接続された一対の放熱板(21、22)と、
前記半導体素子(11、12)および前記両放熱板(21、22)を封止するモールド樹脂(80)とを備え、
前記両放熱板(21、22)のそれぞれの外面には電気絶縁性を有する絶縁層(21a、22a)が設けられるとともに、この絶縁層(21a、22a)は前記モールド樹脂(80)から露出している半導体装置において、
それぞれの前記絶縁層(21a、22a)の前記モールド樹脂(80)から露出する面には、導電性を有する導体層(21b、22b)が取り付けられており、
一方の前記放熱板(21)側に位置する前記導体層(21b)と他方の前記放熱板(22)側に位置する前記導体層(22b)とは、導電性を有する接続部材(25、26、27)を介して電気的に接続されており、
前記導体層(21b、22b)は、スパッタリング法もしくは蒸着法により成膜された膜であることを特徴とする半導体装置。 - 半導体素子(11、12)と、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に配置され前記半導体素子(11、12)と電気的・熱的に接続された一対の放熱板(21、22)と、
前記半導体素子(11、12)および前記両放熱板(21、22)を封止するモールド樹脂(80)とを備え、
前記両放熱板(21、22)のそれぞれの外面には電気絶縁性を有する絶縁層(21a、22a)が設けられるとともに、この絶縁層(21a、22a)は前記モールド樹脂(80)から露出している半導体装置において、
それぞれの前記絶縁層(21a、22a)の前記モールド樹脂(80)から露出する面には、導電性を有する導体層(21b、22b)が取り付けられており、
一方の前記放熱板(21)側に位置する前記導体層(21b)と他方の前記放熱板(22)側に位置する前記導体層(22b)とは、導電性を有する接続部材(25、26、27)を介して電気的に接続されており、
前記一方の放熱板(21)側に位置する前記導体層(21b)と前記他方の放熱板(22)側に位置する前記導体層(22b)と前記接続部材(25)とは、一枚の金属箔(K)により構成されていることを特徴とする半導体装置。 - 前記金属箔(K)は、中間部を折り曲げることにより当該中間部の両側に位置する両端部を対向させ、当該対向する両端部の間に前記半導体素子(11、12)および前記両放熱板(21、22)を挟みこんだ形状をなしており、
この金属箔(K)のうち前記両端部のそれぞれが前記導体層(21b、22b)として構成されて前記絶縁層(21a、22a)に取り付けられており、前記中間部が前記接続部材(25)として構成されていることを特徴とする請求項5に記載の半導体装置。 - 前記接続部材(26)は、互いに対向する両端部の間に前記半導体素子(11、12)および前記両放熱板(21、22)が挟み込まれるように中間部が折り曲げられた形状をなしており、
前記接続部材(26)自身の弾性力によって前記両端部のそれぞれが前記導体層(21b、22b)に接続されたものであることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。 - それぞれの前記導体層(21b、22b)には、前記両放熱板(21、22)の端面側に位置する前記モールド樹脂(80)の端面(81)よりも外方に突出する突出部(21c、22c)が設けられており、
それぞれの前記導体層(21b、22b)における前記突出部(21c、22c)同士は、同一方向に突出するものであり、これら突出部(21c、22c)を前記接続部材(27)に挿入することにより前記両導体層(21b、22b)が電気的に接続されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。 - 前記半導体素子(11、12)と電気的に接続されるとともに一部が前記モールド樹脂(80)の内部に位置し残部が前記モールド樹脂(80)の外部に突出する端子(60)を備えており、
それぞれの前記導体層(21b、22b)における前記突出部(21c、22c)と前記端子(60)とは、同一の方向に突出していることを特徴とする請求項8に記載の半導体装置。 - 前記半導体素子(11、12)と電気的に接続されるとともに一部が前記モールド樹脂(80)の内部に位置し残部が前記モールド樹脂(80)の外部に突出する端子(60)を備えており、
それぞれの前記導体層(21b、22b)における前記突出部(21c、22c)と前記端子(60)とは、異なる方向に突出していることを特徴とする請求項8に記載の半導体装置。 - 前記接続部材(25)の一部が前記モールド樹脂(80)に埋設されていることを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置。
- 半導体素子(11、12)と、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に配置され前記半導体素子(11、12)と電気的・熱的に接続された一対の放熱板(21、22)と、
前記半導体素子(11、12)および前記両放熱板(21、22)を封止するモールド樹脂(80)とを備え、
前記両放熱板(21、22)のそれぞれの外面には電気絶縁性を有する絶縁層(21a、22a)が設けられるとともに、この絶縁層(21a、22a)は前記モールド樹脂(80)から露出している半導体装置において、
それぞれの前記絶縁層(21a、22a)の前記モールド樹脂(80)から露出する面には、導電性を有する導体層(21b、22b)が取り付けられており、
一方の前記放熱板(21)側に位置する前記導体層(21b)と他方の前記放熱板(22)側に位置する前記導体層(22b)とは、導電性を有する接続部材(25、26、27)を介して電気的に接続されており、
前記接続部材(26)は、互いに対向する両端部の間に前記半導体素子(11、12)および前記両放熱板(21、22)が挟み込まれるように中間部が折り曲げられた形状をなしており、
前記接続部材(26)自身の弾性力によって前記両端部のそれぞれが前記導体層(21b、22b)に接続されたものであることを特徴とする半導体装置。 - 半導体素子(11、12)と、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に配置され前記半導体素子(11、12)と電気的・熱的に接続された一対の放熱板(21、22)と、
前記半導体素子(11、12)および前記両放熱板(21、22)を封止するモールド樹脂(80)とを備え、
前記両放熱板(21、22)のそれぞれの外面には電気絶縁性を有する絶縁層(21a、22a)が設けられるとともに、この絶縁層(21a、22a)は前記モールド樹脂(80)から露出している半導体装置において、
それぞれの前記絶縁層(21a、22a)の前記モールド樹脂(80)から露出する面には、導電性を有する導体層(21b、22b)が取り付けられており、
一方の前記放熱板(21)側に位置する前記導体層(21b)と他方の前記放熱板(22)側に位置する前記導体層(22b)とは、導電性を有する接続部材(25、26、27)を介して電気的に接続されており、
前記接続部材(25)の一部が前記モールド樹脂(80)に埋設されていることを特徴とする半導体装置。 - 前記絶縁層(21a、22a)はセラミックよりなり、前記導体層(21b、22b)は前記絶縁層(21a、22a)にロウ付けされたロウ材よりなることを特徴とする請求項1ないし13のいずれか1つに記載の半導体装置。
- 請求項5または6に記載の半導体装置を製造する半導体装置の製造方法であって、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に前記一対の放熱板(21、22)を配設し、前記両放熱板(21、22)のそれぞれの外面が露出するように前記モールド樹脂(80)によって封止したワーク(300)を用意するとともに、
前記金属箔(K)として当該金属箔(K)のうち前記導体層(21b、22b)として構成される部位に前記絶縁層(21a、22a)を貼り付けたものを用意し、
前記金属箔(K)のうち前記導体層(21b、22b)として構成される部位を、前記絶縁層(21a、22a)を介して、前記ワーク(300)における前記両放熱板(21、22)のそれぞれの外面に貼り付けることを特徴とする半導体装置の製造方法。 - 半導体素子(11、12)と、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に配置され前記半導体素子(11、12)と電気的・熱的に接続された一対の放熱板(21、22)と、
前記半導体素子(11、12)および前記両放熱板(21、22)を封止するモールド樹脂(80)とを備え、
前記両放熱板(21、22)のそれぞれの外面には電気絶縁性を有する絶縁層(21a、22a)が設けられるとともに、この絶縁層(21a、22a)は前記モールド樹脂(80)から露出している半導体装置において、
前記半導体素子(11、12)と電気的に接続されるとともに一部が前記モールド樹脂(80)の内部に位置し残部が前記モールド樹脂(80)の外部に突出する端子(60)を備えており、
前記両放熱板(21、22)に設けられたそれぞれの絶縁層(21a、22a)の前記モールド樹脂(80)から露出する面には、導電性を有する導体層(21b、22b)が取り付けられており、
それぞれの前記導体層(21b、22b)には、前記両放熱板(21、22)の端面側に位置する前記モールド樹脂(80)の端面(81)よりも外方に突出する突出部(21c、22c)が設けられており、
それぞれの前記導体層(21b、22b)における前記突出部(21c、22c)と前記端子(60)とは、同一の方向に突出しており、
前記端子(60)および前記両突出部(21c、22c)は、前記端子(60)および前記両突出部(21c、22c)同士を電気的に接続するための接続部材(27)に対して着脱可能であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351072A JP4702279B2 (ja) | 2006-12-27 | 2006-12-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351072A JP4702279B2 (ja) | 2006-12-27 | 2006-12-27 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008166333A JP2008166333A (ja) | 2008-07-17 |
JP4702279B2 true JP4702279B2 (ja) | 2011-06-15 |
Family
ID=39695465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006351072A Expired - Fee Related JP4702279B2 (ja) | 2006-12-27 | 2006-12-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4702279B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4935783B2 (ja) * | 2008-09-08 | 2012-05-23 | 株式会社デンソー | 半導体装置および複合半導体装置 |
JP5577839B2 (ja) * | 2009-06-05 | 2014-08-27 | 大日本印刷株式会社 | 半導体装置 |
JP5557585B2 (ja) * | 2010-04-26 | 2014-07-23 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
JP5382049B2 (ja) * | 2010-06-30 | 2014-01-08 | 株式会社デンソー | 半導体装置 |
EP2722879B1 (en) * | 2011-06-16 | 2020-07-22 | Fuji Electric Co., Ltd. | Semiconductor unit and semiconductor device using the same |
JP5898894B2 (ja) * | 2011-09-27 | 2016-04-06 | 新電元工業株式会社 | 半導体装置及び半導体システム |
JP5663462B2 (ja) * | 2011-12-15 | 2015-02-04 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュールおよびパワーモジュール |
CN104247012B (zh) * | 2012-10-01 | 2017-08-25 | 富士电机株式会社 | 半导体装置及其制造方法 |
JP2018195694A (ja) * | 2017-05-17 | 2018-12-06 | 株式会社Soken | 電力変換器 |
JP6906228B2 (ja) | 2017-08-18 | 2021-07-21 | ナミックス株式会社 | 半導体装置 |
CN109891576B (zh) | 2017-08-25 | 2021-06-01 | 华为技术有限公司 | 半导体模块及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204703A (ja) * | 1998-01-09 | 1999-07-30 | Toshiba Corp | 半導体モジュール |
JP2004006967A (ja) * | 2003-07-28 | 2004-01-08 | Denso Corp | 半導体装置 |
JP2005123233A (ja) * | 2003-10-14 | 2005-05-12 | Denso Corp | 半導体装置の冷却構造 |
JP2005340639A (ja) * | 2004-05-28 | 2005-12-08 | Toyota Industries Corp | 半導体装置及び三相インバータ装置 |
-
2006
- 2006-12-27 JP JP2006351072A patent/JP4702279B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204703A (ja) * | 1998-01-09 | 1999-07-30 | Toshiba Corp | 半導体モジュール |
JP2004006967A (ja) * | 2003-07-28 | 2004-01-08 | Denso Corp | 半導体装置 |
JP2005123233A (ja) * | 2003-10-14 | 2005-05-12 | Denso Corp | 半導体装置の冷却構造 |
JP2005340639A (ja) * | 2004-05-28 | 2005-12-08 | Toyota Industries Corp | 半導体装置及び三相インバータ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008166333A (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4702279B2 (ja) | 半導体装置およびその製造方法 | |
JP5382049B2 (ja) | 半導体装置 | |
JP5669866B2 (ja) | パワー半導体モジュール | |
JP7441287B2 (ja) | 半導体装置 | |
JP5071405B2 (ja) | 電力用半導体装置 | |
US11133271B2 (en) | Semiconductor device | |
JP2008118067A (ja) | パワーモジュール及びモータ一体型コントロール装置 | |
JP2007059860A (ja) | 半導体パッケージ及び半導体モジュール | |
JP2010097967A (ja) | 半導体装置 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP6048238B2 (ja) | 電子装置 | |
JP4019993B2 (ja) | 半導体装置 | |
JP7238353B2 (ja) | 半導体モジュールおよびそれを用いた半導体装置 | |
JP3169578B2 (ja) | 電子部品用基板 | |
US10699994B2 (en) | Semiconductor device having bonding regions exposed through protective films provided on circuit patterns onto which components are soldered | |
JP6292066B2 (ja) | 電力用半導体装置 | |
JP2017050441A (ja) | 半導体装置 | |
JP2014123701A (ja) | 半導体装置 | |
JP7459539B2 (ja) | 半導体装置 | |
JP5987665B2 (ja) | 半導体装置 | |
JP2012178589A (ja) | 半導体装置 | |
US20230096381A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR20190085587A (ko) | 고열전도성 반도체 패키지 | |
JP2009158825A (ja) | 半導体装置 | |
WO2022255048A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4702279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |