JPS58196042A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS58196042A JPS58196042A JP57078538A JP7853882A JPS58196042A JP S58196042 A JPS58196042 A JP S58196042A JP 57078538 A JP57078538 A JP 57078538A JP 7853882 A JP7853882 A JP 7853882A JP S58196042 A JPS58196042 A JP S58196042A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- hole
- lead frame
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置O製造に用いられるリードフレーム
の改良に関する。
の改良に関する。
第1図は半導体装置の製造に用いられている従来のリー
ドフレームの一例を示す平面図である。同図において、
1はリードフレームの外枠である。該外枠で囲まれた略
中央部にはICチ、デがマウントされるぺ、ド部2が形
成されている。またべ、ド部の周囲には多数のインナー
リード部3・・・が設けられ、該インナーリード部3・
・・はその先端がぺ、ド部2を包囲するように配設され
ている。インナーリード部3・・・は他端側で延設され
、該延設部によシ外部す−ド部4・・・が形成されてい
る。そして、ぺ、ド部2、インナーリード部3および外
部リード部は図示のように外枠1に連結されて支持され
ている。
ドフレームの一例を示す平面図である。同図において、
1はリードフレームの外枠である。該外枠で囲まれた略
中央部にはICチ、デがマウントされるぺ、ド部2が形
成されている。またべ、ド部の周囲には多数のインナー
リード部3・・・が設けられ、該インナーリード部3・
・・はその先端がぺ、ド部2を包囲するように配設され
ている。インナーリード部3・・・は他端側で延設され
、該延設部によシ外部す−ド部4・・・が形成されてい
る。そして、ぺ、ド部2、インナーリード部3および外
部リード部は図示のように外枠1に連結されて支持され
ている。
上記リードフレームを用いて例えば樹脂封止蓋半導体装
置を製造するには、まず、リードフレームのべ、ド2に
ICチ、デを固着する(マウントエS>、次に、ICチ
、デの内部端子(Iンディングノヤ、ド)とインナーリ
ード3・・・間をAμあるいはkt等のダンディングワ
イヤで接続する(ワイヤがンディング工程)。つづいて
、金型を用いてICチ、プを含むインナーリード3・・
・の大部分を合成樹脂によって封止する(樹脂封止工1
り。更に、外部リード端子4・・・を切断成形すること
によシ(リードフォーミング工程)樹脂封止型半導体装
置が得られる。
置を製造するには、まず、リードフレームのべ、ド2に
ICチ、デを固着する(マウントエS>、次に、ICチ
、デの内部端子(Iンディングノヤ、ド)とインナーリ
ード3・・・間をAμあるいはkt等のダンディングワ
イヤで接続する(ワイヤがンディング工程)。つづいて
、金型を用いてICチ、プを含むインナーリード3・・
・の大部分を合成樹脂によって封止する(樹脂封止工1
り。更に、外部リード端子4・・・を切断成形すること
によシ(リードフォーミング工程)樹脂封止型半導体装
置が得られる。
ところが、従来のリードフレームを用いた場合、上記マ
ウント工程において次のような問題があった。
ウント工程において次のような問題があった。
第2図(&)〜(、)は上記マウント工程の観明図であ
る。マウント工程ではまずイ、ド部2上に銀ペースト等
の導電性(−スト5を吐出しく第2図(a)図示)、続
いてICチ、ゾロを導電性ペースト5の上から押しつけ
てICチップ6をマウントする(第2図(b) 、 (
−)図示)。このとき、導電性ペースト5は第2図(、
)のように横方向にはみ出すと共にICチ、グ5の周囲
で盛ルあがってしまい、これを回避することあるい紘導
電性ペースト5のはみ出し量を抑制することは困難であ
るという問題があった。そして、この問題は、はみ出し
た導電性ペースト5がICチップ6とインナーリード部
3を接続するボンダイングワイヤに接触して短絡を生じ
たシ、極端な場合には、はみ出した導電性ペースト5に
よシインナーリード部3とベッド部2とが短絡されてし
まうといった問題にもつながることになる。
る。マウント工程ではまずイ、ド部2上に銀ペースト等
の導電性(−スト5を吐出しく第2図(a)図示)、続
いてICチ、ゾロを導電性ペースト5の上から押しつけ
てICチップ6をマウントする(第2図(b) 、 (
−)図示)。このとき、導電性ペースト5は第2図(、
)のように横方向にはみ出すと共にICチ、グ5の周囲
で盛ルあがってしまい、これを回避することあるい紘導
電性ペースト5のはみ出し量を抑制することは困難であ
るという問題があった。そして、この問題は、はみ出し
た導電性ペースト5がICチップ6とインナーリード部
3を接続するボンダイングワイヤに接触して短絡を生じ
たシ、極端な場合には、はみ出した導電性ペースト5に
よシインナーリード部3とベッド部2とが短絡されてし
まうといった問題にもつながることになる。
また、はみ出した導電性ペースト5中の汚染物質等によ
fi+%’ンディング・9ツドあるいは内部配線におけ
るアルミニウムの腐蝕等といつた特性上の問題をも引き
おこすことにもなる。
fi+%’ンディング・9ツドあるいは内部配線におけ
るアルミニウムの腐蝕等といつた特性上の問題をも引き
おこすことにもなる。
本発明は上記事情に鑑みてなされたもので、半導体素子
のマウント工程において導電性ペーストが素子の外部に
はみ出すのを防止することができる半導体装置用リード
フレームを提供するものである・ 〔発111O概要〕 本発明による半導体装置用リードフレームは、べ、ド部
に透孔を設けたことを特徴とするもので、半導体素子′
t−fウン卜する際にとの透孔から吸引することにより
導電性ペーストの素子外部へのはみ出しを防止で龜るよ
うにしたものである。
のマウント工程において導電性ペーストが素子の外部に
はみ出すのを防止することができる半導体装置用リード
フレームを提供するものである・ 〔発111O概要〕 本発明による半導体装置用リードフレームは、べ、ド部
に透孔を設けたことを特徴とするもので、半導体素子′
t−fウン卜する際にとの透孔から吸引することにより
導電性ペーストの素子外部へのはみ出しを防止で龜るよ
うにしたものである。
第3図1本発明の一実施例になる半導体装置用リードフ
レームを示す平面図である。同図に示すように、このリ
ードフレームはベッド部2に透孔7が形成されている以
外は総て11図のリードフレームと同じ構成になってい
る。第1図のリードフレームと同一の部分には同じ参照
番号が付しである。
レームを示す平面図である。同図に示すように、このリ
ードフレームはベッド部2に透孔7が形成されている以
外は総て11図のリードフレームと同じ構成になってい
る。第1図のリードフレームと同一の部分には同じ参照
番号が付しである。
次に、上記実施例のリードフレームを用いて樹脂封止型
半導体装置を製造する場合のマウント工程を第4図(、
)〜(C)を参照して説明する。
半導体装置を製造する場合のマウント工程を第4図(、
)〜(C)を参照して説明する。
(1) まず、ぺ、ド郁2のICチ、デマウント予定
部上に導電性(−スト5を吐出する(第4図(a)図示
)。
部上に導電性(−スト5を吐出する(第4図(a)図示
)。
このとき、透孔7上に吐出された導電性イーストはその
まま落下するから、図示のように導電性ペースト6は透
孔7の周囲に残置される。
まま落下するから、図示のように導電性ペースト6は透
孔7の周囲に残置される。
(11)次に、導電性ペースト5上にICチップ6を載
置しく第41伽)図示)、続いて透孔7から吸引してI
Cチ、ゾロをマウントする(第4図(、)図示)。
置しく第41伽)図示)、続いて透孔7から吸引してI
Cチ、ゾロをマウントする(第4図(、)図示)。
このとき、導電性ペースト5は圧壊されるが、過剰の導
電性ペースト5は透孔7から吸引されるためICチ、ゾ
ロの外側にはみ出してその周囲にも部上がることはない
。
電性ペースト5は透孔7から吸引されるためICチ、ゾ
ロの外側にはみ出してその周囲にも部上がることはない
。
このように、上記実施例のリードフレームを用い、IC
チ、デCを導電性(−スト5の上に押し付けるのではな
く、透孔1から吸引してICチ、デをマウントすれば、
導電性イースト5が一1Cチ、ゾロの外側にはみ出すの
を防止することができる。
チ、デCを導電性(−スト5の上に押し付けるのではな
く、透孔1から吸引してICチ、デをマウントすれば、
導電性イースト5が一1Cチ、ゾロの外側にはみ出すの
を防止することができる。
なお、本発明は、樹脂封止型IC用のリードフレームだ
けでなく、その他線ての半導体装置用リードフレームに
適用できるものであるO。
けでなく、その他線ての半導体装置用リードフレームに
適用できるものであるO。
以上詳述したように、本発明のリードフレームによれば
半導体素子をマウントするに際し、導電性ペーストが半
導体素子の外部にはみ出すのを防止できるという特有の
効果を得ることができる。
半導体素子をマウントするに際し、導電性ペーストが半
導体素子の外部にはみ出すのを防止できるという特有の
効果を得ることができる。
第1図は従来の半導体装置用リードフレームの一例を示
す平面図、第2図(&)〜(C)は第1図のリードフレ
ームを用い九ICチ、デのマウント工程を示す説明図、
第3図は本発明の一実施例になる半導体装置用リードフ
レームの平面図、第4図(轟)〜(c)は第3図のリー
ドフレームを用いたICチ、プのマウント工程を示す説
明図である。 1・・・外枠、2・・・ぺ、ド部、3・・・インナーリ
ード部、4・・・外部リード部、5・・・導電性ペース
ト、6・・・ICチ、プ、7・・・透孔。 出願人代理人 弁理士 鈴 江 武 彦acuum
す平面図、第2図(&)〜(C)は第1図のリードフレ
ームを用い九ICチ、デのマウント工程を示す説明図、
第3図は本発明の一実施例になる半導体装置用リードフ
レームの平面図、第4図(轟)〜(c)は第3図のリー
ドフレームを用いたICチ、プのマウント工程を示す説
明図である。 1・・・外枠、2・・・ぺ、ド部、3・・・インナーリ
ード部、4・・・外部リード部、5・・・導電性ペース
ト、6・・・ICチ、プ、7・・・透孔。 出願人代理人 弁理士 鈴 江 武 彦acuum
Claims (1)
- 半導体素子がマウントされるベッド部と、該べ、ド部の
周囲に配設され九インナーリード部と、該インナーリー
ド部を延設して形成された外部リード部とを有し、これ
らベッド部、インナーリード部および外部リード部が外
枠部に連結支持されてなる半導体装置用リードフレーム
において、1記ぺ、ド部に透孔を設けたことを特徴とす
る半導体装置用リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57078538A JPS58196042A (ja) | 1982-05-11 | 1982-05-11 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57078538A JPS58196042A (ja) | 1982-05-11 | 1982-05-11 | 半導体装置用リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58196042A true JPS58196042A (ja) | 1983-11-15 |
Family
ID=13664683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57078538A Pending JPS58196042A (ja) | 1982-05-11 | 1982-05-11 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58196042A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255867A (ja) * | 1996-03-11 | 1996-10-01 | Hitachi Ltd | 面実装型ic |
JP2008300587A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2021235256A1 (ja) * | 2020-05-18 | 2021-11-25 | 三菱電機株式会社 | 半導体装置及びその製造方法並びに電力変換装置 |
-
1982
- 1982-05-11 JP JP57078538A patent/JPS58196042A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255867A (ja) * | 1996-03-11 | 1996-10-01 | Hitachi Ltd | 面実装型ic |
JP2008300587A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2021235256A1 (ja) * | 2020-05-18 | 2021-11-25 | 三菱電機株式会社 | 半導体装置及びその製造方法並びに電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
US5703407A (en) | Resin-sealed type semiconductor device | |
JPH05226564A (ja) | 半導体装置 | |
JPH04216661A (ja) | 集積回路パッケージアセンブリ | |
JPS58196042A (ja) | 半導体装置用リ−ドフレ−ム | |
US6610924B1 (en) | Semiconductor package | |
US20030038358A1 (en) | Semiconductor package without outer leads | |
JPH11297917A (ja) | 半導体装置及びその製造方法 | |
JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
JP3036339B2 (ja) | 半導体装置 | |
JP2002076234A (ja) | 樹脂封止型半導体装置 | |
JPH0653399A (ja) | 樹脂封止型半導体装置 | |
JPH09129796A (ja) | 半導体装置 | |
JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
JPS58182859A (ja) | 半導体装置用リ−ドフレ−ム | |
KR19980027397A (ko) | 버틈 리드 패키지의 제조방법 | |
JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
JPH05259360A (ja) | 樹脂封止型半導体装置 | |
JPH0397248A (ja) | 樹脂封止型半導体装置とその製造方法 | |
KR960000462Y1 (ko) | 기판 반도체 장치 | |
JPH0199245A (ja) | Icパッケージ | |
JPH027459A (ja) | 半導体パッケージ | |
KR970007842B1 (ko) | 플라스틱 반도체 패키지 | |
JPS6333851A (ja) | Icパツケ−ジ |