CN101393900A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101393900A
CN101393900A CNA200810210915XA CN200810210915A CN101393900A CN 101393900 A CN101393900 A CN 101393900A CN A200810210915X A CNA200810210915X A CN A200810210915XA CN 200810210915 A CN200810210915 A CN 200810210915A CN 101393900 A CN101393900 A CN 101393900A
Authority
CN
China
Prior art keywords
chip
semiconductor device
mounting portion
tab
supporting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810210915XA
Other languages
English (en)
Inventor
天野贤治
长谷部一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to CN201310224828.0A priority Critical patent/CN103295995B/zh
Publication of CN101393900A publication Critical patent/CN101393900A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，防止裸片键合材料的流出，且半导体器件的质量和可靠性得到提高。该半导体器件包括：焊片、配置在焊片周围的多根引线、配置在焊片的芯片支撑表面上的银浆料和通过银浆料安装在焊片上的半导体芯片。还包括将半导体芯片的焊盘和引线电连接起来的多根导线、和进行半导体芯片和导线的树脂密封的密封体。通过在焊片的芯片支撑表面的边缘部分上形成高度比芯片支撑表面低的台阶部分，从焊片突出的银浆料可停留在该台阶部分上。结果，可以防止银浆料流出到密封体的背面。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求在2007年9月20日提交的日本专利申请No.2007-243944的优先权，在此将其内容引入本申请作为参考。
技术领域
本发明涉及半导体器件及其制造方法，特别地，涉及适用于露出焊片(tab)(芯片安装部分)的半导体器件的有效技术。
背景技术
存在这样一种技术，即，通过使裸片焊盘的外形尺寸比安装在其上的半导体芯片的外形尺寸小而增大半导体芯片和树脂的粘接面积，并且，能够通过根据半导体芯片的外形尺寸将引线的尖端切断成适当的长度而在裸片焊盘上安装外形尺寸不同的各种半导体芯片(例如，参照专利文献1)。
存在这样一种技术，即，在外部端子向下方突出的QFN中，通过在裸片焊盘上形成半切断部分并且对中心部分而不是周边部分进行翻转(upset)而能够在不导致干扰悬吊引线(suspension lead)的情况下自由选择半导体芯片的尺寸(例如，参照专利文献2)。
[专利文献1]日本专利特开平6-216303号
[专利文献2]日本专利特开2000-243891号
发明内容
在诸如QFN(方形扁平无引线封装，Quad Flat Non-leadedPackage)等的无引线型的半导体器件中，各引线的一部分被配置为暴露于密封体的背面的边缘部分，它们构成外部端子。在这种QFN中，与进一步的小型化和薄型化有关联，需要尽可能地使芯片尺寸接近封装尺寸的半导体器件。由于半导体器件在近些年具有高性能化的倾向，因此从半导体芯片产生的热量也增多。因此，当考虑半导体器件的可靠性时，还需要改善散热性。除了这些需求以外，必须抑制制造成本的增加。
于是，为了满足这些需求，本申请的发明人做了如下分析。
首先，为了实现半导体器件的小型化，在QFN结构中，他们研究了使半导体芯片的外缘部分在配置于焊片(芯片安装部分)周围的引线上交叠以便可安装尽可能大的半导体芯片的结构。即，它是各引线的芯片侧的端部潜入半导体芯片的下部的结构。
由此，虽然它可应对半导体器件的小型化，但是，在使用这种结构时，焊片不可避免地构成外形尺寸比半导体芯片的外形尺寸小的所谓的小焊片结构。
然后，考虑半导体器件的散热性能时，可以考虑在密封体的背面上露出焊片的背面的所谓焊片露出型的QFN。即，在这种情况下，它变为具有小焊片结构的焊片露出型QFN。这里，虽然通过从密封体露出焊片能提高散热性，但是，通过经由接合材料将从密封体露出的焊片连接到安装基板的电极上，可以进一步改善散热性能。
但是，在这种小焊片结构的QFN中，焊片的芯片支撑表面的面积变得比较小。因此，为了将半导体芯片可靠地固定到具有这种较小的外形尺寸的焊片上，必须在半导体芯片和焊片之间没有间隙地形成裸片键合材料。由此，作为裸片键合材料的银浆料(浆料材料)可从芯片支撑表面溢出。在半导体芯片的裸片键合步骤中，从芯片支撑表面溢出的银浆料将扩展到焊片的侧表面，并将流到焊片的背面上。结果，在焊片露出型的结构的情况下，必须对焊片的背面施加外部镀层。由于银浆料粘附到封装背面上，因此难以在焊片的背面上形成外部镀层。由此，变得难以充分提高散热性能。
在这种情况下，还考虑了通过使用膜类型的粘合剂作为裸片键合材料来防止裸片键合材料的挤出和流出。但是，与浆料材料相比，膜类型的粘合剂材料成本较高，制造成本的降低变得困难。当使用膜类型时，还难以将膜正确地配置到焊片的芯片支撑表面上。
在专利文献1(日本专利特开平6-216303号)中，说明了小焊片结构的半导体器件的例子。但是，在小焊片结构中，如上面说明的那样，很容易出现浆料材料溢出的现象，存在产生使浆料材料流出的因素的问题。
在专利文献2(日本专利特开2000-243891号)中说明的封装结构中，完成裸片焊盘(焊片)的偏置(offset)处理。即，进行用来自背面侧的压力上推裸片焊盘的中心部分的偏置处理。结果，裸片焊盘的中心部分的主表面(芯片支撑表面)位于比引线的主表面(导线连接表面)高的位置，并具有使封装难以薄型化的结构。
由于包括了偏置处理，因此，由裸片焊盘的偏置处理形成的外缘部分需要采取较大宽度的台阶。因此，裸片焊盘的中心部分的面积变得较小，并且与半导体芯片的接合面积也变得较小。结果，出现半导体芯片的接合可靠性和散热性能降低的问题。
本发明的目的是，提供可防止裸片键合材料的流出并可改善半导体器件的质量和可靠性的技术。
参照附图阅读这里的说明，本发明的上述情况和其它目的和新颖性特征将变得十分明显。
下面简要概述在本申请中公开的发明中的代表性方案。
即，本发明的半导体器件包括：配置在芯片安装部分周围的多根引线；配置在芯片安装部分的芯片支撑表面上的浆料材料；通过浆料材料安装在芯片安装部分的芯片支撑表面上的半导体芯片；将半导体芯片的多个电极与多根引线分别电连接起来的多根导线；和进行半导体芯片、导线、每根引线的一部分和芯片安装部分的一部分的树脂密封的密封体。并且，关于本发明，芯片安装部分的芯片支撑表面的外形尺寸比半导体芯片的背面小，芯片安装部分的芯片支撑表面的相对侧的背面从密封体露出，并且，在芯片安装部分的芯片支撑表面的边缘部分上形成高度比芯片支撑表面低的台阶部分。
并且，本发明包括以下步骤：设置引线框架、该引线框架具有：具有高度比在芯片支撑表面的边缘部分上形成的芯片支撑表面更低的台阶部分的芯片安装部分、和配置在芯片安装部分周围的多根引线；在芯片安装部分的芯片支撑表面上涂敷浆料材料；和在外形尺寸比半导体芯片的背面小的芯片安装部分的芯片支撑表面上通过浆料材料接合半导体芯片。并且，本发明包括以下步骤：将半导体芯片的多个电极与多根引线分别电连接；在多个半导体器件形成区域被树脂成型金属模具的一个空腔覆盖的状态下将用于密封的树脂注入空腔中，使用于密封的树脂在半导体芯片和芯片安装部分的台阶部分之间环流，并进行半导体芯片的树脂密封，以露出作为芯片安装部分的芯片支撑表面的相对侧的背面和多根引线中的每一根的一部分。
以下简要说明由在本申请中公开的本发明的最具代表性的方面所实现的优点。
通过在芯片安装部分的芯片支撑表面的边缘部分形成高度比芯片支撑表面低的台阶部分，可以将从芯片安装部分露出的浆料材料(裸片键合材料)停留在该台阶部分上，并且，可以防止浆料材料流出到密封体的背面。由此可以防止浆料材料附着到封装的背面上的外部镀层上，不再引起不能进一步形成外部镀层的问题。结果，可以提高半导体器件的质量和可靠性。
通过在芯片安装部分的台阶部分上形成向着半导体芯片突出的突出部分，可利用锚定效果提高树脂与芯片安装部分的粘接性。由此，可以抑制芯片安装部分在台阶部分上的剥离。结果，杂质变得难以进入芯片安装部分与树脂的界面，并且，可以防止由于杂质的流出导致的外部镀层的变色。因此，可以提高半导体器件的质量和可靠性。
附图说明
图1是透过密封体而示出本发明的实施方式1的半导体器件的结构的例子的透视图；
图2是示出图1所示的半导体器件的结构的平面图；
图3是示出图1所示的半导体器件的结构的侧视图；
图4是示出图1所示的半导体器件的结构的后视图；
图5是示出沿图1所示的A-A线切割的结构的例子的断面图；
图6是示出沿图1所示的B-B线切割的结构的例子的断面图；
图7是透过密封体而示出图1所示的半导体器件中的焊片、悬吊引线和引线的结构的部分平面图；
图8是沿图7所示的C-C线切割的断面图；
图9是图8的变形例图；
图10是透过密封体而示出本发明的实施方式2的半导体器件的结构的例子的透视图；
图11是示出图10所示的半导体器件的结构的平面图；
图12是示出图10所示的半导体器件的结构的侧视图；
图13是示出图10所示的半导体器件的结构的后视图；
图14是示出沿图10所示的A-A线切割的结构的例子的断面图；
图15是示出沿图10所示的B-B线切割的结构的例子的断面图；
图16是透过密封体而示出图10所示的半导体器件中的焊片和突出部分的结构的部分平面图；
图17是透过密封体而示出本发明的实施方式2的变形例的半导体器件中的焊片和突出部分的结构的部分平面图；
图18是示出本发明的实施方式2的半导体器件的组装次序的例子的制造流程图；
图19是示出用于本发明的实施方式2的半导体器件的组装的具有胶带的引线框架的结构的例子的平面图；
图20是示出图19所示的具有胶带的引线框架的结构的例子的断面图；
图21是示出粘贴在图19所示的具有胶带的引线框架上的胶带的结构的例子的断面图；
图22是示出本发明的实施方式2的半导体器件的组装的裸片键合步骤中的浆料材料涂敷状态的例子的部分平面图；
图23是示出本发明的实施方式2的半导体器件的组装的裸片键合步骤中的浆料材料涂敷之后的润湿宽度(wettability breadth)状态的例子的部分平面图；
图24是示出本发明的实施方式2的半导体器件的组装的成型步骤中的树脂注入状态的例子的部分断面图；
图25是示出图24所示的树脂注入状态的部分平面图；
图26是示出本发明的实施方式2的半导体器件的组装的成型完成之后的结构的例子的平面图；
图27是示出图26所示的成型完成之后的结构的断面图；
图28是示出本发明的实施方式2的半导体器件的组装的胶带剥离过程中的胶带剥离状态的例子的断面图。
具体实施方式
在以下的实施方式中，除了特别必要时以外，原则上不重复相同或类似的部分的解释。
并且，在以下说明的实施方式中，为了方便起见，必要时将分成多个部分或多个实施方式进行说明。除非另外特别指出，否则，这些部分或实施方式不是相互独立的，而具有一个是另一个的一部分或全部的变形例、细节或补充说明等的关系。
在以下说明的实施方式中，当提到要素的数量等(包含个数、数值、量和范围等)时，除非另外特别指出或者在原理上很显然该数量限于特定的数量，否则，该数量不限于特定的数量，也可以等于或大于或小于特定的数量。
以下基于附图详细解释本发明的实施方式。在用于说明实施方式的所有附图中，类似功能的构件由类似的附图标记示出，并且省略重复的说明。
(实施方式1)
图1是透过密封体而示出本发明的实施方式1的半导体器件的结构的例子的透视图，图2是示出图1所示的半导体器件的结构的平面图，图3是示出图1所示的半导体器件的结构的侧视图，图4是示出图1所示的半导体器件的结构的后视图，图5是示出沿图1所示的A-A线切割的结构的例子的断面图，图6是示出沿图1所示的B-B线切割的结构的例子的断面图，图7是透过密封体而示出图1所示的半导体器件中的焊片、悬吊引线和引线的结构的部分平面图，图8是沿图7所示的C-C线切割的断面图，图9是图8的变形例图。
图1～图9所示的实施方式1的半导体器件是树脂密封型，且是小型的半导体封装，并且是多根引线1a的各安装面1g暴露于密封体3的背面3a的边缘部分而并排配置的无引线型的半导体器件。作为半导体器件的例子，实施方式1采用了并解释了QFN 5。虽然实施方式1的QFN 5是小型的半导体封装，但是，它要求安装的半导体芯片2的尺寸尽可能地接近封装的尺寸。
当解释QFN 5的结构时，其包含：作为具有其上可安装半导体芯片2的芯片支撑表面1c的芯片安装部分的焊片(也被称为裸片焊盘)1b、与焊片1b一体形成的多根悬吊引线1i、位于多个悬吊引线1i之间并被配置在焊片1b周围的多根引线1a、被配置在焊片1b的芯片支撑表面1c上的浆料材料的银浆料6和通过银浆料6安装在焊片1b的芯片支撑表面1c上的半导体芯片2。并且，QFN 5具有将半导体芯片2的多个焊盘(电极)2a与多根引线1a分别电连接起来的多根金导线即导电性导线4，和对半导体芯片2、多根导线4、多根引线1a的每一根的一部分和焊片1b的一部分进行树脂密封的密封体3。
焊片1b、悬吊引线1i和多根引线1a包含相同的引线框架。
如图5所示，在QFN 5中，形成的焊片1b的芯片支撑表面1c的外形尺寸(外形尺度、面积)比半导体芯片2的背面2c小。如图4所示，从密封体3露出焊片1b的芯片支撑表面1c的相反一侧的背面1d。如图5所示，在焊片1b的芯片支撑表面1c的边缘部分上形成高度比芯片支撑表面1c低的台阶部分1e。
即，QFN 5是小型的焊片结构，并且，它是焊片露出型的半导体封装。在焊片1b的芯片支撑表面1c的边缘部分中的除悬吊引线1i以外的部分(参照图7)上形成高度比芯片支撑表面1c低的台阶部分1e。
例如，通过半蚀刻处理形成焊片1b的边缘部分的台阶部分1e。例如，当引线框架的板厚为0.2mm时，焊片1b的厚度也为0.2mm。在这种情况下，台阶部分1e通过半蚀刻处理使板厚变为0.1mm。即，台阶部分1e的高度变为比芯片支撑表面1c低0.1mm的位置。台阶部分1e接住从焊片1b的芯片支撑表面1c溢出并突出的银浆料6。台阶部分1e用于使溢出的银浆料6停留，以使其不露出密封体3的背面3a。
由于焊片1b的背面1d如图4所示的那样从密封体3的背面3a露出，因此，QFN 5可增加放热性。
虽然形成了台阶部分1e，但是，不对实施方式1的QFN 5的焊片1b进行诸如偏置处理的按压加工。因此，在QFN 5中，如图5所示，焊片1b的芯片支撑表面1c和多根引线1a各自的导线连接表面1h成为相同的高度。
即，在QFN 5中，不对焊片1b进行类似偏置处理的弯曲处理。因此，与被进行了偏置处理并且在裸片焊盘的中心部分附近变为比引线的导线连接表面高的位置的半导体封装相比，可以谋求封装(QFN5)的薄型化。
虽然实施方式1的QFN 5是小型的半导体封装，但使得芯片尺寸尽可能地接近封装尺寸，使得它可应对进一步的小型化和薄型化。
因此，它具有使得在配置于焊片1b周围的引线1a上交迭半导体芯片2的外缘部分以便可以安装尽可能大的半导体芯片2的结构。
即，如图1和图5所示，多根引线1a的各芯片侧的端部面对半导体芯片2的背面2c的边缘部分。在这种情况下，在多根引线1a的各芯片侧的端部形成第一薄壁部分1f，并且，该第一薄壁部分1f面对半导体芯片2的背面2c。由此，即使引线1a的前表面(导线连接表面)和焊片1b的芯片支撑表面(主表面)1c成为相同的高度，也可抑制半导体芯片2的背面2c中的边缘部分与位于各引线1a的芯片侧的端部的接触不良。结果，可以安装尺寸接近封装尺寸的半导体芯片2，维持了半导体器件的小型化和薄型化。
例如，通过半蚀刻处理形成第一薄壁部分1f。例如，当引线框架的板厚为0.2mm时，各引线1a的厚度也为0.2mm。在这种情况下，第一薄壁部分1f通过半蚀刻处理形成板厚0.1mm。
因此，由于它是多根引线1a的各个第一薄壁部分1f潜入半导体芯片2的背面2c的外缘部分的下部的结构，因此焊片1b不可避免地具有外形尺寸比半导体芯片2的背面2c的外形尺寸小的所谓的小焊片结构。
如图1和图5所示，作为各引线1a的芯片侧的相对侧的端部暴露于密封体3的侧面3b而成为终端。
在QFN 5中，采用银浆料6作为裸片键合材料，并且，与使用膜类型的粘合剂相比，可谋求制造成本的降低。但是，在采用银浆料6时，由于需要针对流出的对策，因此，作为针对该银浆料6的流出的对策，在焊片1b的边缘部分上形成台阶部分1e。
在QFN 5中，由于在焊片1b的边缘部分上形成台阶部分1e，因此，可以用银浆料6将焊片1b的芯片支撑表面1c充分浸湿。即，在QFN 5中，如图5所示，在焊片1b的整个芯片支撑表面1c上配置银浆料6。
因此，由于通过在焊片1b的整个芯片支撑表面1c上配置银浆料6，变得难以在焊片1b和半导体芯片2之间形成间隙，因此可以减少在银浆料6中形成的孔洞。
然后，如图8所示，通过半蚀刻，形成引线1a，使得导线连接表面1h的宽度可变得比从密封体3露出的安装面1g的宽度更大。简言之，将其断面形成为倒置梯形形状。
这抑制了多根引线1a从密封体3脱落的问题。这里，虽然实施方式1解释了通过半蚀刻形成，但不限于此，并且，如图9所示，可以通过按压加工形成。但是，由于如上面说明的那样通过半蚀刻处理形成焊片1b和台阶部分1e，因此，它还通过半蚀刻处理形成多根引线1a，并且可以谋求步骤的简化。
另一方面，关于焊片1b，由于从上表面(芯片支撑表面)侧通过半蚀刻处理形成用于使得溢出的银浆料6停留的台阶部分1e，因此难以将其断面形状形成为倒置梯形形状。
因此，在实施方式1中，针对与焊片1b连接的多根悬吊引线1i采取防止焊片1b的脱落的对策。
即，在与焊片1b连接的同时向着拐角部分延伸并且存在的悬吊引线1i具有如图6所示的那样通过半蚀刻削薄了背面侧并且较薄地形成的第二薄壁部分1j。由此，第二薄壁部分1j被嵌入密封体3中，并且其端部暴露于密封体3的拐角部分的侧面3b而成为终端。此时，如图7所示，悬吊引线1i的尖端部出现分支并从相邻的密封体的各侧表面露出。这变得能够通过相同的切割步骤切割多根引线1a和悬吊引线1i，并且可谋求步骤的简化。
因此，通过四个拐角部分与焊片1b连接的悬吊引线1i的第二薄壁部分1j被嵌入密封体3中。由此，可以防止与悬吊引线1i连接的焊片1b从密封体3脱落。
如图5和图6所示，在焊片1b的背面1d和引线1a的安装面1g上形成外部镀层(exterior plating)7。即，例如，在作为从密封体3露出的引线部分的焊片1b的背面1d和引线1a的安装面1g上形成由诸如锡-铋的无Pb焊料构成的外部镀层7。
半导体芯片2例如包含硅，并在主表面2b上形成有半导体元件和作为多个电极的焊盘2a。通过分别导电的导线4将这些焊盘2a和与各个焊盘2a对应的引线1a电连接。导线4例如是金导线。
各引线1a、焊片1b和悬吊引线1i例如包含铜合金，并且，它们各自的厚度例如为约0.2mm。
密封体3例如包含环氧类的热硬化性树脂。
根据实施方式1的半导体器件(QFN 5)，在焊片1b的芯片支撑表面1c的边缘部分上形成高度比芯片支撑表面1c低的台阶部分1e。这样，能够通过该台阶部分1e接住从焊片1b突出的银浆料6(裸片键合材料)，并且，能够形成台阶部分1e来使其停留。
可以防止银浆料6流出到密封体3的背面3a，且可以防止银浆料6粘附于封装的背面上的外部镀层7上。它不再引起变得不可能形成外部镀层7的问题。
结果，可以提高QFN 5(半导体器件)的质量和可靠性。
(实施方式2)
图10是透过密封体而示出本发明的实施方式2的半导体器件的结构的例子的透视图，图11是示出图10所示的半导体器件的结构的平面图，图12是示出图10所示的半导体器件的结构的侧视图，图13是示出图10所示的半导体器件的结构的后视图，图14是示出沿图10所示的A-A线切割的结构的例子的断面图，图15是示出沿图10所示的B-B线切割的结构的例子的断面图，图16是透过密封体而示出图10所示的半导体器件中的焊片和突出部分的结构的部分平面图，图17是透过密封体而示出本发明的实施方式2的变形例的半导体器件中的焊片和突出部分的结构的部分平面图，图18是示出本发明的实施方式2的半导体器件的组装次序的例子的制造流程图。图19是示出用于本发明的实施方式2的半导体器件的组装的具有胶带的引线框架的结构的例子的平面图，图20是示出图19所示的具有胶带的引线框架的结构的例子的断面图，图21是示出粘贴在图19所示的具有胶带的引线框架上的胶带的结构的例子的断面图。
图22是示出本发明的实施方式2的半导体器件的组装的裸片键合步骤中的浆料材料涂敷状态的例子的部分平面图，图23是示出本发明的实施方式2的半导体器件的组装的裸片键合步骤中的浆料材料涂敷之后的润湿宽度状态的例子的部分平面图。图24是示出本发明的实施方式2的半导体器件的组装的成型步骤中的树脂注入状态的例子的部分断面图，图25是示出图24所示的树脂注入状态的部分平面图，图26是示出本发明的实施方式2的半导体器件的组装的成型完成之后的结构的例子的平面图，图27是示出图26所示的成型完成之后的结构的断面图。图28是示出本发明的实施方式2的半导体器件的组装的胶带剥离过程中的胶带剥离状态的例子的断面图。
与实施方式1的QFN 5相同，实施方式2解释了小型焊片结构的焊片露出型半导体器件(QFN 12)的结构和组装。特别地，对于没有解释的部分，具有与实施方式1相同的结构。
当组装谋求小型化的QFN 12时，在许多情况下从高生产效率的角度考虑采用MAP(模制阵列封装，Mold Array Package)方法。即，通过使用MAP方法，每个框架的产品拾取数量大大增加，并且，生产效率提高。
当通过MAP(模制阵列封装)方法组装QFN 12时，在成型步骤中，如图28所示，当从引线框架的背面1s剥离胶带11时，使用具有粘接剂层11b的胶带11。因此，拉力作用于焊片(也被称为裸片焊盘)1b，并且在焊片1b的台阶部分1e和密封体3之间产生剥离变得十分容易。
这里，解释在QFN 12的组装中对于具有粘接剂层11b的胶带11的需要。当通过MAP方法组装QFN 12时，在在成型步骤中夹住树脂成型金属模具9时，只有引线框架上的产品区域的外面的外缘部分可被夹住。当在这种状态下将树脂注入树脂成型金属模具中时，在远离引线框架的外缘部分的产品区域的中心附近，胶带11通过树脂注入时的压力从引线框架浮起。树脂进入引线框架和胶带11之间，并且，在引线框架的背面1s上形成树脂毛边。
因此，通过使用具有粘接剂层11b的胶带11，在胶带11通过粘接剂层11b被牢固地粘贴到引线框架上的状态下进行树脂成型，从而不会在引线框架的背面1s侧形成树脂毛边。
即，在QFN 12的组装中，必须使用具有粘接剂层11b的胶带11作为针对树脂毛边的对策。
因此，在成型步骤中的树脂密封之后的胶带11的剥离过程中，由于胶带11已通过粘接剂层11b牢固地粘接到引线框架上，因此，当剥离胶带11时，力沿焊片1b同样被拉起并脱落的方向起作用，并且，在焊片1b的台阶部分1e和密封体3之间产生剥离变得十分容易。银浆料6可流入焊片1b的台阶部分1e中，并且，在这种情况下，焊片1b和密封体3的粘接性降低并且特别容易剥离。结果，这里趋于产生间隙。
当在焊片1b的台阶部分1e和密封体3之间出现剥离时，将在这里形成间隙，并且，诸如镀液(plating liquid)的杂质将在成型之后的步骤中进入间隙。并且，在随后的步骤中，进入间隙的杂质渗出，并且，出现外部镀层7变色的问题。
在胶带剥离之后的胶带剥离面清洗过程中用于清洗的有机类溶剂之类的药液进入间隙，类似地，在随后的步骤中进入间隙的药液之类的杂质渗出，并且，出现外部镀层7剥离的问题。
然后，与实施方式1的QFN 5相同，实施方式2的QFN 12在焊片1b上形成了台阶部分1e，它抑制焊片1b的台阶部分1e和密封体3的剥离，还防止银浆料6(浆料材料)流出到密封体3。
这里解释实施方式2的QFN 12的结构。这里只解释QFN 12与实施方式1的QFN 5的不同之处。
与实施方式1的QFN 5相同，图10～图15所示的实施方式2的QFN 12较小，并且是小型焊片结构和焊片露出型的半导体封装。在QFN 12中，与QFN 5同样，通过半蚀刻处理在焊片1b的芯片支撑表面1c的边缘部分上形成台阶部分1e。如图16所示，在比芯片支撑表面1c低的位置上，在焊片1b的芯片支撑表面1c的边缘部分中的除悬吊引线1i以外的部分上形成该台阶部分1e。
如图14的C部分所示，通过形成台阶部分1e，从芯片支撑表面1c溢出并突出的银浆料6在引向台阶部分1e的部分上停止，并且银浆料6不流入密封体3的背面3a。
实施方式2的QFN 12的特征在于，在焊片1b的台阶部分1e中向着半导体芯片2形成从台阶部分1e突出的突出部分1k。
该突出部分1k增强焊片1b的台阶部分1e与密封体3的锚定效果，增加两者的粘接性，并抑制焊片1b的台阶部分1e和密封体3的剥离。
它是在焊片1b的台阶部分1e的半蚀刻处理时在该突出部分1k的一部分中配置掩模的状态下，通过用半蚀刻削减突出部分1k的周缘而留下突出部分1k的一部分而形成的。因此，突出部分1k的高度与焊片1b的芯片支撑表面1c的高度相同。
如图14所示，在该尖端部附近变得比中心部分附近宽，并且，突出部分1k形成倒置梯形形状。即，在半蚀刻时，突出部分1k的高度方向的中心附近由于蚀刻速度比配置了掩模的尖端附近大，因此，被削减得比尖端附近多，结果变为倒置梯形形状。当突出部分1k的尖端附近的形状是倒置梯形形状时，可进一步增强锚定效果。
在QFN 12中，如图16所示，焊片1b的芯片支撑表面1c做成四边形，并且，在与四边形焊片1b的一个边对应的台阶部分1e的中心部分上形成突出部分1k。它被形成在与四边形焊片1b的一个边对应的每一个台阶部分1e中。
但是，当仅增强锚定效果时，更希望在与四边形焊片1b的一个边对应的台阶部分1e上形成多于一个的突出部分1k。但是，为了不阻碍用于密封的树脂8(参照图24)的流动性，如图16所示，优选分别在与每一个边对应的各台阶部分1e的中心部分附近形成一个。
当引线框架的板厚例如为0.2mm时，为了使用于密封的树脂8或蚀刻溶液容易通过，突出部分1k和焊片1b的距离例如需要约0.2mm。
然后，图17是示出突出部分1k的变形例，并且是在各个边的台阶部分1e上形成细长的突出部分1k的情况。在突出部分1k和焊片1b之间，可能不能保持仅足以使用于密封的树脂8和蚀刻溶液穿过的距离。然后，可在芯片支撑表面1c的各个边上形成能够沿保持远离各边的突出部分1k的方向被挖出的挖出(scooping)部分(空洞部分)1m。
因此，通过在芯片支撑表面1c形成挖出部分1m，即使它形成细长的突出部分1k(向着焊片1b的水平方向是挖空的)，在变得能够使用于密封的树脂8和蚀刻溶液完全通过的同时，也可进一步增强焊片1b和密封体3的锚定效果。
下面参照图18所示的组装流程图解释实施方式2的QFN 12(半导体器件)的制造方法。
首先，供给晶片，并且，进行图18的步骤S1所示的晶片BG。即，进行晶片的背面抛光，并且将晶片制成为希望的厚度。
然后，进行在步骤S2中示出的将晶片固定到切割夹具上的晶片安装。
然后，进行步骤S3所示的切割。即，通过切割将晶片切断并将各个半导体芯片2分开成单独的。
然后，制备图19和图20所示的具有胶带的引线框架1(引线框架)。供给该具有胶带的引线框架1，进一步供给银浆料6，并且进行步骤S4所示的裸片键合。用于实施方式2的QFN 12的组装的引线框架是具有胶带的引线框架1。
即，由于通过根据MAP方法进行QFN 12的树脂成型组装，因此，如上所述，使用在引线框架的背面1s侧不形成树脂毛边的具有胶带的引线框架1。
具有胶带的引线框架1，在作为例如包含铜合金等的金属的引线框架的框架体1t的背面1s上粘贴如图21所示的那样包含基材11a和粘接剂层11b的胶带11。即，在框架体1t的背面1s上粘贴具有粘接剂层11b的胶带11。如图19所示，在配置矩阵中，在具有胶带的引线框架1的主表面(芯片安装侧的表面)中形成相邻的多个器件区域(半导体器件形成区域)1n。
在各个器件区域1n中形成在芯片支撑表面1c的边缘部分中形成了高度比芯片支撑表面1c低的台阶部分1e的焊片1b、配置在焊片1b周围的多根引线1a和在台阶部分1e上形成的突出部分1k。在与具有胶带的引线框架1的框架体1t的长边方向平行的方向的框架部分1p中形成多个引导孔1r，并且，在多个器件区域1n的集合体之间形成狭缝1q。
在步骤S4所示的裸片键合步骤中，首先在焊片1b的芯片支撑表面1c上涂敷银浆料6。焊片1b是外形尺寸比半导体芯片2的背面2c的外形尺寸小的所谓的小焊片。如图22所示，首先将银浆料6涂敷到焊片1b的中心部分上。然后，通过银浆料6在焊片1b的芯片支撑表面1c上接合半导体芯片2。当在这种情况下在芯片支撑表面1c上安装半导体芯片2时，如图23所示，银浆料6将几乎在整个芯片支撑表面1c上连续，并且将处于润湿延展的状态。即使银浆料6被充分涂敷并且银浆料6从芯片支撑表面1c突出并垂下，由于在焊片1b的边缘部分上形成台阶部分1e，因此，可以接住垂下的银浆料6，可以防止银浆料6流入密封体3的背面3a。
这样完成了裸片键合步骤。
然后，进行步骤S5所示的烘焙，并且对银浆料6进行热处理。
然后，进行步骤S6所示的导线键合。这里，供给导线4，并且，如图14所示，用诸如金导线的导线4将半导体芯片2的多个焊盘2a中的每一个与与其对应的引线1a的各导线连接表面1h电连接。
然后，进行步骤S7所示的组装外观检查。
然后，进行步骤S8所示的树脂成型。这里，如图24和图25所示，在通过树脂成型金属模具9的一个空腔9c覆盖多个器件区域(半导体器件形成区域)1n的情况下，将用于密封的树脂8注入空腔9c中。
此时，在在框架体1t(引线框架)的背面1s上粘贴了具有粘接剂层11b的胶带11的情况下，如图24所示，在下模9b的金属模具表面9d上配置该具有胶带的引线框架1。然后，当图25所示的多个器件区域1n被上模9a的空腔9c覆盖时，树脂成型金属模具9的上模9a和下模9b被夹住，并且，在这种状态下将用于密封的树脂8注入空腔9c中。
通过注入用于密封的树脂8，如图14所示，以使用于密封的树脂8在半导体芯片2和焊片1b的台阶部分1e之间环流，且露出焊片1b的芯片支撑表面1c的相对侧的背面1d和多根引线1a的安装面1g(部分)中的每一个的方式，完成半导体芯片2和多根导线4的树脂密封。这样，如图26和图27所示，形成批次成型体10。
然后，进行图18所示的步骤S9的胶带剥离。这里，如图28所示，从具有胶带的引线框架1的框架体1t的背面1s牵拉并剥离胶带11。
此时，在QFN 12中的焊片1b的台阶部分1e上形成向半导体芯片2突出的突出部分1k。通过该突出部分1k增强焊片1b的台阶部分1e和密封体3的锚定效果。即，由于焊片1b的台阶部分1e和密封体3的粘接性增加，因此，当剥离胶带11时，即使沿从密封体3脱落的方向牵拉焊片1b，也可抑制焊片1b的台阶部分1e与密封体3的剥离。
这样，在胶带剥离时，可以抑制在焊片1b和密封体3之间形成间隙。
然后，进行步骤S10所示的胶带剥离面清洗。即，清洗具有胶带的引线框架1的框架体1t的背面1s。这里，通过例如使用诸如丙酮的有机类溶剂去除胶带11的粘接剂层11b的残留物。在这种情况下，在实施方式2的QFN 12中，在焊片1b的台阶部分1e上形成突出部分1k，并且通过锚定效果，变得不容易在焊片1b和密封体3之间形成间隙。
因此，即使使用诸如有机类溶剂的药液，该药液也难以进入焊片1b和密封体3之间。结果，可以抑制诸如有机类溶剂的药液(杂质)在后面的处理步骤中渗出(流出)。
然后，进行步骤S11所示的模塑烘干。这里，通过热处理使密封体3硬化。
然后，进行步骤S12所示的外部镀层形成。这里，在从批次成型体10露出的焊片1b的背面1d和多根引线1a的各安装面1g上形成外部镀层7。例如，外部镀层7为诸如锡-铋的无Pb焊料。在QFN 12的组装中，在焊片1b的台阶部分1e上形成突出部分1k，并且，通过锚定效果，变得不容易在焊片1b和密封体3之间形成间隙。结果，由于诸如药液的杂质也难以进入焊片1b和密封体3之间，因此，可以抑制诸如药液的杂质在外部镀层形成步骤中渗出。
因此，在实施方式2的QFN 12的组装中，由于杂质不能很容易地进入台阶部分1e和密封体3之间，因此，可以抑制杂质在外部镀层形成步骤中渗出以及使外部镀层7变色。还可抑制外部镀层7在杂质渗出时剥离。
然后，进行步骤S13所示的激光标记，并且，将希望的标记固定到密封体3的前表面上。
然后，进行步骤S14所示的封装切割。这里，将批次成型体10和引线框架(框架体1t)切断，从而将其分为单独的各个QFN 12。
然后，进行步骤S15的DC试验和步骤S16的外观检查，这样就完成了QFN 12的组装。
根据实施方式2的QFN 12及其制造方法，由于在焊片1b的台阶部分1e上形成向着半导体芯片2突出的突出部分1k，可利用锚定效果提高密封体3和焊片1b的粘接性。
由此，可以抑制在焊片1b的台阶部分1e上的剥离。即，通过使焊片1b和密封体3之间的间隙尽可能地小，诸如药液的杂质变得难以进入焊片1b的与密封体3的界面。因此，可以抑制由于杂质的流出导致的外部镀层7的变色。还可以抑制由于杂质的流出导致的外部镀层7的剥离。
结果，可以提高QFN 12(半导体器件)的质量和可靠性。
由于实施方式2的QFN 12及由其制造方法获取的其它效果与实施方式1相同，因此省略重复的解释。
以上，基于以上的实施方式具体解释了本发明的发明人实现的本发明，但是，本发明不限于以上的实施方式，在不背离本发明的要旨的限制下，当然可以以各种方式进行各种变形和修改。
例如，实施方式2解释了在焊片1b的台阶部分1e上形成的突出部分1k的高度是与焊片1b的芯片支撑表面1c相同的高度的情况。但是，只要它是可获得与密封体3的锚定效果的高度，那么突出部分1k的高度可以比芯片支撑表面1c低。
本发明适于小型电子装置及其制造技术。

Claims (17)

1.一种半导体器件，包括：
具有芯片支撑表面的芯片安装部分；
配置在所述芯片安装部分周围的多根引线；
配置在所述芯片安装部分的所述芯片支撑表面上的浆料材料；
通过所述浆料材料安装在所述芯片安装部分的所述芯片支撑表面上的半导体芯片；
将所述半导体芯片的多个电极和所述多根引线分别电连接的多根导线；和
把所述半导体芯片、所述多根导线、所述多根引线中的每一根引线的一部分和所述芯片安装部分的一部分进行树脂密封的密封体，
其中，
所述芯片安装部分的所述芯片支撑表面的外形尺寸比所述半导体芯片的背面小；
所述芯片安装部分的所述芯片支撑表面的相对侧的背面从所述密封体露出；以及
在所述芯片安装部分的所述芯片支撑表面的边缘部分上形成高度比所述芯片支撑表面低的台阶部分。
2.根据权利要求1的半导体器件，其中，
所述多根引线中的每一根引线的芯片侧的端部面对所述半导体芯片的背面。
3.根据权利要求2的半导体器件，其中，
在所述多根引线中的每一根的芯片侧的端部形成第一薄壁部分，并且，所述第一薄壁部分面对所述半导体芯片的背面。
4.根据权利要求1的半导体器件，其中，
所述芯片安装部分的所述芯片支撑表面与所述多根引线中的每一根引线的导线连接表面具有相同的高度。
5.根据权利要求1的半导体器件，包括与所述芯片安装部分连接的悬吊引线，其中，
所述悬吊引线具有通过蚀刻形成的第二薄壁部分，所述第二薄壁部分被嵌入所述密封体中。
6.根据权利要求1的半导体器件，其中，
所述浆料材料被配置在所述芯片安装部分的整个所述芯片支撑表面上。
7.根据权利要求1的半导体器件，其中，
在所述芯片安装部分的所述台阶部分形成有向着所述半导体芯片突出的突出部分。
8.根据权利要求7的半导体器件，其中，
所述芯片安装部分的所述芯片支撑表面形成四边形，并且，在所述四边形的所述芯片支撑表面的各个边上形成沿保持远离在各边中的每一个边上形成的所述突出部分的方向被挖出的挖出部分。
9.根据权利要求7的半导体器件，其中，
在与所述四边形芯片安装部分的一个边对应的所述台阶部分的中心部分形成所述突出部分。
10.根据权利要求7的半导体器件，其中，
在与所述四边形芯片安装部分的一个边对应的每一个所述台阶部分上形成所述突出部分。
11.一种半导体器件的制造方法，包括以下步骤：
(a)设置引线框架，该引线框架具有：具有高度比在所述芯片支撑表面的边缘部分上形成的芯片支撑表面低的台阶部分的芯片安装部分、和配置在所述芯片安装部分周围的多根引线；
(b)在所述芯片安装部分的所述芯片支撑表面上涂敷浆料材料；
(c)通过所述浆料材料在外形尺寸比半导体芯片的背面小的所述芯片安装部分的所述芯片支撑表面上接合所述半导体芯片；
(d)将所述半导体芯片的多个电极与所述多根引线分别电连接；
(e)在多个半导体器件形成区域被树脂成型金属模具的一个空腔覆盖的情况下将用于密封的树脂注入空腔中，以使用于密封的树脂在所述半导体芯片和所述芯片安装部分的所述台阶部分之间环流，并露出作为所述芯片安装部分的所述芯片支撑表面的相对侧的背面和所述多根引线中的每一根引线的一部分的方式，进行所述半导体芯片和多根导线的树脂密封以形成批次成型体；和
(f)切割所述批次成型体和所述引线框架以分割为单片的各个半导体器件。
12.根据权利要求11的半导体器件的制造方法，其中，
在所述步骤(e)中，在在所述引线框架的背面上粘贴具有粘接剂层的胶带的情况下，夹住所述树脂成型金属模具，在这种状态下将用于密封的树脂注入所述空腔中，形成所述批次成型体。
13.根据权利要求11的半导体器件的制造方法，其中，
在所述步骤(e)之后，包括从所述引线框架的所述背面剥离所述胶带的剥离步骤。
14.根据权利要求11的半导体器件的制造方法，其中，
在所述步骤(e)之后，包括从所述引线框架的所述背面剥离所述胶带的剥离步骤，并且，在所述剥离步骤之后，包括清洗所述引线框架的所述背面的清洗步骤。
15.根据权利要求14的半导体器件的制造方法，其中，
在所述清洗步骤中，利用有机类溶剂清洗所述引线框架的所述背面。
16.根据权利要求14的半导体器件的制造方法，其中，
在所述清洗步骤之后，包括在从所述批次成型体露出的所述芯片安装部分的背面以及所述多根引线中的每一根引线的一部分上形成外部镀层的镀层处理步骤。
17.根据权利要求11的半导体器件的制造方法，其中，
在所述芯片安装部分的所述台阶部分上通过蚀刻形成向着所述半导体芯片突出的突出部分。
CNA200810210915XA 2007-09-20 2008-08-12 半导体器件及其制造方法 Pending CN101393900A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310224828.0A CN103295995B (zh) 2007-09-20 2008-08-12 半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007243944 2007-09-20
JP2007243944A JP2009076658A (ja) 2007-09-20 2007-09-20 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310224828.0A Division CN103295995B (zh) 2007-09-20 2008-08-12 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN101393900A true CN101393900A (zh) 2009-03-25

Family

ID=40470750

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA200810210915XA Pending CN101393900A (zh) 2007-09-20 2008-08-12 半导体器件及其制造方法
CN201310224828.0A Active CN103295995B (zh) 2007-09-20 2008-08-12 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310224828.0A Active CN103295995B (zh) 2007-09-20 2008-08-12 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8558362B2 (zh)
JP (1) JP2009076658A (zh)
KR (1) KR20090031279A (zh)
CN (2) CN101393900A (zh)
TW (1) TW200924145A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299132A (zh) * 2010-06-22 2011-12-28 松下电器产业株式会社 半导体装置用封装及其制造方法、以及半导体装置
CN103563063A (zh) * 2011-05-31 2014-02-05 住友电木株式会社 树脂组合物、使用其的半导体装置和半导体装置的制造方法
CN103985675A (zh) * 2013-02-07 2014-08-13 精工电子有限公司 半导体装置
CN104103603A (zh) * 2013-04-02 2014-10-15 三菱电机株式会社 半导体装置以及半导体模块
CN105097431A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种晶圆正面的保护方法
CN106057765A (zh) * 2015-04-13 2016-10-26 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
CN107230668A (zh) * 2016-03-23 2017-10-03 德克萨斯仪器股份有限公司 用于在导线键合的半导体器件中稳定引线的结构和方法
CN108352361A (zh) * 2015-10-12 2018-07-31 英帆萨斯公司 用于干扰屏蔽的引线接合线
WO2021233333A1 (zh) * 2020-05-22 2021-11-25 东莞链芯半导体科技有限公司 半导体封装结构及其封装方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201838585U (zh) * 2010-06-17 2011-05-18 国碁电子(中山)有限公司 堆叠式芯片封装结构及其基板
JP5437943B2 (ja) * 2010-07-26 2014-03-12 日立オートモティブシステムズ株式会社 パワー半導体ユニット、パワーモジュールおよびそれらの製造方法
TWI431218B (zh) * 2011-03-11 2014-03-21 Lingsen Precision Ind Ltd The manufacturing method and structure of LED light bar
JP6076675B2 (ja) 2011-10-31 2017-02-08 ローム株式会社 半導体装置
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
US9711424B2 (en) * 2012-09-17 2017-07-18 Littelfuse, Inc. Low thermal stress package for large area semiconductor dies
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9054092B2 (en) * 2013-10-28 2015-06-09 Texas Instruments Incorporated Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
WO2016101151A1 (en) * 2014-12-23 2016-06-30 Intel Corporation Integrated package design with wire leads for package-on-package product
CN107431060B (zh) * 2015-06-24 2021-01-05 瑞萨电子株式会社 半导体器件的制造方法
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
US11735506B2 (en) * 2018-05-15 2023-08-22 Texas Instruments Incorporated Packages with multiple exposed pads
JP2020088066A (ja) 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置
JP7132340B2 (ja) * 2020-01-30 2022-09-06 三菱電機株式会社 半導体装置および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642609B1 (en) * 1999-09-01 2003-11-04 Matsushita Electric Industrial Co., Ltd. Leadframe for a semiconductor device having leads with land electrodes
US20050167855A1 (en) * 2001-07-23 2005-08-04 Matsushita Electric Industrial Co. Ltd. Resin-encapsulation semiconductor device and method for fabricating the same
US6967396B1 (en) * 2000-10-10 2005-11-22 Rohm Co., Ltd. Semiconductor device
US7227245B1 (en) * 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP3535760B2 (ja) 1999-02-24 2004-06-07 松下電器産業株式会社 樹脂封止型半導体装置，その製造方法及びリードフレーム
US6208020B1 (en) 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6720207B2 (en) 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP3500362B2 (ja) * 2001-02-14 2004-02-23 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
JP3436253B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP3841038B2 (ja) * 2002-10-24 2006-11-01 松下電器産業株式会社 樹脂封止型半導体装置
JP2004235217A (ja) * 2003-01-28 2004-08-19 Renesas Technology Corp 半導体装置及び電子装置の製造方法
JP2005166943A (ja) * 2003-12-02 2005-06-23 Sony Corp リードフレーム、それを用いた半導体装置の製造におけるワイヤーボンディング方法及び樹脂封止型半導体装置
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US7274089B2 (en) 2005-09-19 2007-09-25 Stats Chippac Ltd. Integrated circuit package system with adhesive restraint

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642609B1 (en) * 1999-09-01 2003-11-04 Matsushita Electric Industrial Co., Ltd. Leadframe for a semiconductor device having leads with land electrodes
US6967396B1 (en) * 2000-10-10 2005-11-22 Rohm Co., Ltd. Semiconductor device
US20050167855A1 (en) * 2001-07-23 2005-08-04 Matsushita Electric Industrial Co. Ltd. Resin-encapsulation semiconductor device and method for fabricating the same
US7227245B1 (en) * 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299132A (zh) * 2010-06-22 2011-12-28 松下电器产业株式会社 半导体装置用封装及其制造方法、以及半导体装置
CN102299132B (zh) * 2010-06-22 2014-03-26 松下电器产业株式会社 半导体装置用封装及其制造方法、以及半导体装置
CN103563063A (zh) * 2011-05-31 2014-02-05 住友电木株式会社 树脂组合物、使用其的半导体装置和半导体装置的制造方法
CN103985675A (zh) * 2013-02-07 2014-08-13 精工电子有限公司 半导体装置
CN103985675B (zh) * 2013-02-07 2018-05-01 艾普凌科有限公司 半导体装置
CN104103603B (zh) * 2013-04-02 2018-01-23 三菱电机株式会社 半导体装置以及半导体模块
US9613888B2 (en) 2013-04-02 2017-04-04 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
CN104103603A (zh) * 2013-04-02 2014-10-15 三菱电机株式会社 半导体装置以及半导体模块
CN105097431A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种晶圆正面的保护方法
CN106057765A (zh) * 2015-04-13 2016-10-26 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
CN108352361A (zh) * 2015-10-12 2018-07-31 英帆萨斯公司 用于干扰屏蔽的引线接合线
CN107230668A (zh) * 2016-03-23 2017-10-03 德克萨斯仪器股份有限公司 用于在导线键合的半导体器件中稳定引线的结构和方法
WO2021233333A1 (zh) * 2020-05-22 2021-11-25 东莞链芯半导体科技有限公司 半导体封装结构及其封装方法

Also Published As

Publication number Publication date
US20090079051A1 (en) 2009-03-26
US8558362B2 (en) 2013-10-15
KR20090031279A (ko) 2009-03-25
TW200924145A (en) 2009-06-01
CN103295995B (zh) 2016-03-02
JP2009076658A (ja) 2009-04-09
CN103295995A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN101393900A (zh) 半导体器件及其制造方法
KR101131353B1 (ko) 반도체 장치
JP4159431B2 (ja) 半導体装置の製造方法
US7843049B2 (en) Semiconductor device and manufacturing method thereof
JP3839321B2 (ja) 半導体装置およびその製造方法
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US20100052149A1 (en) Semiconductor device and method of manufacturing the same
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US9917039B2 (en) Method of forming a semiconductor package with conductive interconnect frame and structure
KR20050084598A (ko) 테이핑된 리드 프레임 및 반도체 패키징에서 상기 리드프레임을 제조하고 사용하는 방법
KR20040100997A (ko) 반도체 장치 및 그 제조 방법
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP2017108191A (ja) 半導体装置
JP7486065B1 (ja) リードフレーム及びその製造方法
WO2024106469A1 (ja) リードフレーム及びその製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JP2006049398A (ja) 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム
JP2002057265A (ja) 半導体装置およびその製造方法
JP2005303169A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100812

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100812

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090325