JPH11243102A - 樹脂封止半導体装置および樹脂封止半導体装置の製造方法 - Google Patents

樹脂封止半導体装置および樹脂封止半導体装置の製造方法

Info

Publication number
JPH11243102A
JPH11243102A JP10042628A JP4262898A JPH11243102A JP H11243102 A JPH11243102 A JP H11243102A JP 10042628 A JP10042628 A JP 10042628A JP 4262898 A JP4262898 A JP 4262898A JP H11243102 A JPH11243102 A JP H11243102A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
resin
adhesive member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10042628A
Other languages
English (en)
Inventor
Hidenori Hasegawa
秀則 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10042628A priority Critical patent/JPH11243102A/ja
Publication of JPH11243102A publication Critical patent/JPH11243102A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 封止樹脂材に含まれるフィラーにより半導体
チップが傷つけられることのない、LOC型の樹脂封止
半導体装置を提供する。 【解決手段】 インナーリード11の半導体チップ13
と重なる部分において、この半導体チップ13に対向す
る面上に、このインナーリード11の厚さを他の部分の
厚さの約半分とする凹部11bを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSI等の半導体
チップを樹脂により封止して構成される樹脂封止半導体
装置および樹脂封止半導体装置の製造方法に関する。
【0002】
【従来の技術】樹脂封止半導体装置は、半導体チップと
この半導体チップの電極に接続されたリードとを備え、
半導体チップおよびリードの一端部を樹脂により封止し
て構成されている。近年の半導体装置の小型化、高集積
化に伴い、封止樹脂を含めた半導体装置全体の大きさを
小さくするために、リードの先端を半導体チップに重な
る位置まで引き込んで配置するLOC(Lead on Chip)
型の構造が用いられている。
【0003】図5は従来のLOC型の樹脂封止半導体装
置の製造方法を示す工程図である。以下、図5を用い
て、従来の樹脂封止半導体装置の製造方法を説明する。
半導体チップ53の回路形成面53a上にリード51の
一端部を絶縁テープ52により接着する(図5
(a))。ここで、絶縁テープ52は100μm前後の
厚さを有するため、リード51と半導体チップ53との
間には、100μm程度の幅を有する空間が生じる。
【0004】次に、このリード51と半導体チップ53
の回路形成面53a上に形成されたパッド54とを、金
線55によりワイヤボンドする(図5(b))。そし
て、リード51ごとこの半導体チップ53を樹脂封止用
の金型56内に設置し、封止樹脂材57をゲート56a
から金型56内に注入した後に(図5(c))、この封
止樹脂材57を加熱硬化させる。
【0005】なお、半導体チップ53およびインナーリ
ード51の一端部を封止する封止樹脂材57は、一般
に、重量比で20%程度のエポキシ系等の樹脂と、残り
の80%を占めるフィラーとが混合された材料からな
る。フィラーは、粒径が50〜100μmのシリカ系の
固体であり、硬化後においてこの封止樹脂材の硬度を維
持するとともに実使用の際にチップから発生される熱に
よる樹脂の熱膨張を抑えるために混入されている。
【0006】
【発明が解決しようとする課題】図6(a)は、上述し
た方法により封止樹脂材57が金型56内に充填された
状態を示す縦断面図であり、図6(b)は、図6(a)
のリード51近傍を拡大した図である。前述したよう
に、従来のLOC型の樹脂封止半導体装置の樹脂封止工
程では、金型56の下方(リードフレーム51よりも半
導体チップ53側)に形成されたゲート56aから、封
止樹脂材57が注入される。このため、封止樹脂材57
注入の際、半導体チップ53には樹脂の注入圧力がかか
り、図6(b)に示すように半導体チップ53がリード
51側に押し上げられる。これにより、封止樹脂材57
注入の初期の段階で半導体チップ53とリード51との
間の隙間に入り込んだフィラー57aが半導体チップ5
3に押しつけられることにより、半導体チップ53の回
路形成面53aが傷つけられてしまうという問題があっ
た。このような問題は、近年の半導体装置の小型化の要
求に伴い、リード51の厚さが薄くなってきたことで、
さらに顕著になっている。
【0007】そこで、フィラーにより半導体チップ表面
が傷つけられることのない、樹脂封止半導体装置を提供
することを、本発明の目的とする。また、このような樹
脂封止半導体装置を容易に製造できる製造方法を提供す
ることを、本発明の他の目的とする。
【0008】
【課題を解決するための手段】上記課題を解決するため
に、本発明の樹脂封止半導体装置の第1の態様は、回路
形成面に複数の電極が形成された半導体チップと、先端
が前記半導体チップに重なる位置まで引き込まれた状態
で絶縁性の接着部材によりこの半導体チップ上に固定さ
れるとともに、前記各電極に対して電気的に接続された
複数のリードと、前記リードの前記半導体チップに対向
する面上において前記半導体チップに重なる部分に形成
された凹部と、フィラーを含む樹脂材料からなる封止樹
脂層であって、前記半導体チップおよびこの半導体チッ
プ上に固定された前記リードの先端を封止する封止樹脂
層とを備えることを特徴とする。
【0009】すなわち、本発明の第1態様の樹脂封止半
導体装置では、リードの半導体チップに重なる面上に、
当該リードの他の部分よりも厚さが薄い凹部が形成され
ている。このため、樹脂注入の際の圧力により半導体チ
ップがリード側に押し上げられても、リードと半導体チ
ップとの間隔を充分に保つことができるため、樹脂材料
に含まれるフィラーにより半導体チップが傷つけられる
のを防ぐことができる。
【0010】なお、上記構成の樹脂封止半導体装置を用
いる場合には、前記リードに形成された凹部と前記半導
体チップ表面との間隔は、前記封止樹脂層に含まれるフ
ィラーの径よりも大きいことが望ましい。
【0011】また、本発明の樹脂封止半導体装置の第2
の態様は、回路形成面に複数の電極が形成された半導体
チップと、先端が前記半導体チップに重なる位置まで引
き込まれた状態で絶縁性の接着部材によりこの半導体チ
ップ上に固定されるとともに、前記各電極に対して電気
的に接続された複数のリードであって、前記接着部材が
接着される部分の厚さが前記接着部材の厚さ分だけ当該
リードの他の部分の厚さよりも薄く形成されたリード
と、フィラーを含む樹脂材料からなる封止樹脂層であっ
て、前記半導体チップおよびこの半導体チップ上に固定
された前記リードの先端を封止する封止樹脂層とを備え
ることを特徴とする。
【0012】このように、第2態様の樹脂封止半導体装
置では、リードにおいて接着部材が接着される部分の厚
さを薄くすることにより、リードを半導体チップに接す
るように固定することができる。このため、樹脂注入の
際に、フィラーがリードと半導体チップとの間に入り込
むことがないので、半導体チップが傷つけられるのを防
ぐことができる。
【0013】また、本発明の樹脂封止半導体装置の第3
の態様は、回路形成面に複数の電極が形成された半導体
チップと、先端が前記半導体チップに重なる位置まで引
き込まれた状態で、前記各電極に対して電気的に接続さ
れた複数のリードと、前記リードの前記半導体チップに
重なる部分の全域に接着されることにより前記リードを
前記半導体チップ上に固定する接着部材と、フィラーを
含む樹脂材料からなる封止樹脂層であって、前記半導体
チップおよびこの半導体チップ上に固定された前記リー
ドの先端を封止する封止樹脂層とを備えることを特徴と
する。
【0014】上記第3態様の樹脂封止半導体装置におい
ては、リードの半導体チップと重なる部分の全域にわた
って接着部材が接着されているので、樹脂注入の際にフ
ィラーがリードと半導体チップとの間に入り込むのを防
ぐことができる。
【0015】また、本発明の樹脂封止半導体装置の製造
方法は、リードの先端が半導体チップ上に重なる位置ま
で引き込まれ、このリードが接着部材により半導体チッ
プ上に固定され、この半導体チップおよびリードを封止
樹脂層により封止して構成される樹脂封止半導体装置の
製造方法であって、(i)リード材料の金属薄板上にお
いて前記リードの前記接着部材が接着されるべき位置の
全域にシート状の接着部材を貼り付ける接着部材貼着工
程と、(ii)前記接着部材貼着工程において前記接着部
材が貼り付けられたリード材料金属薄板を前記リードの
形状に形成するリード形成工程と、(iii)前記リード
形成工程において形成されたリードを前記リードに貼り
付けられた接着部材により前記半導体チップ上に固定す
るリード固定工程とを有することを特徴とする。
【0016】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態を説明する。 <第1実施形態>図1に本発明の第1実施形態による樹
脂封止半導体装置の部分的断面図を示す。本実施形態に
よる樹脂封止半導体装置は、半導体チップ13と、この
半導体チップ13において図1中上面となる回路形成面
13a上に絶縁テープ12(接着部材)を介してその先
端が接着された複数のリード10と、これらリード10
の一端部および半導体チップ13全体を覆う封止樹脂層
14とを備えるLOC型の樹脂封止半導体装置である。
【0017】半導体チップ13の回路形成面13a上に
は、複数の薄板状の金属からなるリード10の一端部が
この半導体チップ13に重ねられて配置されている。こ
れら各リード10の先端部分は、ポリイミド等からなる
絶縁性のシート状物の両面に接着剤が塗布された絶縁テ
ープ12により、この半導体チップ13上に接着されて
いる。リード10は、図示せぬ金線を介して半導体チッ
プ13の回路形成面13aに形成された図示せぬパッド
(電極)にそれぞれ電気的に接続されている。そして、
リード10の半導体チップ13に接着された側の一端部
がこの半導体チップ13とともに封止樹脂層14により
樹脂封止されるとともに、他端部が封止樹脂層14から
外部に延出されている。このリード10を介して、半導
体チップ13内の各回路と外部回路との間の信号の授受
が行われる。なお、以下、リード10の封止樹脂層14
により樹脂封止される部分を「インナーリード11」と
いい、封止樹脂層14から外部に延出される部分を「ア
ウターリード」という。
【0018】インナーリード11において、半導体チッ
プ13に対向する面11aには、インナーリード11の
厚さを他の部分の厚さの約半分とする凹部11bが形成
されている。この凹部11bは、インナーリード11に
おける絶縁テープ12が接着された部分よりもアウター
リード側の位置から、半導体チップ13の周縁に重なる
位置よりもややアウターリード側の位置にわたって形成
されている。凹部11bは、インナーリード11表面の
エッチング、あるいはプレスなどの塑性変形により形成
されている。
【0019】なお、このリード10の厚さは約150μ
mであり、インナーリード11において凹部11bが形
成された部分の厚さは約75μmである。すなわち、こ
の凹部11bの深さは、約75μmである。そして、絶
縁テープ12は、約100μmの厚さを有しているの
で、インナーリード11の凹部11bの底と半導体チッ
プ13の回路形成面13aとの間隔は約175μmとな
る。
【0020】封止樹脂層は14は、粒径が50〜100
μmのシリカ系のフィラーを重量比で約80%含み、残
りの20%がエポキシ系の樹脂からなる封止樹脂材(樹
脂材料)により構成されている。フィラーは、この封止
樹脂層の強度を維持するとともに、樹脂封止半導体装置
の実使用の際に半導体チップから放出される熱による熱
膨張を抑えるために混入されている。封止樹脂層14
は、予めリード10が接着された半導体チップ13を金
型内にセットし、この金型内に注入された封止樹脂剤を
加熱硬化させることにより形成されている。
【0021】ここで、封止樹脂剤を金型内に注入する際
に、樹脂の注入圧力により半導体チップ13がインナー
リード11側に押し上げられることにより、インナーリ
ード11と半導体チップ13との間隔が狭まれてしま
う。しかし、本実施形態の半導体装置は、前述したよう
に、インナーリード11の半導体チップ13に対向する
面11a上に凹部11bが形成されているため、従来よ
りもインナーリード11と半導体チップ13との間隔を
大きく保つことができる。従って、樹脂の注入圧力によ
り半導体チップ13がインナーリード11側に押し上げ
られても、インナーリード11と半導体チップ13との
間にはフィラー径よりも充分大きな間隔が保たれるた
め、半導体チップ13の表面がフィラーにより傷つけら
れることがない。しかも、インナーリード11の凹部1
1b以外の部分は従来と同様の厚さを有しているので、
リード10の強度が低下することもない。
【0022】さらに、従来よりも、インナーリード11
と半導体チップ13との間隔が大きくなるため、封止樹
脂材の注入時において、インナーリード11と半導体チ
ップ13の間の隙間での封止樹脂材の流れをスムーズに
することができ、封止樹脂材の未充填などを防ぐことも
できる。
【0023】<第2実施形態>図2は、本発明の第2実
施形態による半導体装置の部分的概略図である。第2実
施形態の半導体装置は第1実施形態と同様のLOC型半
導体装置であって、インナーリードにおいて絶縁テープ
が接着される先端部分のみの厚さを他の部分よりも薄く
形成することを特徴とする。
【0024】リード20において封止樹脂層14に封止
されたインナーリード21は、その端部が半導体チップ
13の回路形成面13a上に重ねられており、半導体チ
ップ13に対向する面21aにおける先端部21bが絶
縁テープ12(接着部材)によって半導体チップ13上
に接着されている。インナーリード21の先端部21b
は、他の部分よりも絶縁テープ12の厚さの分だけ薄く
形成されている。この先端部21bはエッチングあるい
はプレスによって加工されている。
【0025】このような構成により、インナーリード2
1は、その先端部21bが絶縁テープ12に嵌合して半
導体チップ13に接着されている。従って、インナーリ
ード21と半導体チップ13とは接した状態となってお
り、封止樹脂材注入の際にインナーリード21と半導体
チップ13との間にフィラーが入り込むことがない。こ
れにより、フィラーによる半導体チップ13表面(回路
成形面13a)へのダメージを防ぐことができる。ま
た、通常、半導体チップ13の回路形成面13a上には
樹脂等によりウェハコートが施されているので、インナ
ーリード21が半導体チップ13の回路成形面13aに
接していても、インナーリード21が他の回路や素子と
ショートすることもない。
【0026】また、インナーリード21の絶縁テープ1
2が接着されている先端部21bが他の部分よりも薄く
形成されているため、封止樹脂層を含めた半導体装置全
体の厚さを、絶縁テープ12の厚さの分だけ従来よりも
薄くすることができる。あるいは、半導体装置を従来と
同様の厚さに形成する場合においては、インナーリード
21の外側(面21aの裏面側)の封止樹脂層14を厚
く設定することができるため、封止樹脂材注入時の封止
樹脂材の流れを円滑にすることができる。
【0027】さらに、インナーリード21の先端部21
bが他の部分よりも薄く形成されているので、リード2
0を半導体チップ13に接着する際は、この先端部21
bが絶縁テープ12に嵌合されるようにこのリード20
の位置を決めればよい。従って、リード20を半導体チ
ップ13に接着する際の位置決め精度の向上が期待でき
る。
【0028】<第3実施形態>図3(a)は、第3実施
形態による樹脂封止半導体装置の部分的断面図であり、
図3(b)は、(a)のインナーリード部分の斜視図で
ある。第3実施形態の樹脂封止半導体装置は、LOC型
の樹脂封止半導体装置において、インナーリード表面の
半導体チップに対向する部分の全域にわたって絶縁テー
プを貼着することを特徴とする。
【0029】図3に示すように、リード30のインナー
リード31における半導体チップ13と対向する面31
a上には、この半導体チップ13と重なる部分全体にわ
たってインナーリード31とほぼ同様の平面形状を有す
る絶縁テープ32(接着部材)が貼着されている。この
ような構造の樹脂装置半導体装置を用いることにより、
樹脂注入の際でも、インナーリード31と半導体チップ
13との間に封止樹脂材が入り込むことがないので、封
止樹脂材に含まれるフィラーによる半導体チップ13表
面へのダメージを防ぐことができる。また、絶縁テープ
32はインナーリード31と同じ平面形状を有している
ため、絶縁テープ32の接着面には封止樹脂層14と直
接接する部分がない。よって、絶縁テープ32と封止樹
脂層14との剥離が生じることもない。
【0030】以下、図4の工程図を用いて、本実施形態
の樹脂封止半導体装置を構成するリードの製造方法を説
明する。まず、図4(a)に示すようなリード材料から
なる薄板状のリードフレームベア41のインナーリード
が形成される部分に、絶縁テープ42を貼り付ける(図
4(b))。そして、図4(c)に示すように、この絶
縁テープ42ごとリードフレームベア41にプレス加工
を施すことにより、リード形状を形成する。すると、図
3に示すような、リード30の平面形状における中心部
分、すなわちインナーリード31の半導体チップ13と
重なる部分の表面のみにこのリード30と同様の平面形
状を有する絶縁テープ32が貼着されたリードの構造を
得ることができる。
【0031】このように、予め、リードフレームベア4
1のインナーリード部分に絶縁テープ42を貼着し、プ
レス等を用いてこの絶縁テープ41とともにリード形状
を形成することにより、上述したリードフレームの構造
を少ない工程数で容易に得ることができる。
【0032】
【発明の効果】本発明によれば、LOC型の樹脂封止半
導体装置において、半導体チップが樹脂注入の際に封止
樹脂材に含まれるフィラーによって傷つけられることの
ない、信頼性の高い樹脂封止半導体装置を得ることがで
きる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態による樹脂封止半導体
装置の部分的断面図
【図2】 本発明の第2実施形態による樹脂封止半導体
装置の部分的断面図
【図3】 本発明の第3実施形態による樹脂封止半導体
装置の部分的断面図(a),および部分的斜視図(b)
【図4】 本発明の第3実施形態による樹脂封止半導体
装置の製造方法を示す工程図
【図5】 従来技術による樹脂封止半導体装置の製造方
法を示す工程図
【図6】 (a)従来技術による樹脂封止半導体装置の
断面図,および(b)従来技術の問題点を説明するため
の図6(a)の拡大図
【符号の説明】
10,20,30 リード 11,21,31 インナーリード 12,32,42 絶縁テープ 13 半導体チップ 14 封止樹脂層 41 リードフレームベア

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】回路形成面に複数の電極が形成された半導
    体チップと、 先端が前記半導体チップに重なる位置まで引き込まれた
    状態で絶縁性の接着部材によりこの半導体チップ上に固
    定されるとともに、前記各電極に対して電気的に接続さ
    れた複数のリードと、 前記リードの前記半導体チップに対向する面上において
    前記半導体チップに重なる部分に形成された凹部と、 フィラーを含む樹脂材料からなる封止樹脂層であって、
    前記半導体チップおよびこの半導体チップ上に固定され
    た前記リードの先端を封止する封止樹脂層とを備えるこ
    とを特徴とする樹脂封止半導体装置。
  2. 【請求項2】前記リードに形成された凹部と前記半導体
    チップ表面との間隔は、前記封止樹脂層に含まれるフィ
    ラーの径よりも大きいことを特徴とする請求項1記載の
    樹脂封止半導体装置。
  3. 【請求項3】回路形成面に複数の電極が形成された半導
    体チップと、 先端が前記半導体チップに重なる位置まで引き込まれた
    状態で絶縁性の接着部材によりこの半導体チップ上に固
    定されるとともに、前記各電極に対して電気的に接続さ
    れた複数のリードであって、前記接着部材が接着される
    部分の厚さが前記接着部材の厚さ分だけ当該リードの他
    の部分の厚さよりも薄く形成されたリードと、 フィラーを含む樹脂材料からなる封止樹脂層であって、
    前記半導体チップおよびこの半導体チップ上に固定され
    た前記リードの先端を封止する封止樹脂層とを備えるこ
    とを特徴とする樹脂封止半導体装置。
  4. 【請求項4】回路形成面に複数の電極が形成された半導
    体チップと、 先端が前記半導体チップに重なる位置まで引き込まれた
    状態で、前記各電極に対して電気的に接続された複数の
    リードと、 前記リードの前記半導体チップに重なる部分の全域に接
    着されることにより前記リードを前記半導体チップ上に
    固定する接着部材と、 フィラーを含む樹脂材料からなる封止樹脂層であって、
    前記半導体チップおよびこの半導体チップ上に固定され
    た前記リードの先端を封止する封止樹脂層とを備えるこ
    とを特徴とする樹脂封止半導体装置。
  5. 【請求項5】リードの先端が半導体チップ上に重なる位
    置まで引き込まれ、このリードが接着部材により半導体
    チップ上に固定され、この半導体チップおよびリードを
    封止樹脂層により封止して構成される樹脂封止半導体装
    置の製造方法であって、 リード材料の金属薄板上において前記リードの前記接着
    部材が接着されるべき位置の全域にシート状の接着部材
    を貼り付ける接着部材貼着工程と、 前記接着部材貼着工程において前記接着部材が貼り付け
    られたリード材料金属薄板を前記リードの形状に形成す
    るリード形成工程と、 前記リード形成工程において形成されたリードを前記リ
    ードに貼り付けられた接着部材により前記半導体チップ
    上に固定するリード固定工程とを有することを特徴とす
    る樹脂封止半導体装置の製造方法。
JP10042628A 1998-02-24 1998-02-24 樹脂封止半導体装置および樹脂封止半導体装置の製造方法 Pending JPH11243102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10042628A JPH11243102A (ja) 1998-02-24 1998-02-24 樹脂封止半導体装置および樹脂封止半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10042628A JPH11243102A (ja) 1998-02-24 1998-02-24 樹脂封止半導体装置および樹脂封止半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11243102A true JPH11243102A (ja) 1999-09-07

Family

ID=12641292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10042628A Pending JPH11243102A (ja) 1998-02-24 1998-02-24 樹脂封止半導体装置および樹脂封止半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11243102A (ja)

Similar Documents

Publication Publication Date Title
JPH11354714A (ja) マルチチップパッケ―ジ
JPH06105721B2 (ja) 半導体装置
JP2009076658A (ja) 半導体装置及びその製造方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP4525277B2 (ja) 半導体装置
JP2001274316A (ja) 半導体装置及びその製造方法
TW201921518A (zh) 半導體裝置之製造方法及半導體裝置
JPH11243102A (ja) 樹脂封止半導体装置および樹脂封止半導体装置の製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
JPH0936300A (ja) 半導体装置およびその製造方法
JPH08279575A (ja) 半導体パッケージ
JPH09326463A (ja) 樹脂封止型半導体装置
JP2004087673A (ja) 樹脂封止型半導体装置
JP2001332684A (ja) 樹脂封止型半導体装置及びその製造方法
JPH07335682A (ja) 半導体装置及びその製造方法
JP2003318208A (ja) 樹脂封止型半導体装置の製造方法
JPH0693469B2 (ja) 樹脂封止型半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
JP3514516B2 (ja) 半導体装置の製造方法
JPH05211268A (ja) 半導体装置
JP2582534B2 (ja) 半導体装置の製造方法
JP2010050491A (ja) 半導体装置の製造方法