KR940003005A - 개방부분이 있는 플래그를 갖는 반도체 디바이스 - Google Patents

개방부분이 있는 플래그를 갖는 반도체 디바이스 Download PDF

Info

Publication number
KR940003005A
KR940003005A KR1019930010845A KR930010845A KR940003005A KR 940003005 A KR940003005 A KR 940003005A KR 1019930010845 A KR1019930010845 A KR 1019930010845A KR 930010845 A KR930010845 A KR 930010845A KR 940003005 A KR940003005 A KR 940003005A
Authority
KR
South Korea
Prior art keywords
die
leads
flag
open portion
supporting member
Prior art date
Application number
KR1019930010845A
Other languages
English (en)
Other versions
KR100296531B1 (ko
Inventor
지나스 프랭크
에이취.우슬리 앨란
Original Assignee
빈센트 비.인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비.인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비.인그라시아
Publication of KR940003005A publication Critical patent/KR940003005A/ko
Application granted granted Critical
Publication of KR100296531B1 publication Critical patent/KR100296531B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 니바이스(30)는 윈도우 프레임 플래그(36)를 갖는 리드 프레임 (32)을 이용한다. 플래그내의 개방부분(44)은 양호하게도 각도 55°와 65° 사이에서 떼이퍼진 내부 에지 (46)를 헝성한다. 테이퍼진 내부 에지는 수지패키지 몸체 (72)의 형성충에 수지 성형 재료의 경계층 박리를 축소시킨다. 따라서, 플래그의 내부 에지 부근에서 수지 패키지 재료내의 보이드는 더욱 작게 헝성될 수 있다

Description

개방부분이 있는 플래그를 갖는 반도체 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 공지된 성형기술을 사용하여 종래 리드 프레임상에 장착된 반도체 다이 주위에 플라스틱 패키지 몸체를 형성하기 위해 사용된 주형공구의 횡단면도,
제2도는 성형 작업중에 제1도의 리드 프레임 및 반도체 다이 주위에서 수지 흐름을 설명하는 분해 횡단면도,
제3도는 본 발명에 의한 반도체 디바이스의 횡단면도,
제4도는 성형작업중에 제3도의 리드 프레임 및 반도체 다이 주위에서 수지 흐름을 설명하는 분해 횡단면도.

Claims (3)

  1. 개방부분이 있는 플래그를 가지는 반도체 디바이스(30)에 있어서. 리드 프레인 (32)은 다수의 리드(34)와 플래그(36)로 구성되고. 여기서 각 리드는 내축부분 및 외축 부분을 가지며, 플래그(36)는 상단면과, 하단면과,외주부와, 이 플래그를 통과하여 연장하는 개방부분(44)과. 이 개방부분에 의해 규정지어져서 바닥면에서보다 상단면에서 개방부분이 더 작아지는 방향으로 경사지는 떼이퍼진 에지(36)를 갖는 내주부를 가지고. 반도체 다이(38)는 리드 프레임의 플래그 상단면상에 배치되고. 전기적 연결수단(40)은 반도체 다이를 다수의 리드에 연결시키고, 수지 패키지 몸체(42)는 반도체 다이와, 플래그와, 개방부분과 다수의 리드의 내측부분을 캡슬화시키는 구성으로 된 것을 특징으로 하는 반도체 디바이스.
  2. 개방부분을 구비한 다이 지지부재를 가지는 반도체 디바이스(30)에 있어서, 다수의 리드(34)를 구비하고, 4변형의 다이 지지부재(36)는 상단면과 하단면 및 외주부를 가지 고, 개방부분(44)은 다이 지지부재의 상단면에서 부터 하단면가지 연장하며 또 하단면에서 보다 상단면에서 개방부분이 더 작아지는 방향으로 경사지는 테이퍼진에지(46)를 갖는 다이 지지부재의 내주부에 형성하고. 반도테 다이 (38)는 다이 지지부재외 상단면에 장착되어서 상기 개방부분에 의해 노출되는 표면을 가지고, 전기적 연결 수단(40)을 반도체 다이를 다수의 리드에 전기적으로 연결시키고, 수지 패키지 몸체 (42)는 다수의 리드의 부분들과. 다이 지지 부재와, 반도체 다이를 캡슐화시키며 또 개방부분이 노출시킨 반도체 다이의 표면과 접촉하도록 다이 지지부재내의 개방부분을 채우는 구성으로된 것을 특징으로 하는 반도체 디바이스.
  3. 개방부분을 구비한 다이 지지부재를 가진 반도체 디바이스(30)에 있어서, 다수의 리드(34)를 구비하고, 4변형의 다이 지지부재(36)는 상단면과, 하단면과, 외주부와, 이 외주부내의 하나의 영역을 가지고, 하나의 개방부분(44)은 다이 지지부재의 상단면에서 부터 하단면가지 연장하며, 원형 또는 타원형이고 또 다이 지지부재의 내주부를 헝성하고, 여기서 개방부분이 최소한 다이 지지면적의 50%를 차지하고. 내주부는 하단면에서 보다 상단면에서 개방부분을 더 작게 만드는 방항으로 경사지면서 다이 지지부재의 상단면에서부터 하단면가지 연장하는 데이퍼진 에지 (46)를 가지고, 반도체 다이 (38)는 다이 지지부재의 상단면에 장착되 어서 개 방부분에 의 해 노출되는 표면을 가지고, 전기적 연결수단(40)은 반도테 다이를 다수의 리드에 연결시키고, 수지 패키지 몸체(42)는 다수의 리드외 부분들과, 다이 지지부재와, 반도체 다이를 캡슐화시키며 또 개방부분에 의해 노출된 반도체 다이의 표면과 접촉하게 되도록 다이 지지부재 내의 개방부분을 채우는 구성으로 된 것을 특징으로 하는 반도체 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930010845A 1992-07-27 1993-06-15 개방부분이있는플래그를갖는반도체디바이스 KR100296531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/919,442 US5233222A (en) 1992-07-27 1992-07-27 Semiconductor device having window-frame flag with tapered edge in opening
US919,442 1992-07-27

Publications (2)

Publication Number Publication Date
KR940003005A true KR940003005A (ko) 1994-02-19
KR100296531B1 KR100296531B1 (ko) 2001-10-24

Family

ID=25442089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010845A KR100296531B1 (ko) 1992-07-27 1993-06-15 개방부분이있는플래그를갖는반도체디바이스

Country Status (5)

Country Link
US (1) US5233222A (ko)
EP (1) EP0580987A1 (ko)
JP (1) JP3504297B2 (ko)
KR (1) KR100296531B1 (ko)
SG (1) SG45266A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020214192A1 (en) * 2019-04-15 2020-10-22 Covidien Lp Method of calibrating torque sensors of instrument drive units of a surgical robot

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2957335B2 (ja) * 1991-10-29 1999-10-04 ローム株式会社 リードフレームの製造方法
JPH0794539A (ja) 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
DE4433689C2 (de) * 1994-09-21 1996-07-11 Siemens Ag Chipkonfiguration und Verwendung eines entsprechenden Chips
SE514116C2 (sv) * 1994-10-19 2001-01-08 Ericsson Telefon Ab L M Förfarande för framställning av en kapslad optokomponent, gjutform för kapsling av en optokomponent och tryckanordning för gjutform
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
DE19506958C2 (de) * 1995-02-28 1998-09-24 Siemens Ag Halbleitervorrichtung mit gutem thermischen Verhalten
DE19536525B4 (de) * 1995-09-29 2005-11-17 Infineon Technologies Ag Leiterrahmen für integrierte Schaltungen
EP0833382B1 (en) * 1996-09-30 2005-11-30 STMicroelectronics S.r.l. Plastic package for electronic devices
KR100216064B1 (ko) * 1996-10-04 1999-08-16 윤종용 반도체 칩 패키지
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
KR100205353B1 (ko) * 1996-12-27 1999-07-01 구본준 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임
TW330337B (en) * 1997-05-23 1998-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with detached die pad
US5932924A (en) * 1998-02-02 1999-08-03 Motorola, Inc. Leadframe having continuously reducing width and semiconductor device including such a leadframe
JPH11307713A (ja) * 1998-04-24 1999-11-05 Sony Corp 半導体装置用リードフレーム
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
US6677665B2 (en) 1999-01-18 2004-01-13 Siliconware Precision Industries Co., Ltd. Dual-die integrated circuit package
SG91808A1 (en) * 1999-02-09 2002-10-15 Inst Of Microelectronics Lead frame for an integrated circuit chip (small window)
JP2000280570A (ja) 1999-03-31 2000-10-10 Brother Ind Ltd 画像形成装置
KR100350046B1 (ko) 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
TW410452B (en) * 1999-04-28 2000-11-01 Siliconware Precision Industries Co Ltd Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US6512286B1 (en) 2001-10-09 2003-01-28 Siliconware Precision Industries Co., Ltd. Semiconductor package with no void in encapsulant and method for fabricating the same
US6809408B2 (en) 2002-01-31 2004-10-26 Siliconware Precision Industries Co., Ltd. Semiconductor package with die pad having recessed portion
US6996897B2 (en) * 2002-07-31 2006-02-14 Freescale Semiconductor, Inc. Method of making a mount for electronic devices
TWI267958B (en) * 2002-11-21 2006-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with stilts for supporting dice
US7012324B2 (en) 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Lead frame with flag support structure
MY136216A (en) * 2004-02-13 2008-08-29 Semiconductor Components Ind Method of forming a leadframe for a semiconductor package
KR100586699B1 (ko) * 2004-04-29 2006-06-08 삼성전자주식회사 반도체 칩 패키지와 그 제조 방법
JP2005327830A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp 半導体マイクロデバイス
US8138586B2 (en) * 2005-05-06 2012-03-20 Stats Chippac Ltd. Integrated circuit package system with multi-planar paddle
JP4668729B2 (ja) * 2005-08-17 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4518113B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
CN102522375B (zh) * 2008-07-30 2015-04-08 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框
JP5167203B2 (ja) * 2009-06-29 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置
TWI595608B (zh) * 2013-12-23 2017-08-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2016018979A (ja) * 2014-07-11 2016-02-01 株式会社デンソー モールドパッケージ
KR20170064594A (ko) * 2015-12-01 2017-06-12 삼성디스플레이 주식회사 전자 소자의 실장 방법 및 이에 사용되는 언더 필 필름
US10049969B1 (en) * 2017-06-16 2018-08-14 Allegro Microsystems, Llc Integrated circuit
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS62283648A (ja) * 1986-06-02 1987-12-09 Matsushita Electronics Corp 樹脂封止型半導体装置
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
JPS6381965A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd 電子装置
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
JPH01111318A (ja) * 1987-10-26 1989-04-28 Nec Corp 樹脂封止型半導体装置
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US4924291A (en) * 1988-10-24 1990-05-08 Motorola Inc. Flagless semiconductor package
JPH02194640A (ja) * 1989-01-24 1990-08-01 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
JPH02244746A (ja) * 1989-03-17 1990-09-28 Hitachi Ltd 樹脂封止型半導体装置
JPH0311754A (ja) * 1989-06-09 1991-01-21 Nec Corp 半導体装置
JPH0318048A (ja) * 1989-06-14 1991-01-25 Matsushita Electron Corp 半導体装置
US5021864A (en) * 1989-09-05 1991-06-04 Micron Technology, Inc. Die-mounting paddle for mechanical stress reduction in plastic IC packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020214192A1 (en) * 2019-04-15 2020-10-22 Covidien Lp Method of calibrating torque sensors of instrument drive units of a surgical robot

Also Published As

Publication number Publication date
KR100296531B1 (ko) 2001-10-24
SG45266A1 (en) 1998-01-16
JP3504297B2 (ja) 2004-03-08
JPH0697354A (ja) 1994-04-08
EP0580987A1 (en) 1994-02-02
US5233222A (en) 1993-08-03

Similar Documents

Publication Publication Date Title
KR940003005A (ko) 개방부분이 있는 플래그를 갖는 반도체 디바이스
KR890012380A (ko) 전자 소자 패키지 및 제조방법
KR960039239A (ko) 반도체 장치
WO2004093128A3 (en) Lead frame structure with aperture or groove for flip chip in a leaded molded package
KR890003009A (ko) 반도체 장치 및 그의 제조방법
KR960036007A (ko) 수지밀폐형 반도체 장치 및 그 제조 방법
JP2005159103A5 (ko)
KR910020866A (ko) 반도체 장치
KR920702549A (ko) 반도체 장치 및 그의 제조방법
KR910007094A (ko) 수지밀봉형 반도체장치
KR970024070A (ko) 수지봉지형 반도체장치(resin sealing type semiconductor device)
KR910019192A (ko) 반도체장치용 리드프레임 및 그 제조방법
KR910007117A (ko) 수지밀봉형 반도체장치
KR920007131A (ko) 반도체 장치
KR920010862A (ko) 반도체 장치 및 이것에 사용되는 리드프레임
KR970067797A (ko) 다이패드 상면에 접착제 수지 흘러내림 방지용 댐을 갖는 패키지
KR950034719A (ko) 리드 프레임 및 이 리드 프레임을 포함한 패키지 디바이스 제조 방법
KR880010492A (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
KR970077562A (ko) 와이어 본딩용 내부 리드(inner lead) 도금층의 구조
KR970705180A (ko) 반도체장치(semiconductor device)
KR970008542A (ko) Loc용 리드프레임
JPS553642A (en) Manufacturing semiconductor device
JPS5633862A (en) Semiconductor element
KR960026701A (ko) 멀티다이플라스틱 패키지
KR970018464A (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 13

EXPY Expiration of term