CN101377528B - 焊点的高灵敏度阻抗测量设备及其监控方法 - Google Patents

焊点的高灵敏度阻抗测量设备及其监控方法 Download PDF

Info

Publication number
CN101377528B
CN101377528B CN2008101083171A CN200810108317A CN101377528B CN 101377528 B CN101377528 B CN 101377528B CN 2008101083171 A CN2008101083171 A CN 2008101083171A CN 200810108317 A CN200810108317 A CN 200810108317A CN 101377528 B CN101377528 B CN 101377528B
Authority
CN
China
Prior art keywords
linkage unit
solder joint
impedance
constant current
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101083171A
Other languages
English (en)
Other versions
CN101377528A (zh
Inventor
中村直章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101377528A publication Critical patent/CN101377528A/zh
Application granted granted Critical
Publication of CN101377528B publication Critical patent/CN101377528B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G01R31/71—Testing of solder joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种焊点的高灵敏度阻抗测量设备及其监控方法，该焊点的高灵敏度阻抗测量设备包括：阻抗变化检测单元，其检测差值电压(ΔV＝V1-V2)，所述差值电压作为表示所述监控点连接单元的阻抗变化(ΔR)的阻抗变化电压，其是通过从在所述监控点连接单元中由所述第一恒定电流源的恒定电流(I)产生的第一电压(V1)减去在所述基准点连接单元中由所述第二恒定电流源的恒定电流(I)产生的第二电压(V2)所获得的。从而能够检测通过应力在焊点中产生的裂缝所造成的阻抗细微变化。

Description

焊点的高灵敏度阻抗测量设备及其监控方法
技术领域
本发明涉及焊点的高灵敏度阻抗测量设备及其监控方法，其监控通过焊点在电路板上安装的封装例如球栅阵列的焊点连接状态，具体地，涉及焊点的高灵敏度阻抗测量设备及其监控方法，其检测通过应力在焊点中产生的裂缝所造成的阻抗细微变化。
背景技术
近来，在例如服务器的系统板上设置多个处理器的球栅阵列封装(以下，称为“BGA封装”)中，由于功能的增强和服务器功耗的增加，将电源引脚(pin)和信号引脚增加至1000个引脚或2000个引脚，并且BGA封装的尺寸也随之增加。当BGA封装的尺寸以这种方式增加时，由于系统主板、BGA封装、和构成具有不同材料的处理器的半导体IC的热循环引起的热膨胀系数中的相互差异，在BGA封装和电路板的焊点(solder bump)之间的焊连接单元重复施加应力，并且存在焊点连接单元的应力变形增加的危险，从而造成损坏，例如微小裂缝。在其上设置有BGA封装的例如系统主板的电路板的尺寸也增加，并且，当电路板的尺寸增加时，存在这样的危险，即在电路板的操作或板组装处理期间引起的板变形可在BGA封装的焊点中造成损坏，例如微小裂缝。当在BGA封装的焊点中生成微小裂缝时，这些裂缝通常随着时间的流逝而生长，并且当裂缝的发展状态超过某个限制时，这些裂缝就会快速生长，从而迅速增加焊点的阻抗，并且有时候会导致破裂，例如微小裂缝的这些损坏是长期可靠性降低的原因。在BGA封装中焊点的损坏使得焊点连接单元的阻抗增加，然而，为了检测微小裂缝生成的初始损坏，必须检测极其微小的阻抗变化。通常，已知的检测微小阻抗变化的方法例如4端方法。在4端方法中，向阻抗测量提供电流的电路和检测在阻抗中生成的电压的电路是独立的，从而2个端用于提供电流，2个端用于电压测量，即总共提供4个端。在4端方法中使用的伏特计具有极高内阻抗，并且几乎没有电流流过在电压测量侧的电路，从而可以忽略由例如作为测量对象的焊点连接单元的接触阻抗或测量器件的接线阻抗造成的压降，而仅可以精确测量焊点连接单元的阻抗。
[专利文档1]日本专利申请特开公布No.2003-043091
[专利文档2]日本专利申请特开公布No.H7-104023
然而，使用这种传统4端方法对焊点连接单元的阻抗变化的检测存在检测灵敏度不够的问题，并且不能够精确检测微小阻抗变化。作为传统4端方法，例如，当假定具有最小分辨能力为1毫伏以及测量范围为100毫伏的伏特计时，另外，假设焊点连接单元的初始阻抗为1欧姆，并且假设流过焊点连接单元的恒定电路的电流值是1毫安时，初始电势为1毫伏，并且1毫伏的电势变化显示了1欧姆的阻抗变化。为了检测与焊点连接单元的裂缝的发展状态对应的阻抗变化，需要大约百分之0.01初始阻抗的分辨能力。因此，如果初始阻抗是1欧姆，则必须检测0.01欧姆的阻抗变化。可通过使用4端方法增加流过焊点连接单元的恒定电流值的这种方式提高阻抗检测的分辨能力。然后，当恒定电流的电流值增加至100毫安时，1毫伏的电压变化可表示0.01欧姆的阻抗变化。然而，由于焊点的初始阻抗是1欧姆，所以测量电压的初始值是100毫伏，即范围的最大值；并且，当之后的阻抗增加0.01欧姆时，出现这样的问题，测量电压溢出到101毫伏，就不能够测量出微小阻抗变化。此外，当通过检测微小阻抗变化对特定焊点连接单元进行质量确定时，出现这样的问题，由于阻抗也是按整个封装的温度变化来改变，所以由例如焊点连接单元的裂缝的损坏造成的阻抗变化和由温度变化造成的阻抗变化不能够彼此区分，并且不能够检测出由焊点连接单元的损坏造成的阻抗变化。
发明内容
为解决上述问题，本发明提供了焊点的高灵敏度阻抗测量设备以及测量方法。
根据本发明实施例的一个方面，一种焊点的高灵敏度阻抗测量设备，包括：封装，其具有在上面设置多个焊点的背表面；电路板，通过焊接在所述电路板上安装所述封装的焊点；监控点连接单元，其被选择作为容易因为变形应力而损坏的焊点连接单元；基准点连接单元，其被选择作为不容易因为变形应力而损坏的焊点连接单元；第一恒定电流源，其与所述监控点连接单元串联连接，并使得恒定电流流出，以及第二恒定电流源，其通过公共端共同连接所述第一恒定电流源和所述监控点连接单元的串联电路；以及阻抗变化检测单元，其检测差值电压(ΔV＝V1-V2)，所述差值电压作为表示所述监控点连接单元的阻抗变化(ΔR)的阻抗变化电压，其是通过从在所述监控点连接单元中由所述第一恒定电流源的恒定电流I产生的第一电压(V1)减去在所述基准点连接单元中由所述第二恒定电流源的恒定电流(I)产生的第二电压(V2)所获得。
根据本发明实施例的另一个方面，一种焊点的高灵敏度阻抗测量方法，包括以下步骤：选择步骤，从安装在电路板上的封装的多个焊点中选择容易因为变形应力而损坏的焊点连接单元作为监控点连接单元，以及选择不容易因为变形应力而损坏的焊点连接单元作为基准点连接单元；监控电流馈送步骤，使得恒定电流从与所述监控点连接单元串联连接的第一恒定电流源流出，以及使得与所述第一恒定电流源相同的电流从第二恒定电流源流出，所述第二恒定电流源与所述基准点连接单元串联连接，并且通过公共端共同连接所述第一恒定电流源和所述监控点连接单元的串联电路；和阻抗变化检测步骤，检测差值电压，作为表示所述监控点连接单元的阻抗变化的阻抗变化电压，所述差值电压是通过从在所述监控点连接单元中由所述第一恒定电流源的恒定电流I产生的第一电压减去在所述基准点连接单元中由所述第二恒定电流源的恒定电流产生的第二电压所获得。
根据本发明实施例的又一个方面，一种焊点的高灵敏度阻抗测量设备，包括：封装，其具有在上面设置多个焊点的背表面；电路板，通过焊接在所述电路板上安装所述封装的焊点；监控点连接单元，其被选择作为容易因为变形应力而损坏的焊点连接单元；基准点连接单元，其被选择作为不容易因为变形应力而损坏的焊点连接单元；第一恒定电流源，其与所述监控点连接单元串联连接，并使得恒定电流流出；第二恒定电流源，其与所述基准点连接单元串联连接，并使得与所述第一恒定电流源相同的恒定电流流出；桥接电路，通过共同连接所述第一恒定电流源和所述监控点连接单元的串联电路以及所述第二恒定电流源和所述基准点连接单元的串联电路的公共端形成；阻抗变化检测单元，其检测在所述桥接电路中所述第一恒定电流源和所述监控点连接单元的连接点以及所述第二恒定电流源和所述基准点连接单元的连接点之间的不均衡电压，该不均衡电压作为表示所述监控点连接单元的阻抗变化的阻抗变化电压。
通过本发明的上述技术方案，从而能够检测通过应力在焊点中产生的裂缝所造成的阻抗细微变化。
附图说明
图1是示出根据现有技术在其上设置有作为阻抗测量对象的BGA封装的母板的说明性示图；
图2是集中地示出图1中BGA封装的设置部件的说明性示图；
图3是示出BGA封装的背表面的说明性示图；
图4是示出陶瓷制造的BGA封装中的焊点的阻抗测量设备的实施例的说明性示图；
图5是示出图4的陶瓷制造的BGA封装中监控点和基准点的位置的说明性示图；
图6是示出图4中实施例的等同电路的电路图；
图7是示出在本实施例中测量的焊点的裂缝进展率和阻抗变化率之间的关系的曲线图；
图8是示出在合成树脂制造的BGA封装中焊点阻抗测量设备的实施例的说明性示图；
图9是示出图8中合成树脂制造的BGA封装中的监控点和基准点位置的说明性示图；
图10是示出在陶瓷制造的BGA封装上设置的处理器模块中集成的焊点阻抗测量单元的另一实施例的说明性示图；
图11是示出在图8中的陶瓷制造的BGA封装中监控点和基准点的位置以及处理器模块的内部结构的说明性示图；
图12是示出图10中实施例的等效电路的电路图；
图13是示出设置在合成树脂制造的BGA封装上处理器模块中集成的焊点阻抗检测单元的另一实施例的说明性示图；
图14是示出在图13中的合成树脂制造的BGA封装中的监控点和基准点的位置以及处理器模块的内部结构的说明性示图；
图15是示出在其上设置有陶瓷制造的BGA封装的母板中配置的焊点阻抗测量单元的另一实施例的说明性示图；以及
图16是示出在其上设置有合成树脂制造的BGA封装的母板中配置的焊点阻抗测量单元的另一实施例的说明性示图。
具体实施方式
图1是示出根据现有技术在其上设置有作为阻抗测量对象的BGA封装的母板的说明性示图。在图1中，母板10是例如集成在服务器的底盘等中的电路板，BGA封装12-1和12-2设置在母板上，并且，在该实施例中，例如，处理器模块14-1和14-2设置在BGA封装12-1和12-2上作为LSI。此外，在母板10上，设置有半导体部件，例如存储器模块16-1至16-6，以及电源模块18-1和18-2。对于通过集成在服务器底盘中所使用的母板10，近来，主板尺寸是大尺寸，例如，超过几十厘米×几十厘米，并且由于尺寸很大，所以在母板10的操作或组装处理过程中在整个板中产生弯曲或变形可能性很大，从而对于由母板上设置的BGA封装12-1和12-2的焊点所连接的部件施加机械应力，并且对这些部件造成损坏。
图2是集中地示出图1中BGA封装的设置部件的说明性示图。在图2中，在母板10上设置的BGA封装12-1中，在多层印制板26的背表面上布置多个焊点20，并且通过在处理器模块14-1的背表面上焊接焊点24的方式在多层印制板26的上表面上类似地设置处理器模块14-1。此外，对于通过焊点24将处理器模块14-1设置在BGA封装12-1上，是在其中插入绝缘封层22，从而使得焊连接的焊点24具有密封结构并通过绝缘封层22固定这些焊点，从而不向焊点24的连接单元施加机械应力。另一方面，对于通过焊点20将BGA封装12-1设置在母板10上，焊点20的周围区域是空的，因此，对于通过焊接将BGA封装12-1接合至母板10的焊点20，施加了由例如母板10的变形或取决于母板10和BGA封装12-1的材料的热膨胀系数差所引起的机械应力。具体地，当母板10集成在服务器的底盘等中时，由于服务器中的热循环对焊点20重复施加机械应力，结果在最容易施加机械应力的焊点20中产生微小裂缝，并且由于随着时间流逝而造成的裂缝扩张的增大，由焊点20连接的部件的阻抗可能增加。
图3是示出图2中的BGA封装的背表面的说明性示图。在图3中，大量焊点20排列在BGA封装12-1中的多层印制板26的背表面上。每一个焊点20通过导电图案和经由在多层印制板26的多个层的高度方向上的通孔电连接至图2中所示的上侧的处理器模块14-1的焊点24的连接垫。在BGA封装12-1中，多层印制板26的主板材料包括两种类型，即，使用陶瓷制品以及使用合成树脂，并且其热膨胀系数彼此不同。
图4是示出在陶瓷制造的BGA封装中的焊点的阻抗测量设备的实施例说明性示图。在图4中，通过用焊点焊接将陶瓷制造的BGA封装12-11设置在用作电路板的母板10上，并且通过用绝缘封层22密封的焊点24-1、24-2...焊接，将处理器模块14设置在陶瓷制造的BGA封装12-11上。在这种母板10外部，提供有本实施例的焊点测量设备28，并且其通过例如连接器等与母板10连接。在陶瓷制造的BGA封装12-11上设置的焊点中，已知的是，由于通过对母板10焊接而在处于设置状态的最外围的焊点和母板10之间的机械变形应力使得这些焊点容易损坏，并且位于内部的焊点越多，则这些焊点就越不容易由于母板10的变形应力而损坏。
图5以透明方式示出图4中的陶瓷制造的BGA封装12-11中的母板10和处理器模块14彼此叠加的设置状态下的焊点。在图5中的陶瓷制造的BGA封装12-11中，位于最外围的焊点最容易因为变形应力而损坏，并且，具体地，位于最外围角的4个焊点20-11、20-21、20-31和20-41是最容易因为变形应力而损坏的焊点。因此，在本实施例中，在陶瓷制造的BGA封装12-11的情况下，选择位于最外围角的4个焊点20-11、20-21、20-31和20-41作为最容易因为变形应力而损坏的焊点，并且将这些焊点认定为监控点。在以下描述中，将焊点20-11、20-21、20-31和20-41称为监控点。另一方面，与最外围相比，邻近位于最外围内部的焊点是不容易因为变形应力而损坏的焊点，并且，在图5中，将位于在监控焊点20-11、20-21、20-31和20-41内部的角的焊点认定为基准点20-12、20-22、20-32和20-42。再参照图4，在陶瓷制造的BGA封装12-11中，配置在外部的焊点阻抗测量设备28通过使用图5所示的最外围角部分的焊点的监控点和与其邻近的基准点而测量监控点的阻抗变化。
在图4中，提取位于图5中左下角的监控点20-11和基准点20-12和位于它们内部的接续点20-13作为实例，以执行焊点的阻抗测量。在焊点阻抗测量设备28中，配置有第一恒定电流源30、第二恒定电流源32和用作阻抗变化检测单元的DC伏特计34。在母板10的表面上，形成测量端子36、38和40，并且通过例如连接器将来自焊点阻抗测量设备28的信号线与其连接，以使用这些端子。测量端子36通过测量布线图案42与监控点20-11连接，测量端子38通过测量布线图案44与基准点20-12连接，而测量端子40通过测量布线图案46与接续点20-13连接。此外，通过使用陶瓷制造的BGA封装12-11的多层印制板，将监控点20-11和基准点20-12通过测量布线图案48连接，并且测量布线图案48通过测量布线图案50连接至接续点20-13。在焊点阻抗测量设备28中配置的第一恒定电流源30将其负极连接至测量端子40，并且将其正极连接至测量端子36，从而使得恒定电流I1流经经过监控点20-11的路径，并在监控点20-11的连接部件中产生与虚线箭头所示的阻抗对应的电压V1。第二恒定电流源32将其负极侧连接至测量端子40以及第一恒定电流源30，将其正极侧连接至测量端子38，并使得恒定电流I2流经基准点20-12。当使得恒定电流I2流动时，在基准点20-12的虚线箭头所示的方向上产生与阻抗对应的电压V2。DC伏特计34测量在测量端子36和测量端子38之间的电压。具体地，对DC伏特计34的正极端子施加在监控点20-11中产生的恒定电流I所造成的电压V1，以及负极端子侧施加在基准点20-12中产生的恒定电流I2所造成的电压V2，结果，DC伏特计34显示通过从监控点20-11产生的电压V1减去基准点20-12产生的电压V2所获得差值电压(V1-V2)的电压。
图6是示出图4中实施例的等同电路的电路图。在图6中，图5中的焊点阻抗测量设备28形成桥接电路，作为包括陶瓷制造的BGA封装12-11的监控点20-11和基准点20-12的等效电路。桥接电路在连接点P1将第一恒定电流源30和第二恒定电流源32的负极侧彼此连接，并且在连接点P2将第一恒定电流源30的正极侧连接至监控点20-11。此外，在连接点P3，监控点20-11和基准点20-12彼此连接。此外，在连接点P4，第二恒定电流源32的正极侧和基准点20-12彼此连接。此外，在桥接电路中第一恒定电流源30和第二恒定电流源32的公共端共同连接的连接点P1直接至监控点20-11和基准点20-12连接的连接点P3，从而所述公共端对于彼此是公共的。DC伏特计34连接至连接点P2和P4。因此，对于DC伏特计34的正极侧施加从流过监控点20-11的恒定电流I1产生的电压V1减去由流过基准点20-12的恒定电流I2产生的电压V2所获得的差值电压(V1-V2)。以下具体描述在图6中的等效电路中的阻抗的测量灵敏度。这里，使用具有最小分辨能力为1毫伏和测量范围为100毫伏的DC伏特计34。此外，假设在未损坏初始状态下的监控点20-11的阻抗R1是1欧姆，类似地，假设基准点20-12的阻抗R2相同，即1欧姆。在这种状态下，使得从第一恒定电流源30和第二恒定电流源32流过的恒定电路I1和I2是例如I1＝I2＝100毫安。由此，在具有初始阻抗为1欧姆的监控点20-11和基准点20-12中产生电压V1和V2是V1＝V2＝100毫安×1欧姆＝100毫伏。由此，对DC伏特计34施加电压V1和V2的差值电压(V1-V2)，并通过DC伏特计34测量该差值电压，因此V1-V2＝100毫伏-100毫伏＝0毫伏。假设，在这种状态下，监控点20-11被损坏，以产生微小裂缝，阻抗R1从初始阻抗为1欧姆增加0.01欧姆，其改变为R1＝1.01欧姆。因此，在监控点20-11所产生的电压V1增加为V1＝1.01欧姆×100毫安＝101毫伏，并且对DC伏特计34施加该差值电压：(V1-V2)＝101毫伏-100毫伏＝1毫伏，并且该差值电压通过DC伏特计34显示。因此，在本实施例中，即使当使得相同的恒定电流I1＝I2＝100毫安从第一恒定电流源30和第二恒定电流源32流过，DC伏特计34也不会溢出；并且，例如，当监控点20-11的阻抗值的初始阻抗增加0.01欧姆时，可显示与对应于该阻抗变化的阻抗变化检测电压对应的1毫伏。在图6的实施例中，这里，采用100毫安作为从第一恒定电流源30和第二电流源32的恒定电流I1和I2流动的实例；然而，可通过进一步增加恒定电流I1和I2来提高阻抗检测的分辨能力。例如，当设置恒定电流I1＝I2＝1000毫安时，当监控点20-11的阻抗增加0.001欧姆时DC伏特计34的显示是1毫伏，并且可使得最小分辨能力是0.001欧姆。此外，在图6的等效电路中，监控点20-11和基准点20-12的阻抗值具有根据环境温度改变的温度系数，对于由环境温度引起的阻抗改变，相同的阻抗变化出现在监控点20-11和基准点20-12中，并且由恒定电路I1和I2在电压V1和V2中也产生相同的变化；并且，由于DC伏特计34显示差值电压(V1-V2)，所以由环境温度引起的阻抗变化被抵消，并且DC伏特计34可检测和显示仅由损坏所造成的监控点20-11的阻抗变化。
图7是示出在本实施例中测量的BGA封装中焊点的裂缝进展率和阻抗变化率之间的关系的曲线图。在图7中，水平轴示出焊点的裂缝进展率，垂直轴示出焊点的阻抗变化率。在图7中，对于焊点的裂缝进展率，阻抗变化率如曲线52所示改变。更具体地，当裂缝进展率处于10％附近时，阻抗率开始变化，并且，尽管当裂缝进展率在20至80％的范围内时，阻抗变化率大约线性增加，但是当裂缝进展率超过80％时，阻抗变化比快速增加。为了精确检测与焊点的裂缝进展率相关的阻抗变化率，当检测分辨能力能检测0.01欧姆时，即，如图6相关的等效电路所示的阻抗变量为0.01％时，可精确捕获与裂缝进展相关的阻抗变化。在实际测量中，在裂缝进展率的30％至70％的范围内设置用于警告的阈值范围54，设置与其对应的阻抗变化率的警报范围56中的特定值处的阈值，例如在阻抗变化率的0.10％设置阈值，当在图6中与DC伏特计34检测的阻抗变化对应的检测电压超过例如与0.1％的阻抗变化率对应的10毫伏时，可确定监控点异常，以进行必要措施。在根据现有技术通过图4中所示的焊点阻抗测量设备28进行的焊点阻抗测量中，例如，在通过使用陶瓷制造的BGA封装12-11向母板10安装处理器模块14的制造线的检查步骤中，通过连接器将焊点阻抗测量设备28连接至母板10的测量端子36、38和40，可根据是否由于产生微小裂缝而造成的损坏的状态来确定所组装的陶瓷制造的BGA封装12-11的最外围角部分的监控点20-11的阻抗和质量。此外，在制造的母板10的环境测试中，如图4所示连接焊点阻抗测量设备28，在环境检测期间测量监控点20-11的阻抗值变化，以及测量通过随环境检测而引起的损坏是否使得阻抗增加。通过本实施例的焊点阻抗测量设备28使用的环境检测包括各种环境检测，例如，振动检测和热冲击检测。
图8是示出在合成树脂制造的BGA封装中焊点阻抗测量设备的实施例的说明性示图。在图8中通过焊点在母板10上设置的BGA封装使用通过将合成树脂用作主要材料制造的合成树脂制造的BGA封装12-12。在合成树脂制造的BGA封装12-12，以及图4中的陶瓷制造的BGA封装12-11上，经由绝缘封层22通过焊点24-1、24-2、24-3...设置处理器模块14。
图9是示出图8中合成树脂制造的BGA封装12-12中的监控点和基准点位置的说明性示图。在图9中，在合成树脂制造的BGA封装12-12的情况下，容易由于来自母板10的变形应力而损坏的焊点是紧邻在设置处理器模块14的最外围角部的焊点下方的点，如虚线所示，这些点看作是监控点20-11、20-21、20-31和20-41。在监控点20-11、20-21、20-31和20-41内部的焊点看作是基准点20-12、20-22、20-32和20-42，它们不容易被来自母板的变形应力损坏。此外，它们内部的点看作是接续点20-13、20-23、20-33和20-43。这样，在合成树脂制造的BGA封装12-12中，由于通过由各自材料的热膨胀系数所决定，在顶部设置的紧邻处理器模块14的最外围角部下方的焊点是最容易由于变形应力损坏的焊点。这里，合成树脂制造的BGA封装12-12的热膨胀系数大约是11ppm；而设置在顶部的处理器模块14具有3ppm的热膨胀系数，由于其主要材料是硅，所以它的热膨胀系数较小。此外，合成树脂制造的BGA封装12-12与硅制造的处理器模块14的材料相比较软。因此，在处理器模块14侧面的膨胀/收缩变化相对于热循环的变化较小，而合成树脂制造的BGA封装12-12的膨胀/收缩变化较大；因此，对于例如在紧邻处理器模块14的最外围的焊点24-1下方的焊点的监控点20-11施加最大应力。因此，在本实施例中，选择紧邻在处理器模块14的最外围角部的焊点24-1下方的合成树脂制造的BGA封装12-12中的焊点作为监控点20-11。
在图8中，除了在合成树脂制造的BGA封装12-12中监控点20-11和基准点20-12的位置与图4中陶瓷制造的BGA封装12-11的情况不同之外，从通过连接器设置在外部的焊点阻抗测量设备28的母板10和合成树脂制造的BGA封装12-12的测量布线图案，以及对于监控点20-11、基准点20-12和接续点20-13的测量端子与图4中的实施例相同。此外，其等效电路也与图6中所示的相同，并且，类似地，当恒定电流是I1＝I2＝100毫安时，可以以0.01欧姆的检测灵敏度检测到由监控点20-11的损坏造成的阻抗变化。
图10是示出在陶瓷制造的BGA封装上设置的处理器中集成的焊点阻抗测量单元的另一实施例的说明性示图。在图10中，在母板10上设置的陶瓷制造的BGA封装12-11中的监控点20-11、基准点20-12和接续点20-13处于与图4中的实施例相同的位置，并且用于测量监控点20-11的阻抗变化的焊点阻抗变化测量单元60集成在处理器模块14中。集成在处理器模块14中的焊点阻抗变化测量单元60具有第一恒定电流源30和第二恒定电流源32，通过测量布线图案42、44和46将焊点24-1、24-2和24-3连接至监控点20-11、基准点20-12和接续点20-13，在母板10侧面通过测量布线图案48将监控点20-11和基准点20-12彼此连接，然后通过测量布线图案50进一步将测量布线图案48连接至接续点20-13。第一恒定电流源30使得恒定电流I1流过监控点20-11，以产生与虚线箭头所示的阻抗对应的电压V1。第二恒定电流源32使得恒定电流I2流过基准点20-12，以产生与虚线箭头所示的阻抗对应的电压V2。这里，第一恒定电流源30和第二恒定电流源32的恒定电流I1和I2具有相同的电流值，因此，由于监控点20-11和基准点20-12的未损坏初始阻抗相同，所以电压V1和V2也相同。将监控点20-11的阻抗造成的电压V1和取决于基准点20-12的阻抗的电压V2输入至在处理器模块14的焊点阻抗测量单元60中设置的差值电压检测单元62，并且输出差值电压(V1-V2)。当在监控点20-11和基准点20-12没有损坏的情况下的初始阻抗相同时，V1＝V2；因此从差值电压检测单元62输出的差值电压(V1-V2)是0。差值电压检测单元62的输出通过AD转换器64转换成数字数据，并输入至数字比较器66。为数字比较器66设置预定阈值电压68，并且，当差值电压数据超过阈值电压68时，数字比较器66输出故障检测信号70。
图11是示出在图8中的陶瓷制造的BGA封装中监控点和基准点的位置以及处理器模块的内部结构的说明性示图。在图11中，在陶瓷制造的BGA封装12-11中监控点和基准点的位置与图5相同，在陶瓷制造的BGA封装12-11中最外围角部的焊点看作监控点20-11、20-21、20-31和20-41，它们最容易因为来自母板10和处理器模块14的变形应力而损坏，而在它们内部的角部的焊点看作基准点20-12、20-22、20-32和20-42。在陶瓷制造的BGA封装12-11上设置的处理器模块14中，累加器(ALU)72、控制逻辑74和高速缓冲存储器76通过总线78相互连接，从而从外部主存储装置将命令和数据加载至高速缓冲存储器76，通过ALU 72执行计算处理，以及执行预定程序。在本实施例中，除了处理器模块14的这种配置之外，焊点阻抗测量单元60也集成在处理器模块14中。焊点阻抗测量单元60具有图10所示的电路和功能配置。当图10中的焊点阻抗测量单元60检测到监控点20-11的阻抗变化超过来自数字比较器66的阈值电压68时，例如，阻抗变化超过与图7中所示的0.10％的阻抗变化率对应的阈值电压时，输出故障检测信号70。当从焊点阻抗测量单元60输出故障检测信号70时，在图11中的处理器模块14中，通过控制逻辑74识别出故障检测信号；并且，如果这种状态继续，则监控点的裂缝扩展，并且由于阻抗值的增加使得处理器运行出现故障；因此，处理器模块14自身停止关于软件的处理和运行，以退回到在母板10上设置的另一处理器的处理。结果，在焊点中产生裂缝并且造成由于阻抗增加的故障之前，处理器模块可从焊点阻抗测量单元60接收故障信号，停止关于软件的自身操作的自身处理，并且以恢复方式执行将该处理传递到正常的处理器模块中的退回处理。
图12是示出图10中实施例的等效电路的电路图。在图12以及图6中，该等效电路通过第一恒定电流源30、第二恒定电流源32、监控点20-11和基准点20-12形成桥接电路，并且在桥接电路中将连接点P1和P3彼此连接，从而使得第一恒定电流源30和第二恒定电流源32的公共端共用。此外，在图12的等效电路中，由于没有使用图6中所示的DC伏特计34，所以将连接点P2和P4输入并连接至差值电压检测单元62，获得通过使得恒定电流I1流过监控点20-11并取决于阻抗而产生的电压V1以及当使得恒定电流I2流过监控点20-11时取决于阻抗而产生的电压V2的差值电压(V1-V2)，通过AD转换器64将其转换成差值电压数据，并且通过数字比较器66与阈值电压68比较；并且，当其超过阈值电压68时，输出故障检测信号70。
图13是示出在合成树脂制造的BGA封装上设置处理器模块中集成焊点阻抗检测单元的另一实施例的说明性示图。在图13中，在合成树脂制造的BGA封装12-12以及图8的实施例中，选择在位于紧邻处理器模块14的最外围角部的焊点下方的焊点，例如焊点24-1作为最容易因为变形应力而损坏的监控点20-11，选择在其内部的焊点作为基准点20-12，选择在其更深内部的焊点作为接续点20-13。对于这种合成树脂制造的BGA封装12-12的监控点20-11、基准点20-12和接续点20-13，从集成了焊点阻抗测量单元60的处理器模块14的焊点24-1、24-2和24-3连接测量布线图案42、44和46。同时，在母板10侧面，监控点20-11和基准点20-12通过测量布线图案48彼此连接，并且通过测量布线图案50进一步连接至接续点20-13。在处理器模块14中集成的焊点阻抗测量单元60与图10中的实施例相同。
图14是示出在图13中的合成树脂制造的BGA封装12-12中的监控点和基准点的位置以及处理器模块的内部结构的说明性示图。监控点和基准点的位置与图10中的实施例相同，在紧邻处理器模块14中的最外围角部下方的焊点看作监控点20-11、20-21、20-31和20-41，并且在它们内部的焊点看作基准点20-12、20-22、20-32和20-42。在处理器模块14以及图11中的情况下，配置累加器72、控制逻辑74和高速缓冲存储器76，并且它们通过总线78连接；此外，还配置焊点阻抗测量单元60。在处理器模块14中集成的焊点阻抗测量单元60的功能如图13所示，并且其等效电路与图12相同。当从焊点阻抗测量单元60的数字比较器66获得故障检测信号70时在处理器模块中的自身停止也与图10和图11中的实施例相同。
图15是示出在其上设置有陶瓷制造的BGA封装的母板中配置的焊点阻抗测量单元的另一实施例的说明性示图。在图15中，在陶瓷制造的BGA封装12-11中，在最外围角部的焊点看作监控点20-11，在其内部的焊点看作基准点20-12，在其更深内部的点看作接续点20-13。在该实施例中，焊点阻抗测量单元60集成在母板10侧面。焊点阻抗测量单元60的配置与设置在处理器模块14侧面的图10的情况相同。更具体地，焊点阻抗测量单元60包括第一恒定电流源30、第二恒定电流源32、差值电压检测单元62、AD转换器64和含有阈值电压68的数字比较器66。焊点阻抗测量单元60通过测量端子直接连接至合成树脂制造的BGA封装12-12的监控点20-11、基准点20-12和接续点20-13，通过测量布线图案48在合成树脂制造的BGA封装12-12将监控点20-11和基准点20-12彼此连接，并且通过测量布线图案50将它们进一步连接至接续点20-13。如上所述，在母板10中集成的焊点阻抗测量单元60的等效电路也与图12相同，通过差值电压检测单元62获得通过从使得恒定电流I1流过监控点20-11而产生的电压V1减去使得恒定电流I2流过基准点20-12而产生的电压V2的差值电压(V1-V2)，在AD转换器64中将其转换成差值电压数据，在数字比较器66中与阈值电压68比较。当其超过阈值电压68时，输出故障检测信号70。可以从数字比较器66向例如安装在合成树脂制造的BGA封装12-12上的处理器模块14通知故障检测信号70，从而处理器模块14自身检测故障，停止其自身操作，并执行退回处理。此外，来自数字比较器66的故障检测信号70也可以向外部设置进行错误通知，以采取必要措施。从AD转换器64输出的差值电压数据可以传递到外部测量显示单元等，以对监控点20-11中的测量阻抗进行监视器显示。此外，作为在母板10中集成的焊点阻抗测量单元60，可在母板10上设置离散电路；可选择地，可在母板10上设置集成了焊点阻抗测量单元60的专用IC模块。
图16是示出在其上设置有合成树脂制造的BGA封装的母板中配置的焊点阻抗测量单元的另一实施例的说明性示图。在图16中，在合成树脂制造的BGA封装12-12中的监控点20-11位于紧邻处理器模块14的最外围角部的焊点24-1下方，其内部是基准点20-12，其更深内部的点是接续点20-13。在母板10中集成的焊点阻抗测量单元60与图15中的实施例相同，并且包括第一恒定电流源30、第二恒定电流源32、差值电压检测单元62、AD转换器64和具有阈值电压68的数字比较器66。在合成树脂制造的BGA封装12-12侧面的测量布线图案48和50也与图15中的实施例相同。应注意，在上文描述的实施例中，采用将焊点阻抗测量单元配置在外部设备、处理器模块或母板中的情况作为实例，然而，除此之外，可以在BGA封装自身中集成与焊点阻抗测量单元60相同的电路。此外，在上文描述的实施例中，采用将处理器模块通过BGA封装安装在母板上的情况作为实例，然而，对此并没有施加限制，可以在不修改的情况下，将这些实施例应用于在相对较大电路板上安装任意LSI的情况，并且没有对其使用施加限制。使从第一恒定电流源和第二恒定电流源流向监控点和基准点流经所产生的电流值可以根据用于监控点所必须的阻抗分辨能力任意确定，而不对实施例中所示的数值施加限制。此外，在上文描述的实施例中，选择在最外围角部的焊点作为用于陶瓷制造的BGA封装的监控点，以及选择在紧邻处理器模块的最外围角部下方的焊点作为用于合成树脂制造的BGA封装的监控点，以测量阻抗变化；然而，本发明实施例不限于此，并且在其过程中，可将在使用BGA封装的安装结构中最容易损坏的任意焊点用作监控点，以根据本发明实施例进行焊点阻抗测量。此外，本发明的技术涵盖了不影响本发明的目的和优点的任意修改，并且不被所述的实施例中所示的数值所限制。

Claims (20)

1.一种焊点的高灵敏度阻抗测量设备，包括：
封装，其具有在上面设置多个焊点的背表面；
电路板，通过焊接在所述电路板上安装所述封装的焊点；
监控点连接单元，其被选择作为容易因为变形应力而损坏的焊点连接单元；
基准点连接单元，其被选择作为不容易因为变形应力而损坏的焊点连接单元；
第一恒定电流源，其与所述监控点连接单元串联连接，并使得恒定电流流出；
第二恒定电流源，其与所述基准点连接单元串联连接，并使得与所述第一恒定电流源相同的恒定电流流出，并且所述第二恒定电流源通过公共端共同连接所述第一恒定电流源和所述监控点连接单元的串联电路；以及
阻抗变化检测单元，其检测差值电压，所述差值电压作为表示所述监控点连接单元的阻抗变化的阻抗变化电压，其是通过从在所述监控点连接单元中由所述第一恒定电流源的恒定电流产生的第一电压减去在所述基准点连接单元中由所述第二恒定电流源的恒定电流产生的第二电压所获得。
2.根据权利要求1所述的焊点的高灵敏度阻抗测量设备，其中所述监控点连接单元是位于所述封装的最外围的焊点连接单元，而所述基准点连接单元是位于所述监控点连接单元的内部外围的焊点连接单元。
3.根据权利要求1所述的焊点的高灵敏度阻抗测量设备，其中所述封装是由陶瓷制造，并且通过焊接在所述封装上安装半导体器件，该半导体器件具有在其上面设置多个焊点的背表面，
所述监控点连接单元是位于所述封装的最外围角的焊点连接单元，而所述基准点连接单元是位于与所述最外围角邻近的内部外围角的焊点连接单元。
4.根据权利要求1所述的焊点的高灵敏度阻抗测量设备，其中所述封装是由合成树脂制造，并且通过焊接在所述封装上安装半导体器件，该半导体器件具有在上面设置多个焊点的背表面，
所述监控点连接单元是位于所述半导体器件的最外围角的焊点紧邻下方的封装的焊点连接单元，而所述基准点连接单元是位于与所述最外围角邻近的内部外围角的焊点连接单元。
5.根据权利要求1所述的焊点的高灵敏度阻抗测量设备，其中所述第一恒定电流源、所述第二恒定电流源和所述阻抗变化检测单元配置在外部监控单元中。
6.根据权利要求5所述的焊点的高灵敏度阻抗测量设备，其中所述阻抗变化检测单元是DC伏特计，将所述监控点连接单元的正电势端连接至所述DC伏特计的正端子，将所述基准点连接单元的正电势端连接至所述DC伏特计的负端子，以及在所述伏特计中显示所述阻抗变化电压。
7.根据权利要求1所述的焊点的高灵敏度阻抗测量设备，其中，通过焊接在所述封装上安装半导体器件时，其中所述半导体器件具有在上面设置多个焊点的背表面，
所述第一恒定电流源、所述第二恒定电流源和所述阻抗变化检测单元配置在半导体器件中。
8.根据权利要求7所述的焊点的高灵敏度阻抗测量设备，其中在所述半导体器件中配置的所述阻抗变化检测单元包括：差值电压检测单元，其检测通过从所述监控点连接单元中产生的第一电压减去在所述基准点连接单元中产生的第二电压所获得的差值电压；以及
故障确定单元，当所述差值电压超过根据预先设置的预定阻抗变化的阈值电压时，其输出故障检测信号。
9.根据权利要求8所述的焊点的高灵敏度阻抗测量设备，其中所述半导体器件是处理器，并且当从所述阻抗变化检测单元输出所述故障检测信号时，所述半导体器件向外部提供错误通知，并停止自身的处理。
10.根据权利要求1所述的焊点的高灵敏度阻抗测量设备，其中所述第一恒定电流源、所述第二恒定电流源和所述阻抗变化检测单元配置在所述电路板上。
11.根据权利要求10所述的焊点的高灵敏度阻抗测量设备，其中在所述电路板上配置的所述阻抗变化检测单元包括：
差值电压检测单元，其检测通过从所述监控点连接单元中产生的第一电压减去在所述基准点连接单元中产生的第二电压所获得的差值电压；以及
故障确定单元，当所述差值电压超过根据预先设置的预定阻抗变化的阈值电压时，其输出故障检测信号。
12.一种焊点的高灵敏度阻抗测量方法，包括以下步骤：
选择步骤，从安装在电路板上的封装的多个焊点中选择容易因为变形应力而损坏的焊点连接单元作为监控点连接单元，以及选择不容易因为变形应力而损坏的焊点连接单元作为基准点连接单元；
监控电流馈送步骤，使得恒定电流从与所述监控点连接单元串联连接的第一恒定电流源流出，以及使得与所述第一恒定电流源相同的电流从第二恒定电流源流出，所述第二恒定电流源与所述基准点连接单元串联连接，并且通过公共端共同连接所述第一恒定电流源和所述监控点连接单元的串联电路；以及
阻抗变化检测步骤，检测差值电压，作为表示所述监控点连接单元的阻抗变化的阻抗变化电压，所述差值电压是通过从在所述监控点连接单元中由所述第一恒定电流源的恒定电流产生的第一电压减去在所述基准点连接单元中由所述第二恒定电流源的恒定电流产生的第二电压所获得。
13.根据权利要求12所述的焊点的高灵敏度阻抗测量方法，其中所述监控点连接单元是位于所述封装的最外围的焊点连接单元，以及所述基准点连接单元是位于所述监控点连接单元的内部外围的焊点连接单元。
14.根据权利要求12所述的焊点的高灵敏度阻抗测量方法，其中所述封装由陶瓷制造，并且通过焊接在所述封装上安装半导体器件，该半导体器件具有在上面设置多个焊点的背表面，
所述监控点连接单元是位于所述封装的最外围角的焊点连接单元，以及所述基准点连接单元是位于与所述最外围角邻近的内部外围角的焊点连接单元。
15.根据权利要求12所述的焊点的高灵敏度阻抗测量方法，其中所述封装由合成树脂制造，并且通过焊接在所述封装上安装半导体器件，该半导体器件具有在上面设置多个焊点的背表面，
所述监控点连接单元是位于所述半导体器件的最外围角的焊点紧邻下方的封装的焊点连接单元，以及所述基准点连接单元是位于与所述最外围角邻近的内部外围角的焊点连接单元。
16.根据权利要求12所述的焊点的高灵敏度阻抗测量方法，其中所述第一恒定电流源、所述第二恒定电流源和一阻抗变化检测单元配置在外部监控单元中；以及
使得所述外部监控单元的所述阻抗变化检测单元执行所述阻抗变化检测步骤。
17.根据权利要求12所述的焊点的高灵敏度阻抗测量方法，其中，通过焊接在所述封装上安装半导体器件时，其中所述半导体器件具有在上面设置多个焊点的背表面，
所述第一恒定电流源、所述第二恒定电流源和一阻抗变化检测单元配置在该半导体器件中；以及使得所述半导体器件的所述阻抗变化检测单元执行所述阻抗变化检测步骤。
18.根据权利要求17所述的焊点的高灵敏度阻抗测量方法，其中通过所述半导体器件的所述阻抗变化检测单元执行的所述阻抗变化检测步骤包括：
差值电压检测步骤，检测通过从所述监控点连接单元中产生的第一电压减去在所述基准点连接单元中产生的第二电压所获得的差值电压；以及
故障确定步骤，当所述差值电压超过根据预先设置的预定阻抗变化的阈值电压时，输出故障检测信号；以及
所述半导体器件是处理器，并且当在所述阻抗变化检测步骤中输出所述故障检测信号时，所述半导体器件向外部提供错误通知，并停止自身的处理。
19.根据权利要求12所述的焊点的高灵敏度阻抗测量方法，其中所述第一恒定电流源、所述第二恒定电流源和一阻抗变化检测单元配置在所述电路板上，以及使得所述电路板的所述阻抗变化检测单元执行所述阻抗变化检测步骤的处理。
20.一种焊点的高灵敏度阻抗测量设备，包括：
封装，其具有在上面设置多个焊点的背表面；
电路板，通过焊接在所述电路板上安装所述封装的焊点；
监控点连接单元，其被选择作为容易因为变形应力而损坏的焊点连接单元；
基准点连接单元，其被选择作为不容易因为变形应力而损坏的焊点连接单元；
第一恒定电流源，其与所述监控点连接单元串联连接，并使得恒定电流流出；
第二恒定电流源，其与所述基准点连接单元串联连接，并使得与所述第一恒定电流源相同的恒定电流流出；
桥接电路，通过共同连接所述第一恒定电流源和所述监控点连接单元的串联电路以及所述第二恒定电流源和所述基准点连接单元的串联电路的公共端形成；
阻抗变化检测单元，其检测在所述桥接电路中所述第一恒定电流源和所述监控点连接单元的连接点以及所述第二恒定电流源和所述基准点连接单元的连接点之间的不均衡电压，该不均衡电压作为表示所述监控点连接单元的阻抗变化的阻抗变化电压。
CN2008101083171A 2007-08-27 2008-06-06 焊点的高灵敏度阻抗测量设备及其监控方法 Expired - Fee Related CN101377528B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007219993A JP5034781B2 (ja) 2007-08-27 2007-08-27 半田バンプの高感度抵抗測定装置及び監視方法
JP2007-219993 2007-08-27
JP2007219993 2007-08-27

Publications (2)

Publication Number Publication Date
CN101377528A CN101377528A (zh) 2009-03-04
CN101377528B true CN101377528B (zh) 2012-05-23

Family

ID=40089888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101083171A Expired - Fee Related CN101377528B (zh) 2007-08-27 2008-06-06 焊点的高灵敏度阻抗测量设备及其监控方法

Country Status (4)

Country Link
US (1) US7880485B2 (zh)
EP (1) EP2031413A2 (zh)
JP (1) JP5034781B2 (zh)
CN (1) CN101377528B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9063191B2 (en) * 2012-02-24 2015-06-23 Power Probe, Inc. Electrical test device and method
JP4187022B2 (ja) * 2006-08-23 2008-11-26 ソニー株式会社 半導体装置、半導体集積回路およびバンプ抵抗測定方法
JP4703702B2 (ja) * 2008-09-17 2011-06-15 株式会社東芝 損傷指標予測システムおよび損傷指標予測方法
JP4594419B2 (ja) * 2008-11-27 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の接続確認方法
FR2939925B1 (fr) * 2008-12-17 2011-01-14 Eads Europ Aeronautic Defence Dispositif de test d'un circuit et procede de mise en oeuvre
TWI408375B (zh) * 2009-06-05 2013-09-11 Giga Byte Tech Co Ltd 電流測量裝置以及電腦系統
JP5173029B2 (ja) * 2009-09-17 2013-03-27 株式会社東芝 電子機器
US8278950B2 (en) * 2010-03-03 2012-10-02 Ati Technologies Ulc Apparatus and method for monitoring current flow to integrated circuit in temperature-compensated manner
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
DE102010038453A1 (de) * 2010-07-27 2012-02-02 Robert Bosch Gmbh Lötstellenkontrolle
US8742776B2 (en) * 2010-11-30 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for resistivity measurement of bump structures
KR101765656B1 (ko) * 2010-12-23 2017-08-08 삼성디스플레이 주식회사 구동 집적회로 및 이를 포함하는 표시장치
US8471567B2 (en) * 2011-02-25 2013-06-25 Raytheon Company Circuit for detection of failed solder-joints on array packages
US8531305B2 (en) * 2011-05-10 2013-09-10 GM Global Technology Operations LLC Method of measuring electrical resistance of joints
US8113412B1 (en) * 2011-05-13 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd Methods for detecting defect connections between metal bumps
JP6081055B2 (ja) * 2011-11-16 2017-02-15 株式会社東芝 電子部品および測定方法
US9040986B2 (en) 2012-01-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit having a resistance measurement structure and method of use
JP5894515B2 (ja) * 2012-09-28 2016-03-30 株式会社東芝 半導体装置、寿命推定装置、寿命推定方法
US9128148B2 (en) * 2013-03-07 2015-09-08 Xilinx, Inc. Package integrity monitor with sacrificial bumps
KR102168688B1 (ko) * 2013-12-19 2020-10-22 삼성디스플레이 주식회사 구동 칩 및 이를 포함하는 표시 장치
US9678137B2 (en) * 2014-02-26 2017-06-13 Dell Products L.P. System and method to monitor contact joint integrity
KR102153553B1 (ko) * 2014-03-26 2020-09-09 삼성디스플레이 주식회사 구동 집적 회로 패키지 및 이를 포함하는 표시 장치
US9377504B2 (en) * 2014-03-27 2016-06-28 Freescale Semiconductor, Inc. Integrated circuit interconnect crack monitor circuit
US10571499B2 (en) 2014-09-23 2020-02-25 Dialog Semiconductor Inc. USB data pin impedance detection
EP3086132B1 (de) * 2015-04-01 2018-05-02 Siemens Aktiengesellschaft Elektronisches bauelement mit mehreren kontaktstrukturen und verfahren zur überwachung von kontaktstrukturen eines elektronischen bauelements
CN106290472A (zh) * 2015-05-14 2017-01-04 艾因蒂克检测科技（上海）有限公司 一种检测焊点精度的方法
KR101702507B1 (ko) * 2015-09-30 2017-02-22 울산과학기술원 디지털 신호를 이용한 전자제품 손상 탐지 장치 및 이를 이용한 전자제품 손상 탐지 방법
CN106443192A (zh) * 2016-10-31 2017-02-22 昆山国显光电有限公司 一种显示屏绑定阻抗检测装置和方法
TWI629491B (zh) * 2017-07-17 2018-07-11 和碩聯合科技股份有限公司 接合處阻抗檢測方法及接合處阻抗檢測系統
US10627442B2 (en) * 2017-12-07 2020-04-21 Nanya Technology Corporation Method for estimating resistances of a source contact and a drain contact of a MOS transistor
JP6696523B2 (ja) * 2018-03-14 2020-05-20 日本電産リード株式会社 抵抗測定方法、抵抗測定装置、及び基板検査装置
CN109188086B (zh) * 2018-09-19 2021-01-15 许昌学院 一种温度对空间介质材料电导率影响的测试方法
US11243297B2 (en) * 2018-12-19 2022-02-08 Continental Automotive Systems, Inc. Methods and systems for testing bonding of a sensor assembly
EP3725445B1 (en) * 2019-04-17 2022-01-05 Mahle International GmbH Resistance soldering method and soldering device
CN110187182B (zh) * 2019-06-29 2022-07-15 潍柴动力股份有限公司 一种监测方法及装置
CN110441606B (zh) * 2019-08-14 2021-12-28 北京软通智慧科技有限公司 一种电阻式传感器阻值测量装置、方法及气体检测设备
KR20210072178A (ko) 2019-12-06 2021-06-17 삼성전자주식회사 테스트 범프들을 포함하는 반도체 패키지
US11860189B2 (en) 2019-12-12 2024-01-02 Innova Electronics Corporation Rotational electrical probe
US11276661B2 (en) * 2020-05-22 2022-03-15 Advanced Semiconductor Engineering, Inc. Package structure including two joint structures including different materials and method for manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3913403A (en) * 1973-10-11 1975-10-21 Leeds & Northrup Co Temperature measurement with three-lead resistance thermometers by dual constant current method
JPS61180399U (zh) * 1985-04-29 1986-11-11
JPH0483343A (ja) * 1990-07-25 1992-03-17 Hitachi Ltd 半導体集積回路装置
JPH07104023A (ja) 1993-10-01 1995-04-21 Hitachi Ltd プリント基板検査方法
JP3265197B2 (ja) * 1996-09-12 2002-03-11 株式会社東芝 半導体装置
US5804979A (en) * 1997-05-13 1998-09-08 Fluke Corporation Circuit for measuring in-circuit resistance and current
JP2002076187A (ja) * 2000-08-29 2002-03-15 Nec Corp Ｂｇａ基板
JP4544810B2 (ja) 2002-04-23 2010-09-15 日本特殊陶業株式会社 基板製造方法
US7388387B2 (en) * 2006-01-11 2008-06-17 Stratosphere Solutions, Inc. Method and apparatus for measurement of electrical resistance

Also Published As

Publication number Publication date
CN101377528A (zh) 2009-03-04
US20090058435A1 (en) 2009-03-05
US7880485B2 (en) 2011-02-01
EP2031413A2 (en) 2009-03-04
JP5034781B2 (ja) 2012-09-26
JP2009053033A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
CN101377528B (zh) 焊点的高灵敏度阻抗测量设备及其监控方法
US9329227B2 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
US8884630B2 (en) Active pin connection monitoring system and method
US9377504B2 (en) Integrated circuit interconnect crack monitor circuit
JP2020150116A (ja) 半導体装置およびその製造方法
TW200907380A (en) Semiconductor device, a method of manufacturing a semiconductor device and a testing method of the same
US10145904B2 (en) Multi-die integrated circuit device with overvoltage protection
US10418292B2 (en) Manufacturing method of semiconductor device, inspection device of semiconductor device, and semiconductor device
CN109557376B (zh) 电阻测定装置、基板检查装置以及电阻测定方法
CN107783005B (zh) 用于设备故障诊断的方法、装置、设备、系统及存储介质
US9699891B2 (en) Substrate and method for mounting semiconductor package
JP2007024659A (ja) 集積回路及び回路ボード
US8253420B2 (en) Integrated electrical circuit and test to determine the integrity of a silicon die
CN101825683B (zh) 集成电路装置与其测量系统和方法
JP2010278212A (ja) 電子部品用パッケージ、および電子部品用パッケージの異常検出方法
US8810252B2 (en) Solder joint inspection
JP2009141082A (ja) 半導体装置
KR101432925B1 (ko) 집적 회로의 부착을 위한 방법 및 장치
KR20130016765A (ko) 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법
KR20210060270A (ko) 전기적 불량을 검출하는 테스트 패턴들을 포함한 반도체 패키지 및 반도체 패키지 테스트 방법
JP5014943B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
JP2010216996A (ja) 半導体装置および該半導体装置の検査方法
JP2010185747A (ja) パネル及びｉｃチップの搭載状態の検査方法
JPH0252262A (ja) マルチチップパッケージの電気検査方法
JP2003139820A (ja) マルチチップモジュール及びそのチップ間接続テスト方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20140606