JPH0483343A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0483343A
JPH0483343A JP2197035A JP19703590A JPH0483343A JP H0483343 A JPH0483343 A JP H0483343A JP 2197035 A JP2197035 A JP 2197035A JP 19703590 A JP19703590 A JP 19703590A JP H0483343 A JPH0483343 A JP H0483343A
Authority
JP
Japan
Prior art keywords
solder
chip
bumps
solder bumps
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2197035A
Other languages
English (en)
Inventor
Ikuo Yoshida
吉田 育生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2197035A priority Critical patent/JPH0483343A/ja
Publication of JPH0483343A publication Critical patent/JPH0483343A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特にフリップチ
ップ(Flip Chiρ)方式により実装される半導
体集積回路装置に適用して有効な技術に関するものであ
る。
〔従来の技術〕
近年、ゲートアレイやマイクロコンピュータなどの論理
LSIは、その多機能化、高密度化に伴って外部端子(
人出力ピン)の数が急速に増大している。そのため、半
導体チップのボンディングバットにワイヤをボンディン
グして外部との接続を行うワイヤボンディング方式が限
界に達し、これに代わって、チップ上に半田などで構成
したバンプ電極を形成し、このバンプ電極を介してチッ
プを基板にフェイスダウンボンディングするフリップチ
ップ方式が注目されている。このフリップチップ方式に
ついては、例えば電気学会研究会資料(1989年3月
17日版)P46などに記載されている。
上記フリップチップ方式は、チップの周辺部のみならず
中央部にも端子を設けることができるので、チップの多
ビン化を促進することができ、かつチップ内部の配線長
を短くすることができるので、論理LSIの高速化を促
進することができるという利点がある。また、フリップ
チップ方式はチップを基板に実装する場合のみならず、
例えばパッケージ基板とキャップとから構成されるキャ
ビティ内にチップを気密封止したチップキャリヤ(Ch
ip Carrier)などを基板に実装する場合の外
部端子としても用いられる。
第2図は、特開昭62−249429号公報、特開昭6
3−310139号公報などに記載されたチップキャリ
ヤの断面構造を示している。このチップキャリヤlは、
セラミックからなるパッケージ基板2の主面の電極3上
に半田バンプ4を介して実装したチップ5をキャップ6
で気密封止したパッケージ構造を有している。上記キャ
ップ6は、高熱伝導性セラミックからなり、封止用半田
7によってパッケージ基板2の主面に接合されている。
キャップ6内に封止されたチップ5の背面(上面)は、
伝熱用半田8によってキャップ6の下面に接合されてい
る。これは、チップ5から発生する熱を伝熱用半田8を
通じてキャップ6に伝達するためである。パッケージ基
板2の内層には内部配線9が形成され、この内部配線9
を通じてパッケージ基板2の主面側の電極3と下面側の
電極3とが電気的に接続されている。パッケージ基板2
の下面側の電極3には、チップキャリヤ1をモジュール
基板などに実装する際の外部端子となる半田バンプ10
が接合される。
〔発明が解決しようとする課題〕
ところで現在、1チツプに設けられる半田バンプの数は
多いもので500〜500個程度であるが、LSIの多
機能化、高密度化がさらに進むと1チツプあたり100
0個以上の半田バンプが必要となってくる。ところが、
このような高・密度の半田バンプを有するチップにふい
ては、集積回路の消費電力増大に伴う熱的応力や、パッ
ケージ構造に起因する機械的応力などの歪により、半田
バンプの内部や、半田バンプとチップ(または基板)と
の接合部にクラックが生じて電気抵抗が増大するなど、
半田バンプの接続寿命の低下が深刻な問題となってくる
。そうなると、半導体集積回路装置の信頼性は、チップ
内部の素子特性や配線特性よりも、上記半田バンプの接
続寿命に依存するようになるため、半田バンプの接続寿
命を予知する技術が半導体集積回路装置の故障を未然に
防止する観点から不可欠となる。
本発明は、上記した課題に着目してなされたものであり
、その目的は、半田バンプの接続寿命を予知することの
できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
本願の一発明は、実装基板の主面に半田バンプを介して
チップをフェイスダウンボンディングした半導体集積回
路装置であって、上記半田バンプの接続特性の経時的変
動を診断するための検査用バンプを少なくとも一対備え
ているものである。
本願の他の発明は、上記一対の検査用バンプをチップの
周辺部に設けるものである。
〔作用〕
上記した手段によれば、検査用バンプの接続特性の経時
的な変動を診断することによって、通常の半田バンプの
接続寿命を予知することが可能となる。この場合、熱的
応力や機械的応力などの歪が集中し易いために半田バン
プの接続寿命が最も短くなると予想されるチップ周辺部
に上記検査用バンプを配置することにより、半田バンプ
の接続不良に起因する半導体集積回路装置の故障をより
確実に防止することができる。
〔実施例〕 第1図は、本実施例の半導体集積回路装置であるチップ
キャリヤ1をモジュール基板11に実装した状態を示す
断面図である。
チップキャリヤ1は、ムライトなどのセラミック材料か
らなるパッケージ基板2の主面の電極3上に半田バンプ
4を介して半導体チップ5をフェイスダウンボンディン
グし、このチップ5をキャップ6で気密封止したパッケ
ージ構造を備えている。上記キャップ6の寸法は、縦X
横が約10〜14m+nX10〜14は程度である。キ
ャップ6は、例えば窒化アルミニウム(A I N)な
どの高熱伝導性セラミックからなり、封止用半田7によ
ってパッケージ基板2の主面に接合されでいる。パッケ
ージ基板2の主面の周縁部およびキャップ6の脚部の下
面のそれぞれには、封止用半田7の濡れ性を向上させる
ための半田接合用メタライズ12が設けられている。上
記半田接合用メタライズ12は、例えばTi / N 
i / A uの複合金属膜からなる。上記キャップ6
内に封止されたチップ5の背面(上面)は、伝熱用半田
8によってキャップ6の下面に接合され、チップ5から
発生する熱が上記伝熱用半田8を通じてキャップ6に伝
達されるようになっている。上δ己伝熱用半田8の濡れ
性を向上させるため、キャップ6の下面(またはチップ
5の背面)には、半田接合用メタライズ12が設けられ
ている。キャップ6の上面には、必要に応じてヒートン
ンク(図示せず)などが搭載されるようになっている。
パッケージ基板2の内層には、例えばW(タングステン
)からなる内部配線9が形成され、この内部配線9を通
じてパッケージ基板2の主面側の電極3と下面側の電極
3とが電気的に接続されている。チップキャリヤ1は、
パッケージ基板2の下面側の電極3に接続された半田バ
ンプ10を介してモジュール基板11の主面の電極13
と電気的に接続されている。
上記チップキャリヤ1を組立てるには、まずチップ5の
主面の電極パッド14上に半田バンプ4を形成した後、
チップ5の主面を下方に向け、半田バンプ4をパッケー
ジ基板2の主面の電極3上に正確に位置決めする。この
位置決tは、チップマウント装置などの機械を用いて行
う。次に、チップ5が位置決めされた上記パッケージ基
板2を不活性ガス雰囲気のりフロー炉に移送し、この中
で半田バンプ4を加熱、再溶融することによってチップ
5をパッケージ基板2の主面にフェイスダウンボンディ
ングする。次に、封止用半田7を用いて上記パッケージ
基板2の主面にキャップ6を接合するとともに、伝熱用
半田8を用いてチップ5の背面をキャップ6の下面に接
合する。パッケージ基板2の主面にキャップ6を半田付
けするには、あらかじめパッケージ基板2の主面および
キャップ6の脚部に封止用半田7を設けておき、次いで
パッケージ基板2の主面にキャップ6を被せた後、リフ
ロー炉にて封止用半田7を加熱、再溶融する。このとき
、封止用半田7の濡れ広がり性を向上させるため、キャ
ップ6の上に錘りなどを載せて適度の荷重を印加する。
キャップ6をパッケージ基板2の主面に半田付けする作
業と、チップ5の背面をキャップ6の下面に半田付けす
る作業とは同一工程で行われる。従って、封止用半田7
と伝熱用半田8とは、溶融温度がほぼ等しい半田材料で
構成される。また、封止用半田7右よび伝熱用半田8は
、半田バンプ4を構成する半田よりも溶融温度の低い半
田で構成される。さもないと、リフロー炉内で封止用半
田7および伝熱用半田8を加熱、溶融する際に半田バン
プ4が再溶融し、キャップ6にかかる荷重によって半田
バンプ4が潰れてしまうために、隣り合った半田バンプ
4同士が短絡してしまうからである。このような理由か
ら、半田バンプ4は、例えば3〜4重量%程度のSnを
含有するP b / S n合金(溶融温度320〜3
30℃程度)などの半田で構成され、封止用半田7およ
び伝熱用半田8は、例えばIO重量%程度のSnを含有
するP b / S n合金(溶融温度−290〜31
0℃程度)などの半田で構成される。
上記のような方法で組立てたチップキャリヤ1をモジニ
ール基板11に実装するには、パッケージ基板2の下面
の電極3に半田バンプ10を接続し、この半田バンプ1
0をモジュール基板11の主面の電極13上に正確に位
置決めする。次に、チップキャリヤ1が位置決めされた
上記モジュール基板11を不活性ガス雰囲気のりフロー
炉に移送し、この中で上記半田バンプ10を加熱、再溶
融する。このとき、前記封止用半田7や伝熱用半田8の
再溶融を防止するため、上記半田パンプ10は、封止用
半田7や伝熱用半田8よりもさらに低融点の半田、例え
ば3.5重量%程度のAgを含有するS n / A 
g合金(溶融温度=220〜250℃程度)などにより
構成される。図示はしないが、上記モジュール基板11
の主面には、上記のような方法で実装されたチップキャ
リヤlが複数搭載され、所定のシステムが構成されてい
る。
本実施例のチップキャリヤ1は、キャップ6内に封止さ
れたチップ5の主面に一対の検査用半田バンプ4a、4
bを備えている。上記一対の検査用半田バンプ4a、4
bは、その他の半田バンプ4と同一組成、同一寸法の半
田で構成され、半田パンプ4をチップ5の電極パッド1
4上に形成する工程で同時に形成される。検査用半田バ
ンプ4a、4bが接続されている電極パッド14a、1
4bは、その他の半田バンプ4が接続される電極パッド
14とは異なり、チップ5の集積回路素子間を接続する
配線(図示せず)とは絶縁されている。すなわち、検査
用半田バンプ4a、4bは、チップ5の集積回路に信号
や電源を供給する外部端子としての機能を有していない
。上記電極パッド14a、14bは、チップ5の主面の
空領域に形成されている。
上記チップキャリヤ1のパッケージ基板2の主面には、
上記検査用半田バンプ4a、4bが接続される専用の電
極3a、3bが設けられている。
また、パッケージ基板2の下面にも、専用の電極3a、
3bが設けられている。パッケージ基板2の主面側の電
極3a、3bと下面側の電極3a。
3bとは、パッケージ基板2の内層に設けられた専用の
内部配線9a、9bを通じて電気的に接続されている。
パッケージ基板2の下面側の電極3a、3bは、半田バ
ンプ10,10を介してモジュール基板11の電極13
a、13bと電気的に接続されている。
特に制限はされないが、上記検査用半田バンプ4a、4
bが接続される電極パッド14a、14b間は、チップ
5内の専用の配![15を通じて電気的に接続されてい
る。上記配線15は、チップ5の集積回路素子間を接続
する他の配線とは絶縁されており、集積回路に信号や電
源を供給する配線としての機能を有していない。上記配
線15は、他の配線と同一の導電材料(例えばAf1合
金)で構成され、同一配線層の他の配線を形成する工程
で同時に形成される。この場合、配線15は、検査用半
田バンプ4a、4bよりも長い寿命を確保するため、そ
の断面積を他の配線の断面積よりも大きくする。また、
配線15の寿命を検査用半田バンプ4a、4bの寿命よ
りも長くするためには、配置115をCuのような信頼
度の高い材料で構成してもよい。
また、特に制限はされないが、上記検査用半田バンプ4
a、4bは、熱的応力や機械的応力などの歪が特に集中
し易いチップ50周辺部に配置されている。
チップ5の主面に上記一対の検査用半田バンプ4a、4
bを設けた本実施例のチップキャリヤ1によれば、下記
のような作用、効果を得ることができる。
(1)、上言己チップキャリヤ1(こおいては、チップ
5の発熱に伴う熱的応力や、パッケージ構造に起因する
機械的応力などの歪により、半田パンプ4の内部や、半
田パンプ4と電極パッド14との接合部(または半田パ
ンプ4と電極3との接合部)にクラックが生じて電気抵
抗が増大するなど、半田パンプ4の接続信頼性が経時的
に劣化してくる。
この場合、上記熱的応力や機械的応力などの歪は、外部
端子としての機能を有していない検査用半田バンプ4a
、4bにも同様に加わるたt、検査用半田バンプ4a、
4bの接続信頼性も経時的に劣化する。そこで、チップ
5内の配線15を通じて電気的に接続された検査用バン
プ4a、4b間の導通の有無や抵抗値の変動などを定期
的に検査し、検査用バンプ4a、4bの劣化の進行状況
を診断することにより、通常の半田バンプ4の接続寿命
を容易に予知することができる。このことにより、半田
バンプ4の接続不良を防止することができるので、上記
チップキャリヤlをモジニール基板11に実装したシス
テムの保守、点検が容易になり、システムの故障を未然
に防止することができる。
(2)、また、熱的応力や機械的応力などの歪が特に集
中し易いたtに半田パンプの接続寿命が最も短くなると
予想されるチップ5の周辺部に検査用半田バンプ4a、
4bを配置したことにより、半田バンプ4の接続不良を
確実に防止することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
前記実施例では、一対の検査用半田バンプ4a4b間を
チップ5内に設けた専用の配線15を通じて電気的に接
続し、検査用バンプ4a、4b間の導通の有無や抵抗値
の変動などを検査する場合について説明したが、前記チ
ップキャリヤ1は、半田パンプ4がキャップ6とパッケ
ージ基板2とに挟まれた構造となっているため、組立て
工程、あるいはチップ5の動作時に半田バンプ4が変形
し、隣りあった半田バンプ4.4同士が短絡する不良が
生じ得る。また、半田のマイグレーションによって、隣
りあった半田バンプ4,4同士が短絡する不良も生じ得
る。このような短絡不良を未然に防止するためには、検
査用半田パンプ4a。
4b間を絶縁しておき、その絶縁特性の経時的な変動を
定期的に検査するのが有効である。
前記実施例では、一対の検査用半田バンプ4a。
4bをチップ5の周辺部に配置した場合について説明し
たが、チップキャリヤ1の使用環境やパッケージ構造に
よっては、チップ5の周辺部以外の箇所の半田パンプ4
に接続不良が多発することもある。例えば動作中のチッ
プ5の温度分布を観察すると、チップ5の中央部が最も
高温となるたt1半田バンプ4に加わる熱的応力はチッ
プ5の中央部でかなり大きくなると予想される。そこで
、チップ5の周辺部のみならず、中央部にも別の検査用
半田バンプ4a、4bを配置することにより、半田パン
プ4の接続寿命をより確実に予知することができる。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるチップキャリヤに
適用した場合について脱すしたが、本発明はこれに限定
されるものではなく、少なくとも実装基板の主面に半田
パンプを介してチップをフェイスダウンボンディングし
た半導体集積回路装置に適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
実装基板の主面に半田パンプを介してチップをフェイス
ダウンボンディングした半導体集積回路装置であって、
上記チップに上記半田パンプの接続特性の経時的変動を
診断するための検査用バンプを少なくとも一対設けた本
発明の半導体集積回路装置によれば、上記検査用バンプ
の接続特性の経時的な変動を診断することによって、通
常の半田パンプの接続寿命を予知することが可能となる
ので、上言己半田バンプの接続不良に起因する半導体集
積回路装置の故障を未然に防止することができる。
【図面の簡単な説明】
第1図は、本発明の一実施例であるチップキャリヤ形半
導体集積回路装置の要部断面図、第2図は、従来のチッ
プキャリヤ形半導体集積回路装置の要部破断正面図であ
る。 1・・・チップキャリヤ、2・・・パッケージ基板、3
.3a、3b、13.13a、13b・・・電極、4.
10・・・半田パンプ、4a、4b・・・検査用半田パ
ンプ、5・・・半導体チップ、6・・・キャップ、7・
・・封止用半田、8・・・伝熱用半田、9.9a、9b
・・・内部配線、11・・・モジ、−ル基板、12・・
・半田接合用メタライズ、14.14a、14b・・・
電極パッド、15・・・配線。 代理人 弁理士 筒 井 大 和

Claims (1)

  1. 【特許請求の範囲】 1、実装基板の主面に半田バンプを介して半導体チップ
    をフェイスダウンボンディングした半導体集積回路装置
    であって、前記半田バンプの接続特性の経時的変動を診
    断するための、少なくとも一対の検査用バンプを備えて
    いることを特徴とする半導体集積回路装置。2、前記一
    対の検査用バンプは、半導体チップの周辺部に設けられ
    ていることを特徴とする請求項1記載の半導体集積回路
    装置。 3、前記一対の検査用バンプは、半導体チップ内の配線
    を介して電気的に接続されていることを特徴とする請求
    項1または2記載の半導体集積回路装置。
JP2197035A 1990-07-25 1990-07-25 半導体集積回路装置 Pending JPH0483343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2197035A JPH0483343A (ja) 1990-07-25 1990-07-25 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2197035A JPH0483343A (ja) 1990-07-25 1990-07-25 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0483343A true JPH0483343A (ja) 1992-03-17

Family

ID=16367656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2197035A Pending JPH0483343A (ja) 1990-07-25 1990-07-25 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0483343A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365978B1 (en) * 1999-04-02 2002-04-02 Texas Instruments Incorporated Electrical redundancy for improved mechanical reliability in ball grid array packages
JP2009053033A (ja) * 2007-08-27 2009-03-12 Fujitsu Ltd 半田バンプの高感度抵抗測定装置及び監視方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365978B1 (en) * 1999-04-02 2002-04-02 Texas Instruments Incorporated Electrical redundancy for improved mechanical reliability in ball grid array packages
JP2009053033A (ja) * 2007-08-27 2009-03-12 Fujitsu Ltd 半田バンプの高感度抵抗測定装置及び監視方法

Similar Documents

Publication Publication Date Title
KR0161365B1 (ko) 전자 부품 및 전자 부품 접속 구조체
JP3704864B2 (ja) 半導体素子の実装構造
KR0168463B1 (ko) 분리가능한 금속 결합 방법
KR100294958B1 (ko) 반도체소자의장착구조
JP3262497B2 (ja) チップ実装回路カード構造
KR100294968B1 (ko) 반도체기판용다층땜납밀봉밴드및그제조방법
JP2570637B2 (ja) Mcmキャリア
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP2002289768A (ja) 半導体装置およびその製法
JPH10308465A (ja) 半導体基板用の鋳造金属シール
JP5214936B2 (ja) 半導体装置
CN100394566C (zh) 半导体封装物及其制造方法
KR20000035020A (ko) 소형화된 반도체 패키지 장치
JP2008507126A (ja) 外部のボード上の組立部品及び組立部品を設ける方法
JP2928484B2 (ja) Icチップの試験のための方法および装置
JPH0483343A (ja) 半導体集積回路装置
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JPH0888297A (ja) 電子部品および電子部品接続構造体
JPH0582061B2 (ja)
JP3193100B2 (ja) 半導体装置
JPH03116838A (ja) 半導体集積回路装置およびその製造方法
KR102264850B1 (ko) 전력 반도체 칩 및 전력 반도체 모듈
JP2000307016A (ja) 半導体装置、半導体モジュール及びその製造方法
JPH0773110B2 (ja) 半導体集積回路装置
JPH07142490A (ja) 半導体集積回路装置およびその製造方法