JP2010185747A - パネル及びｉｃチップの搭載状態の検査方法 - Google Patents

Abstract

【課題】チップの実装面積を抑えられるようにする。
【解決手段】液晶ディスプレイパネル２の表示領域から引き回された複数の引出配線５４及び液晶ディスプレイパネル２上に形成された中継配線５５，５６の上からＩＣチップ３を液晶ディスプレイパネル２の上にフリップチップ実装して、ＩＣチップ３の下面に形成されて互いに導通した複数の電源電圧用端子３２を中継配線５５，５６に接続するとともに、ＩＣチップ３の下面に形成された複数の出力端子３１を複数の引出配線５４にそれぞれ接続する。その後、中継配線５５と中継配線５６との間の抵抗値を測定し、その測定抵抗値に基づきＩＣチップ３の搭載状態の良否を判断する。
【選択図】図４

Description

本発明は、パネル及びＩＣチップの搭載状態の検査方法に関する。

液晶ディスプレイ、ルミネッセンスディスプレイ等の薄型表示装置には、ディスプレイパネル上に駆動用のＩＣチップをフリップチップ実装したものがある（例えば、特許文献１参照）。

フリップチップ実装法とは、ＡＣＦ（異方導線性フィルム）、ＡＣＰ（異方導電性ペースト）、ＮＣＦ（非導電性フィルム）又はＮＣＰ（非導電性ペースト）をディスプレイパネル等の接合対象とＩＣチップとの間に挟み込んで熱圧着することによって、ＩＣチップを接合対象の上にボンディングする方法である。

ＩＣチップを接合対象にフリップチップ実装すると、ＩＣチップの下面に形成されたバンプ状の端子が、接合対象に形成された配線に接続される。ＡＣＦ又はＡＣＰを用いた場合には、ＩＣチップの端子がＡＣＦ又はＡＣＰ内の導電性微粒子を介して接合対象の配線に接続される。ＮＣＦ又はＮＣＰを用いた場合には、ＩＣチップの端子が接合対象の配線に接触する。

ところで、何らかの理由により、ＩＣチップの端子と接合対象の配線との間に接続不良が発生することがある。そこで、フリップチップ実装後に、ＩＣチップの搭載状態の検査を行っている（例えば、特許文献１参照）。

特許文献１においては、ＩＣチップ（５）の下面には、信号の入力用又は出力用の端子（２１、２２）のほかに一対の検査用端子（２６，２６）が設けられている。一方、接合対象の液晶ディスプレイパネル（１）には、信号の入力用又は出力用の端子（１３，１４）のほかに検査用端子（１８）が設けられている。このようなＩＣチップ（５）を液晶ディスプレイパネル（１）にフリップチップ実装する。そうすると、ＩＣチップ（５）の入力用又は出力用の端子（２１、２２）が液晶ディスプレイパネル（１）の入力用又は出力用の端子（１３，１４）に一対一で接続されるとともに、ＩＣチップ（５）の一対の検査用端子（２６，２６）が液晶ディスプレイパネル（１）の１つの検査用端子（１８）に接続される。その後、検査専用の電圧検出用端子（１５〜１７）に出力された電圧によって、ＩＣチップ（５）の一対の検査用端子（２６，２６）の一方から液晶ディスプレイパネル（１）の検査用端子（１８）を経由して一対の検査用端子（２６，２６）の他方までの間の抵抗値を測定する。その測定値からＩＣチップ（５）の搭載状態の良否を判断することができる。

特開２００１−１３５６７９号公報

しかしながら、特許文献１に記載の方法では、液晶ディスプレイパネル（１）に検査専用の電圧検出用端子（１５〜１７）が設けられ、これらに対応する検査専用の電圧検出用端子（２３〜２５）がＩＣチップ（５）に設けられているから、ＩＣチップ（５）の実装面積が大きくなってしまう。
そこで、本発明が解決しようとする課題は、チップの実装面積を抑えることである。

以上の課題を解決するために、本発明のＩＣチップの搭載状態の検査方法は、
基板上に設けられ、電源電圧が入力される複数の中継配線の一方と他方との間の電圧、又は基板上に設けられた複数の表示用信号が入力される中継配線の一方と他方との間の電圧に基づいて、前記中継配線に接続されたＩＣチップの前記基板への搭載状態を検査することを特徴とする。
前記複数の中継配線は、全て等電位の電源電圧が入力されるための配線であることが好ましい。
前記中継配線は、前記基板に設けられた画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための電源電圧が供給される配線であることが好ましい。
また、本発明の他のＩＣチップの搭載状態の検査方法は、
基板上に設けられ、電源電圧が入力される複数の中継配線が、可撓性配線シートの複数の電源電圧供給配線にそれぞれ接続され、前記複数の電源電圧供給配線間の電圧に基づいてＩＣチップの前記基板への搭載状態を検査することを特徴とする。

本発明のＩＣチップが搭載された基板を有するパネルにおいて、
前記基板には、前記ＩＣチップにそれぞれ接続され、且つ等電圧の電源電圧が供給される複数の中継配線が設けられていることを特徴とする。
前記複数の中継配線は、前記基板に設けられた画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための電源電圧が供給される配線であることが好ましい。
前記複数の中継配線は、可撓性配線シートの電源電圧供給配線によって相互に接続されていることが好ましい。
前記複数の中継配線は、可撓性配線シートの複数の電源電圧供給配線にそれぞれ接続されていることが好ましい。

本発明によれば、チップの実装面積を抑えることができる。

液晶表示装置の平面図である。 液晶表示装置の概略断面図である。 チップの下面図である。 液晶ディスプレイパネルの表示領域の周囲の平面図である。 可撓性配線シートの端部の平面図である。 液晶ディスプレイパネルに搭載されたチップの搭載状態の良否を検査している状態を示した概略断面図である。 液晶ディスプレイパネルに搭載されたチップの搭載状態の良否を検査している状態における等価回路図である。 可撓性配線シートの概略平面図である。 液晶ディスプレイパネルに搭載されたチップの搭載状態と、中継配線と可撓性配線シートとの接続状態の良否を検査している状態における等価回路図である。 液晶ディスプレイパネルの表示領域の周囲の平面図である。

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

図１は、液晶表示装置１の平面図である。図２は、液晶表示装置１の概略断面図である。この液晶表示装置１は、液晶ディスプレイパネル２と、液晶ディスプレイパネル２の上に表面実装されたＩＣチップ３と、液晶ディスプレイパネル２に接続された可撓性配線シート４と、を備える。

液晶ディスプレイパネル２は、アクティブマトリクス駆動方式のものである。液晶ディスプレイパネル２においては、ガラス等の上基板６がガラス等の下基板５の上に貼り合わせられ、シール材１０が上基板６の縁部分に沿った状態で下基板５と上基板６との間に介在し、液晶９が下基板５と上基板６との間でシール材１０によって囲まれた空間に封入されている。

下基板５のサイズは上基板６のサイズよりも大きく、図１に示すようにＩＣチップ３を実装するための下基板５の周辺部５１が下基板５の縁から突出している。下基板５と上基板６が重なった部分が表示領域である。下基板５の上面であって表示領域内には、複数の走査線が互いに平行となって横方向に延びるように設けられている。また、下基板５の上面であって表示領域内には、複数の信号線が互いに平行となって縦方向に延びるように設けられている。そして、下基板５の表示領域内において、走査線と信号線の各交差部に単数もしくは複数の薄膜トランジスタを備えた画素回路が形成されている。走査線は、例えば、横方向に配列された各画素回路内の薄膜トランジスタのゲート電極に接続され、信号線は、例えば、縦方向に配列された各画素回路内の薄膜トランジスタのソース、ドレイン電極の一方に接続され、各薄膜トランジスタのソース、ドレイン電極の他方には、ＩＴＯ等の可視光に対し透明な画素電極がそれぞれ接続されている。また、上基板６には、これら画素電極と対向するようにＩＴＯ等の可視光に対し透明な一枚の共通電極が配置され、下基板５の画素電極と上基板６の共通電極との間に液晶９が介在されている。

走査線及び信号線の端部は、表示領域から周辺部５１に引き回されている。図１に示された引き回し配線群５２は、複数の走査線及び信号線と、ＩＣチップ３とをそれぞれ接続するための配線である。
引き回し配線群５２のうち、左側に位置する走査線用引き回し配線群５２ａが、液晶ディスプレイパネル２の表示領域の上半分の走査線群に接続されており、右側に位置する走査線用引き回し配線群５２ｂが、液晶ディスプレイパネル２の表示領域の下半分の走査線群に接続されている。
引き回し配線群５２のうち、走査線用引き回し配線群５２ａ及び走査線用引き回し配線群５２ｂに挟まれた信号線用引き回し配線群５２ｃは、表示領域の全ての信号線に接続されている。

ＩＣチップ３には、液晶ディスプレイパネル２を駆動するドライバが内蔵され、走査線及び信号線に適宜信号を出力する。ＩＣチップ３は、下基板５の周辺部５１の上面にフリップチップボンディング法によって実装されている。ＩＣチップ３の下面と下基板５の上面の間には、ＡＣＦ（異方導線性フィルム）又はＡＣＰ（異方導電性ペースト）が介在し、ＩＣチップ３の下面と下基板５の上面が例えばＡＣＦ（異方導線性フィルム）又はＡＣＰ（異方導電性ペースト）によってボンディングされている。そのＡＣＦ又はＡＣＰに含まれた導電性粒子が、ＩＣチップ３の下面に形成された複数の端子と下基板５の上面に形成された引き回し配線群５２との間に介在し、導電性粒子によってＩＣチップ３の下面に形成された複数の端子と下基板５の上面に形成された引き回し配線群５２が電気的に接合され、その周囲をアンダーフィル（絶縁性樹脂）で封止してもよい。
なお、ＮＣＦ（非導電性フィルム）又はＮＣＰ（非導電性ペースト）がＩＣチップ３の下面と下基板５の上面の接合に用いられてもよい。この場合、ＩＣチップ３の複数の端子と下基板５の引き回し配線群５２とが直接接合され、接合されている部分の周囲がＮＣＦ又はＮＣＰによって封止され、ＩＣチップ３の下面と下基板５の上面がＮＣＦ又はＮＣＰによって接着されている。

可撓性配線シート４は、いわゆるＦＰＣ（Flexible Printed Circuit）といわれるものであって、ＩＣチップ３に外部回路からの電源電圧や信号を供給するための配線が設けられているシートである。可撓性配線シート４の端部は、下基板５の周辺部５１の上面にフリップチップボンディング法によって実装されている。可撓性配線シート４の下面と下基板５の上面との間には例えばＡＣＦ又はＡＣＰが介在し、可撓性配線シート４の下面と下基板５の上面がＡＣＦ又はＡＣＰによってボンディングされている。そのＡＣＦ又はＡＣＰに含まれる導電性粒子によって可撓性配線シート４の電源電圧供給配線４１，４２を含む配線群と下基板５の中継配線５５〜５７を含む配線群５９が電気的に接合され、その周囲をアンダーフィルで封止してもよい。
なお、ＮＣＦ（非導電性フィルム）又はＮＣＰ（非導電性ペースト）が可撓性配線シート４の下面と下基板５の上面の接合に用いられてもよい。この場合、可撓性配線シート４の電源電圧供給配線４１，４２を含む配線群と下基板５の中継配線５５〜５７を含む配線群５９が直接接合され、接合されている部分の周囲がＮＣＦ（非導電性フィルム）又はＮＣＰ（非導電性ペースト）によって封止され、可撓性配線シート４の下面と下基板５の上面がＮＣＦ又はＮＣＰによって接着されていている。

図３は、ＩＣチップ３の下面図である。図３に示すように、ＩＣチップ３の下面の長辺の第一周縁部には、複数の出力端子３１が設けられ、第一周縁部に対向する長辺に位置する第二周縁部には、３つの電源電圧用端子３２及び４つの電源電圧用端子３３が設けられている。これら端子３１〜３３は、凸状に設けられた金バンプである。電源電圧用端子３２及び電源電圧用端子３３は、出力端子３１と同じ長辺の周縁部に配置されていないので、ＩＣチップ３が電源電圧用端子３２及び電源電圧用端子３３の分だけ、長辺方向に長くする必要がない。

このように、複数の出力端子３１は、引き回し配線群５２に対応するＩＣチップ３の一辺に沿って配列されている。これら出力端子３１からは別々の信号が出力される。
３つの電源電圧用端子３２は、ＩＣチップ３の一辺に沿って配列されている。これら電源電圧用端子３２は、ＩＣチップ３の内部のチャージポンプ回路等を用いて、画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための正電圧である電源電圧Ｖｄｄを外部回路からＩＣチップ３内部のドライバに入力するものである。また、これら電源電圧用端子３２は、ＩＣチップ３の内部の配線３４によって互いに導電している。なお、電源電圧用端子３２の数は３つに限るものではなく、十分電気的に接続できれば、単数でも３つ以外の複数であってもよい。
４つの電源電圧用端子３３は、ＩＣチップ３の一辺に沿って配列されている。これら電源電圧用端子３３は、ＩＣチップ３の内部のチャージポンプ回路等を用いて、画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための負電圧または接地電圧である電源電圧Ｖｓｓを外部回路からＩＣチップ３内部のドライバに入力するものである。また、これら電源電圧用端子３３は、ＩＣチップ３の内部の配線３５によって互いに導電している。なお、電源電圧用端子３３の数は４つに限るものではなく、十分電気的に接続できれば、単数でも４つ以外の複数であってもよい。
また、ＩＣチップ３は、データ信号生成用電源の入力端子として、ロジック系の正電圧である電源電圧Ｖｄｄ入力端子、出力アンプ電源であるアナログ系の正電圧電源ＶＳＨ入力端子、及びロジック系及びアナログ系の負電圧電源Ｖｓｓ入力端子を有してもよく、信号生成用電源の入力端子として、選択信号Ｈレベル用正電圧電源ＶＧＨ入力端子、選択信号Ｌレベル用負電圧電源ＶＧＬ入力端子及び接地電位レベル基準電圧電源Ｖｓｓ入力端子を有してもよい。
この場合、電源電圧用端子３２は、上記ロジック系の正電圧である電源電圧Ｖｄｄ入力端子、出力アンプ電源であるアナログ系の正電圧電源ＶＳＨ入力端子、選択信号Ｈレベル用正電圧電源ＶＧＨ入力端子、選択信号Ｌレベル用負電圧電源ＶＧＬ入力端子のいずれでもよく、また、電源電圧用端子３３は、ロジック系及びアナログ系の負電圧電源Ｖｓｓ入力端子、接地電位レベル基準電圧電源Ｖｓｓ入力端子のいずれでもよい。

図４は、下基板５の上面のうちＩＣチップ３が搭載される領域及びその周囲を示した図面である。図４において二点鎖線で囲まれる領域５３は、ＩＣチップ３が搭載される領域である。図１に示された引き回し配線群５２を成す複数の引出配線５４が、領域５３にまで引き回されている。これらの引出配線５４は、走査線や信号線の端部である。これら引出配線５４の端が、領域５３内において横方向に揃っている。領域５３内にＩＣチップ３がフリップチップ実装された状態では、１本の引出配線５４につき１つの出力端子３１が接続されている。

また、図４において一点鎖線の下の領域５８は、可撓性配線シート４の端部が接続される領域である。３本の帯状の中継配線５５〜５７が、領域５８から領域５３にかけて引き回されるように形成されている。中継配線５５〜５７は、下基板５の周辺部５１の上面に形成されている。

領域５３内にＩＣチップ３がフリップチップ実装された状態では、１つの電源電圧用端子３２が第１の中継配線５５の一端部に接続され、他の２つの電源電圧用端子３２が第２の中継配線５６の一端部に接続され、４つの電源電圧用端子３３が第３の中継配線５７の一端部に接続されている。第１の中継配線５５及び第２の中継配線５６には、ともに正の電源電圧Ｖｄｄが供給され、ともに等しい電圧が第１の中継配線５５及び第２の中継配線５６に供給されている。

図５は、可撓性配線シート４の端部の平面図である。図５に示すように、可撓性配線シート４には、電源電圧供給配線４１，４２が形成されている。電源電圧供給配線４１，４２は、可撓性配線シート４の一方の端部から他方の端部にかけて引き回されるように形成されている。領域５８内に可撓性配線シート４の端部がボンディングされた状態では、第１の中継配線５５の端部及び第２の中継配線５６の端部が共通の電源電圧供給配線４１の端部に接続され、第３の中継配線５７の端部が電源電圧供給配線４２の端部に接続されている。なお、電源電圧供給配線４１の端部は三ツ股に分岐し、これらの枝部４１ａ〜４１ｃのうち枝部４１ａが第１の中継配線５５の端部に接続され、枝部４１ｂ，４１ｃが第２の中継配線５６の端部に接続されている。また、電源電圧供給配線４２の一方の端部が四ツ股に分岐し、これらの枝部４２ａ〜４２ｄが第３の中継配線５７の端部に接続されている。

液晶表示装置１の製造方法及びその製造の際に行う検査方法について説明する。
まず、ＩＣチップ３及び可撓性配線シート４を準備する。

また、予め中継配線５５〜５７及び引出配線５４が形成された液晶ディスプレイパネル２を準備する。ここで、液晶ディスプレイパネル２を製造するに際して、第一導電膜を堆積後、フォトリソグラフィー法・エッチング法によって画素回路のゲート電極とともに走査線をパターニングし、さらに絶縁膜を介して第二導電膜を堆積後、フォトリソグラフィー法・エッチング法によって画素回路のソース、ドレイン電極とともに信号線をパターニングし、そのパターニングと同時に中継配線５５〜５７もパターニングする。即ち、走査線又は信号線の元となる導電膜をフォトリソグラフィー法・エッチング法によって形状加工すると、走査線又は信号線とともに中継配線５５〜５７を形成することができる。

次に、下基板５の上面のうち領域５３の上にＩＣチップ３をＡＣＦ、ＡＣＰ、ＮＣＦ又はＮＣＰを用いてフリップチップ実装する。

ＡＣＦを用いる場合には、下基板５の上面のうち領域５３の上にＡＣＦを載せ、そのＡＣＦの上にＩＣチップ３を載せ、ＩＣチップ３と下基板５との間にＡＣＦを挟み、ＩＣチップ３と下基板５を熱圧着し、ＡＣＦによってＩＣチップ３を下基板５にボンディングする。ＩＣチップ３を載せる際には、ＩＣチップ３の位置を調整し、１本の引出配線５４につき１つの出力端子３１を重ねる。更には、１つの電源電圧用端子３２を第１の中継配線５５の一端部に重ね、他の２つの電源電圧用端子３２を第２の中継配線５６の一端部に重ね、４つの電源電圧用端子３３を第３の中継配線５７の一端部に重ねる。

下基板５の上面のうち領域５３の上にＩＣチップ３を実装することによって、引出配線５４の端部と出力端子３１をＡＣＦ内の導電性粒子を介して接続し、１つの電源電圧用端子３２と第１の中継配線５５の端部をＡＣＦ内の導電性粒子を介して接続し、他の２つの電源電圧用端子３２と第２の中継配線５６の端部をＡＣＦ内の導電性粒子を介して接続し、４つの電源電圧用端子３３と第３の中継配線５７の端部をＡＣＦ内の導電性粒子を介して接続する。

ＡＣＰを用いる場合には、下基板５の上面のうち領域５３の上にＡＣＰを塗布し、硬化したＡＣＰの上にＩＣチップ３を載せ、ＩＣチップ３と下基板５との間にＡＣＰを挟み、ＩＣチップ３と下基板５を熱圧着し、ＡＣＰによってＩＣチップ３を下基板５にボンディングする。これによって、引出配線５４の端部と出力端子３１をＡＣＰ内の導電性粒子を介して接続し、１つの電源電圧用端子３２と第１の中継配線５５の端部をＡＣＰ内の導電性粒子を介して接続し、他の２つの電源電圧用端子３２と第２の中継配線５６の端部をＡＣＰ内の導電性粒子を介して接続し、４つの電源電圧用端子３３と第３の中継配線５７の端部をＡＣＰ内の導電性粒子を介して接続する。この後、ＩＣチップ３の下部の空間に封止用のアンダーフィルを形成する。なお、ＡＣＦ、ＡＣＰのいずれも使用することなく、上述のように、重ねて直接ＩＣチップ３を引出配線５４や中継配線５５〜５７と接続してもよい。

ＮＣＦを用いる場合には、下基板５の上面のうち領域５３の上にＮＣＦを載せ、そのＮＣＦの上にＩＣチップ３を載せ、ＩＣチップ３と下基板５を熱圧着し、ＮＣＦによってＩＣチップ３を下基板５にボンディングする。熱圧着によって引出配線５４の端部と出力端子３１を接触させ、１つの電源電圧用端子３２と第１の中継配線５５の端部を接触させ、他の２つの電源電圧用端子３２と第２の中継配線５６の端部を接触させ、４つの電源電圧用端子３３と第３の中継配線５７の端部を接触させ、これら端子３１，３２，３３の間にＮＣＦが溶解してなる絶縁膜が充填される。

ＮＣＰを用いる場合には、下基板５の上面のうち領域５３の上にＮＣＰを塗布し、そのＮＣＰの上からＩＣチップ３を下基板５へ圧着し、そのＮＣＰを熱により硬化させて、ＮＣＰによってＩＣチップ３を下基板５にボンディングする。熱圧着によって引出配線５４の端部と出力端子３１を接触させ、１つの電源電圧用端子３２と第１の中継配線５５の端部を接触させ、他の２つの電源電圧用端子３２と第２の中継配線５６の端部を接触させ、４つの電源電圧用端子３３と第３の中継配線５７の端部を接触させ、これら端子３１，３２，３３の間にＮＣＰが充填される。

フリップチップ実装後、ＩＣチップ３の搭載状態の検査を行う。即ち、第１の中継配線５５及び第２の中継配線５６にそれぞれコンタクトプローブ９１、９１を当接し、正常な搭載状態であれば、第１の中継配線５５と第２の中継配線５６との間に所定の電位差の範囲となるような電流を、第１の中継配線５５及び第２の中継配線５６の一方から他方に流し、第１の中継配線５５及び第２の中継配線５６間の電圧を測定することで、第１の中継配線５５と第２の中継配線５６との間の電気抵抗値を算出し、その測定抵抗値からＩＣチップ３の搭載状態の良否を判定する。例えば、測定抵抗値が基準範囲内に収まれば、ＩＣチップ３の搭載状態が良好であると判定し、測定抵抗値が基準範囲内に収まらなければ、ＩＣチップ３の搭載状態が不良であると判定する。

ここで、図６に示すように、コンタクトプローブ９１のアース用のピン９２を第１の中継配線５５の所定の位置に接触させ、定電流源用のピン９２を第２の中継配線５６の所定の位置に接触させ、抵抗測定回路９３によって第１の中継配線５５と第２の中継配線５６との間の電気抵抗値を測定する。図７に示すように、抵抗測定回路９３においては、定電流源から定電流を供給すると、第１の中継配線５５と第２の中継配線５６との間の合成抵抗に応じた電圧が発生し、その電圧が電圧計で測定される。第１の電源電圧用端子３２と第１の中継配線５５の端部との間に挟まれた導電性粒子による接触抵抗値をＲ１とし、第２の電源電圧用端子３２と第２の中継配線５６の端部との間に挟まれた導電性粒子による接触抵抗値をＲ２とし、第３の電源電圧用端子３２と第２の中継配線５６の端部との間に挟まれた導電性粒子による接触抵抗値をＲ３とすると、抵抗値Ｒ１、Ｒ２、Ｒ３の合成抵抗が測定抵抗値として測定される。なお、第１の中継配線５５及び第２の中継配線５６の各配線抵抗やＩＣチップ３内部の電源電圧用端子３２間抵抗は設計によって設定された既知の固有値であり、また、第１の中継配線５５及び第２の中継配線５６と、コンタクトプローブ９１、９１との接触抵抗も一定値に固定するよう設定されているため、これらの抵抗値から抵抗値Ｒ１、Ｒ２、Ｒ３の合成抵抗のみを算出することが可能となっている。

ＩＣチップ３の搭載状態が良好であれば、導電性粒子が適度に潰れて第１の中継配線５５や第２の中継配線５６と接触する表面の面積や第１の電源電圧用端子３２と接触する表面の面積が増大し、抵抗値Ｒ１、Ｒ２、Ｒ３の合成抵抗が十分低くなり、抵抗値Ｒ１、Ｒ２、Ｒ３が適切な範囲の値になり、測定抵抗値が基準範囲内に収まる。一方、ＩＣチップ３の圧着が全体的に不十分或いは圧着に偏りが生じると、導電性粒子が高さ方向に十分導通できなかったりして、抵抗値Ｒ１、Ｒ２、Ｒ３の少なくともいずれかが高くなって合成抵抗が不適切な値になり、測定抵抗値が基準範囲内に収まらずＩＣチップ３の搭載状態が不良とみなすことができる。なお、ＮＣＦ又はＮＣＰを用いた場合、第１の電源電圧用端子３２と第１の中継配線５５の端部との間の接触抵抗値がＲ１に相当し、第２の電源電圧用端子３２と第２の中継配線５６の端部との間に接触抵抗値がＲ２に相当し、第３の電源電圧用端子３２と第２の中継配線５６の端部との間に接触抵抗値がＲ３に相当する。

上述した検査によってＩＣチップ３の搭載状態が良好であると判定したら、下基板５の上面のうち領域５８の上に可撓性配線シート４の端部をＡＣＦ又はＡＣＰによりボンディングする。これにより、電源電圧供給配線４１の端部を中継配線５５及び中継配線５６の端部に導電性粒子を介して接続し、電源電圧供給配線４２の端部を第３の中継配線５７の端部に導電性粒子を介して接続する。

以上のように、本実施の形態によれば、複数の電源電圧用端子３２がＩＣチップ３の内部で導電しており、ＩＣチップ３に電源電圧を供給するための配線が２本の中継配線５５，５６に分かれているため、中継配線５５，５６間の抵抗値を測定することで、電源電圧用端子３２の接続状態の良否を判断することができる。

複数の電源電圧用端子３２や中継配線５５，５６は、液晶ディスプレイパネル２を駆動する際に実際に用いられるものである。従って、電源電圧用端子３２や中継配線５５，５６の接続状態の良否を直接的に判断することができる。

また、複数の電源電圧用端子３２に接続された２本の中継配線５５，５６の間の抵抗値を測定し、ＩＣチップ３の下面における引き回し配線群５２に対応する長辺の第一周縁部と反対側の長辺に位置する第二周縁部に、電源電圧用端子３２を設けたので、ＩＣチップ３の実装面積の増大を抑えることができるとともに、検査に用いる回路をＩＣチップ３の内部に設ける必要がなくなる。

〔第２の実施の形態〕
下基板５の上面の領域５８の上に可撓性配線シート４の端部をフリップチップボンディングした後に、抵抗値の測定をしてもよい。以下、具体的に説明する。なお、以下に説明すること以外については、上記第１の実施の形態と同様である。

可撓性配線シート４のボンディング後にも抵抗値を測定できるようにするために、図８に示すように、電源電圧供給配線４１の代わりに２本の電源電圧供給配線１４１，１４２が可撓性配線シート４に設けられている。これら電源電圧供給配線１４１，１４２は、可撓性配線シート４の一方の端部から他方の端部にかけて引き回されるように形成されている。

この可撓性配線シート４の一端部を下基板５の上面のうち領域５８の上にＡＣＦ又はＡＣＰによりボンディングする。こうすることで、電源電圧供給配線１４１の一端部１４１ａを第１の中継配線５５の端部に導電性粒子を介して接続し、電源電圧供給配線１４２の二股に分かれた一端部１４２ａ，１４２ｂを第２の中継配線５６の端部に導電性粒子を介して接続し、電源電圧供給配線４２の端部を第３の中継配線５７の端部に導電性粒子を介して接続する。

可撓性配線シート４のボンディング後、電源電圧供給配線１４１の他端部１４１ｂと電源電圧供給配線１４２の他端部１４２ｃとの間の抵抗値を抵抗測定回路９３によって測定する。ここで、図９に示すように、電源電圧供給配線１４１の一端部１４１ａと第１の中継配線５５の端部との間に挟まれた抵抗値をＲ４とし、電源電圧供給配線１４２の一端部１４２ａと第２の中継配線５６の端部との間に挟まれた抵抗値をＲ５とし、電源電圧供給配線１４２の一端部１４２ｂと第２の中継配線５６の端部との間に挟まれた抵抗値をＲ６とすると、抵抗値Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６の合成抵抗が測定抵抗値に基づいて算出できる。ＩＣチップ３の搭載状態の良否に加えて、可撓性配線シート４のボンディング状態も、測定抵抗値に基づき判断することができる。

〔第３の実施の形態〕
上記第１、第２の実施形態では、端子３２、３２は、検査後に電源電圧が供給される端子であったが、代わりに電源電圧以外の表示用信号の入出力がされる端子であってもよい。それに伴い、配線４１，１４１，１４２は、表示用信号の入出力に用いられる配線となる。端子３２、３２間はＩＣチップ３の内部配線３４で導通しており、内部配線３４の内部抵抗が固有値に設定されているので容易に抵抗値を測定でき、ＩＣチップ３の搭載状態の良否を判定することができる。
これ以外については、第１又は第２の実施形態と同様である。

〔第４の実施の形態〕
上記第１、第２の実施形態では、ＩＣチップ３の下面に複数の電源電圧用端子３２が形成され、これらの電源電圧用端子３２が内部配線３４によって互いに導電し（図３参照）、これらの電源電圧用端子３２のうち少なくとも１つをフリップチップ実装によって第１の中継配線５５の端部に接続し、他をフリップチップ実装によって第２の中継配線５６の端部に接続する（図４参照）。それに対して、本実施形態では、複数の電源電圧用端子３２の代わりにＩＣチップ３の下面に１つの電源電圧用端子３２のみが形成され、その電源電圧用端子３２をフリップチップ実装によって第１の中継配線５５及び第２の中継配線５６の両方の端部に接続する（図１０参照）。こうした場合でも、第１の中継配線５５と第２の中継配線５６との間の電気抵抗値を測定し、その測定抵抗値からＩＣチップ３の搭載状態の良否を判定することができる。
なお、端子３２は、電源電圧が供給される端子ではなく、信号の入出力がされる端子であってもよい。
これ以外については、第１又は第２の実施形態と同様である。

〔第５の実施の形態〕
上記第１〜第４の実施形態では、中継配線５５，５６間の電圧を測定してＩＣチップ３の搭載状態の良否を判定していた。それに対して、中継配線５５，５６での電圧測定の代わりに、図４においてこの中継配線５７を左右２つに分割し、４つの電源電圧用端子３３のうち少なくとも１つをフリップチップ実装によって一方の中継配線分割体に接続し、他をフリップチップ実装によって他方の中継配線分割体に接続する。そうすると、ＩＣチップ３のフリップチップ実装後に、これら中継配線分割体の間の電圧から抵抗値を測定することによって、その測定抵抗値からＩＣチップ３の搭載状態の良否を判定することができる。この場合、中継配線５５，５６に分割される必要はない。
これ以外については、第１〜第４の何れかの実施形態と同様である。

〔第６の実施の形態〕
上記第１〜第６の実施形態では、金バンプを用いてＡＣＦ、ＡＣＰ、ＮＣＦ又はＮＣＰを用いたフリップチップ実装法によってＩＣチップ３を下基板５上に実装する。それに対して、金バンプの代わりに低融点金属接合を用いたフリップチップ実装法によってＩＣチップ３を下基板５上に実装してもよい。以下、低融点金属接合を用いたフリップ実装法の一例について説明する。

まず、ＩＣチップ３の下面に溶融金属を点着して、ＩＣチップ３の下面にバンプ状の複数の出力端子３１、３つの電源電圧用端子３２及び４つの電源電圧用端子３３を形成する。溶融金属として半田を用いれば、これら出力端子３１、電源電圧用端子３２及び電源電圧用端子３３は半田バンプである。
次に、ＩＣチップ３の下面を下基板５の上面に向けて、ＩＣチップ３を下基板５の上面のうち領域５３に載せる。ＩＣチップ３を載せる際には、ＩＣチップ３の位置を調整し、１本の引出配線５４につき１つの出力端子３１を重ね、１つの電源電圧用端子３２を第１の中継配線５５の一端部に重ね、他の２つの電源電圧用端子３２を第２の中継配線５６の一端部に重ね、４つの電源電圧用端子３３を第３の中継配線５７の一端部に重ねる。
次に、出力端子３１、電源電圧用端子３２及び電源電圧用端子３３を加熱して、これらを溶融させ、ＩＣチップ３を下基板５にフェースダウンする。これにより、出力端子３１を引出配線５４の端部に接合し、１つの電源電圧用端子３２を第１の中継配線５５の端部に接合し、他の２つの電源電圧用端子３２を第２の中継配線５６の端部に接合し、４つの電源電圧用端子３３を第３の中継配線５７の端部に接合する。
これ以外については、第１〜第５の何れかの実施形態と同様である。
なお、ＩＣチップ３の搭載状態の良否を検査する前又は後に、下基板５とそれに搭載されたＩＣチップ３との間にアンダーフィルを充填してもよい。

〔第７の実施の形態〕
上記第１〜第６の実施形態では、ディスプレイパネル２が液晶ディスプレイパネルであった。それに対して、ディスプレイパネルが有機エレクトロルミネッセンスディスプレイパネル、無機エレクトロルミネッセンスディスプレイパネル又はプラズマディスプレイパネルであってもよい。また、チップの接合対象は、ディスプレイパネルに限るものではなく、フィルム基板、プリント回路基板等であってもよい。
これ以外については、第１〜第６の何れかの実施形態と同様である。

１ 液晶表示装置
２ 液晶ディスプレイパネル
３ ＩＣチップ
４ 可撓性配線シート
５ 下基板
６ 上基板
３１ 出力端子
３２ 電源電圧用端子
５４ 引出配線
５５、５６、５７ 中継配線

Claims (8)

1. 基板上に設けられ、電源電圧が入力される複数の中継配線の一方と他方との間の電圧、又は基板上に設けられた複数の表示用信号が入力される中継配線の一方と他方との間の電圧に基づいて、前記中継配線に接続されたＩＣチップの前記基板への搭載状態を検査することを特徴とするＩＣチップの搭載状態の検査方法。
2. 前記複数の中継配線は、全て等電位の電源電圧が入力されるための配線であることを特徴とする請求項１記載のＩＣチップの搭載状態の検査方法。
3. 前記中継配線は、前記基板に設けられた画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための電源電圧が供給される配線であることを特徴とする請求項１または２記載のＩＣチップの搭載状態の検査方法。
4. 基板上に設けられ、電源電圧が入力される複数の中継配線が、可撓性配線シートの複数の電源電圧供給配線にそれぞれ接続され、前記複数の電源電圧供給配線間の電圧に基づいてＩＣチップの前記基板への搭載状態を検査することを特徴とするＩＣチップの搭載状態の検査方法。
5. ＩＣチップが搭載された基板を有するパネルにおいて、
   前記基板には、前記ＩＣチップにそれぞれ接続され、且つ等電圧の電源電圧が供給される複数の中継配線が設けられていることを特徴とするパネル。
6. 前記複数の中継配線は、前記基板に設けられた画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための電源電圧が供給される配線であることを特徴とする請求項５記載のパネル。
7. 前記複数の中継配線は、可撓性配線シートの電源電圧供給配線によって相互に接続されていることを特徴とする請求項５または６記載のパネル。
8. 前記複数の中継配線は、可撓性配線シートの複数の電源電圧供給配線にそれぞれ接続されていることを特徴とする請求項５または６記載のパネル。

Images