JP2010185747A - パネル及びicチップの搭載状態の検査方法 - Google Patents
パネル及びicチップの搭載状態の検査方法 Download PDFInfo
- Publication number
- JP2010185747A JP2010185747A JP2009029567A JP2009029567A JP2010185747A JP 2010185747 A JP2010185747 A JP 2010185747A JP 2009029567 A JP2009029567 A JP 2009029567A JP 2009029567 A JP2009029567 A JP 2009029567A JP 2010185747 A JP2010185747 A JP 2010185747A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- power supply
- supply voltage
- wiring
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【解決手段】液晶ディスプレイパネル2の表示領域から引き回された複数の引出配線54及び液晶ディスプレイパネル2上に形成された中継配線55,56の上からICチップ3を液晶ディスプレイパネル2の上にフリップチップ実装して、ICチップ3の下面に形成されて互いに導通した複数の電源電圧用端子32を中継配線55,56に接続するとともに、ICチップ3の下面に形成された複数の出力端子31を複数の引出配線54にそれぞれ接続する。その後、中継配線55と中継配線56との間の抵抗値を測定し、その測定抵抗値に基づきICチップ3の搭載状態の良否を判断する。
【選択図】図4
Description
そこで、本発明が解決しようとする課題は、チップの実装面積を抑えることである。
基板上に設けられ、電源電圧が入力される複数の中継配線の一方と他方との間の電圧、又は基板上に設けられた複数の表示用信号が入力される中継配線の一方と他方との間の電圧に基づいて、前記中継配線に接続されたICチップの前記基板への搭載状態を検査することを特徴とする。
前記複数の中継配線は、全て等電位の電源電圧が入力されるための配線であることが好ましい。
前記中継配線は、前記基板に設けられた画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための電源電圧が供給される配線であることが好ましい。
また、本発明の他のICチップの搭載状態の検査方法は、
基板上に設けられ、電源電圧が入力される複数の中継配線が、可撓性配線シートの複数の電源電圧供給配線にそれぞれ接続され、前記複数の電源電圧供給配線間の電圧に基づいてICチップの前記基板への搭載状態を検査することを特徴とする。
前記基板には、前記ICチップにそれぞれ接続され、且つ等電圧の電源電圧が供給される複数の中継配線が設けられていることを特徴とする。
前記複数の中継配線は、前記基板に設けられた画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための電源電圧が供給される配線であることが好ましい。
前記複数の中継配線は、可撓性配線シートの電源電圧供給配線によって相互に接続されていることが好ましい。
前記複数の中継配線は、可撓性配線シートの複数の電源電圧供給配線にそれぞれ接続されていることが好ましい。
引き回し配線群52のうち、左側に位置する走査線用引き回し配線群52aが、液晶ディスプレイパネル2の表示領域の上半分の走査線群に接続されており、右側に位置する走査線用引き回し配線群52bが、液晶ディスプレイパネル2の表示領域の下半分の走査線群に接続されている。
引き回し配線群52のうち、走査線用引き回し配線群52a及び走査線用引き回し配線群52bに挟まれた信号線用引き回し配線群52cは、表示領域の全ての信号線に接続されている。
なお、NCF(非導電性フィルム)又はNCP(非導電性ペースト)がICチップ3の下面と下基板5の上面の接合に用いられてもよい。この場合、ICチップ3の複数の端子と下基板5の引き回し配線群52とが直接接合され、接合されている部分の周囲がNCF又はNCPによって封止され、ICチップ3の下面と下基板5の上面がNCF又はNCPによって接着されている。
なお、NCF(非導電性フィルム)又はNCP(非導電性ペースト)が可撓性配線シート4の下面と下基板5の上面の接合に用いられてもよい。この場合、可撓性配線シート4の電源電圧供給配線41,42を含む配線群と下基板5の中継配線55〜57を含む配線群59が直接接合され、接合されている部分の周囲がNCF(非導電性フィルム)又はNCP(非導電性ペースト)によって封止され、可撓性配線シート4の下面と下基板5の上面がNCF又はNCPによって接着されていている。
3つの電源電圧用端子32は、ICチップ3の一辺に沿って配列されている。これら電源電圧用端子32は、ICチップ3の内部のチャージポンプ回路等を用いて、画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための正電圧である電源電圧Vddを外部回路からICチップ3内部のドライバに入力するものである。また、これら電源電圧用端子32は、ICチップ3の内部の配線34によって互いに導電している。なお、電源電圧用端子32の数は3つに限るものではなく、十分電気的に接続できれば、単数でも3つ以外の複数であってもよい。
4つの電源電圧用端子33は、ICチップ3の一辺に沿って配列されている。これら電源電圧用端子33は、ICチップ3の内部のチャージポンプ回路等を用いて、画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための負電圧または接地電圧である電源電圧Vssを外部回路からICチップ3内部のドライバに入力するものである。また、これら電源電圧用端子33は、ICチップ3の内部の配線35によって互いに導電している。なお、電源電圧用端子33の数は4つに限るものではなく、十分電気的に接続できれば、単数でも4つ以外の複数であってもよい。
また、ICチップ3は、データ信号生成用電源の入力端子として、ロジック系の正電圧である電源電圧Vdd入力端子、出力アンプ電源であるアナログ系の正電圧電源VSH入力端子、及びロジック系及びアナログ系の負電圧電源Vss入力端子を有してもよく、信号生成用電源の入力端子として、選択信号Hレベル用正電圧電源VGH入力端子、選択信号Lレベル用負電圧電源VGL入力端子及び接地電位レベル基準電圧電源Vss入力端子を有してもよい。
この場合、電源電圧用端子32は、上記ロジック系の正電圧である電源電圧Vdd入力端子、出力アンプ電源であるアナログ系の正電圧電源VSH入力端子、選択信号Hレベル用正電圧電源VGH入力端子、選択信号Lレベル用負電圧電源VGL入力端子のいずれでもよく、また、電源電圧用端子33は、ロジック系及びアナログ系の負電圧電源Vss入力端子、接地電位レベル基準電圧電源Vss入力端子のいずれでもよい。
まず、ICチップ3及び可撓性配線シート4を準備する。
下基板5の上面の領域58の上に可撓性配線シート4の端部をフリップチップボンディングした後に、抵抗値の測定をしてもよい。以下、具体的に説明する。なお、以下に説明すること以外については、上記第1の実施の形態と同様である。
上記第1、第2の実施形態では、端子32、32は、検査後に電源電圧が供給される端子であったが、代わりに電源電圧以外の表示用信号の入出力がされる端子であってもよい。それに伴い、配線41,141,142は、表示用信号の入出力に用いられる配線となる。端子32、32間はICチップ3の内部配線34で導通しており、内部配線34の内部抵抗が固有値に設定されているので容易に抵抗値を測定でき、ICチップ3の搭載状態の良否を判定することができる。
これ以外については、第1又は第2の実施形態と同様である。
上記第1、第2の実施形態では、ICチップ3の下面に複数の電源電圧用端子32が形成され、これらの電源電圧用端子32が内部配線34によって互いに導電し(図3参照)、これらの電源電圧用端子32のうち少なくとも1つをフリップチップ実装によって第1の中継配線55の端部に接続し、他をフリップチップ実装によって第2の中継配線56の端部に接続する(図4参照)。それに対して、本実施形態では、複数の電源電圧用端子32の代わりにICチップ3の下面に1つの電源電圧用端子32のみが形成され、その電源電圧用端子32をフリップチップ実装によって第1の中継配線55及び第2の中継配線56の両方の端部に接続する(図10参照)。こうした場合でも、第1の中継配線55と第2の中継配線56との間の電気抵抗値を測定し、その測定抵抗値からICチップ3の搭載状態の良否を判定することができる。
なお、端子32は、電源電圧が供給される端子ではなく、信号の入出力がされる端子であってもよい。
これ以外については、第1又は第2の実施形態と同様である。
上記第1〜第4の実施形態では、中継配線55,56間の電圧を測定してICチップ3の搭載状態の良否を判定していた。それに対して、中継配線55,56での電圧測定の代わりに、図4においてこの中継配線57を左右2つに分割し、4つの電源電圧用端子33のうち少なくとも1つをフリップチップ実装によって一方の中継配線分割体に接続し、他をフリップチップ実装によって他方の中継配線分割体に接続する。そうすると、ICチップ3のフリップチップ実装後に、これら中継配線分割体の間の電圧から抵抗値を測定することによって、その測定抵抗値からICチップ3の搭載状態の良否を判定することができる。この場合、中継配線55,56に分割される必要はない。
これ以外については、第1〜第4の何れかの実施形態と同様である。
上記第1〜第6の実施形態では、金バンプを用いてACF、ACP、NCF又はNCPを用いたフリップチップ実装法によってICチップ3を下基板5上に実装する。それに対して、金バンプの代わりに低融点金属接合を用いたフリップチップ実装法によってICチップ3を下基板5上に実装してもよい。以下、低融点金属接合を用いたフリップ実装法の一例について説明する。
次に、ICチップ3の下面を下基板5の上面に向けて、ICチップ3を下基板5の上面のうち領域53に載せる。ICチップ3を載せる際には、ICチップ3の位置を調整し、1本の引出配線54につき1つの出力端子31を重ね、1つの電源電圧用端子32を第1の中継配線55の一端部に重ね、他の2つの電源電圧用端子32を第2の中継配線56の一端部に重ね、4つの電源電圧用端子33を第3の中継配線57の一端部に重ねる。
次に、出力端子31、電源電圧用端子32及び電源電圧用端子33を加熱して、これらを溶融させ、ICチップ3を下基板5にフェースダウンする。これにより、出力端子31を引出配線54の端部に接合し、1つの電源電圧用端子32を第1の中継配線55の端部に接合し、他の2つの電源電圧用端子32を第2の中継配線56の端部に接合し、4つの電源電圧用端子33を第3の中継配線57の端部に接合する。
これ以外については、第1〜第5の何れかの実施形態と同様である。
なお、ICチップ3の搭載状態の良否を検査する前又は後に、下基板5とそれに搭載されたICチップ3との間にアンダーフィルを充填してもよい。
上記第1〜第6の実施形態では、ディスプレイパネル2が液晶ディスプレイパネルであった。それに対して、ディスプレイパネルが有機エレクトロルミネッセンスディスプレイパネル、無機エレクトロルミネッセンスディスプレイパネル又はプラズマディスプレイパネルであってもよい。また、チップの接合対象は、ディスプレイパネルに限るものではなく、フィルム基板、プリント回路基板等であってもよい。
これ以外については、第1〜第6の何れかの実施形態と同様である。
2 液晶ディスプレイパネル
3 ICチップ
4 可撓性配線シート
5 下基板
6 上基板
31 出力端子
32 電源電圧用端子
54 引出配線
55、56、57 中継配線
Claims (8)
- 基板上に設けられ、電源電圧が入力される複数の中継配線の一方と他方との間の電圧、又は基板上に設けられた複数の表示用信号が入力される中継配線の一方と他方との間の電圧に基づいて、前記中継配線に接続されたICチップの前記基板への搭載状態を検査することを特徴とするICチップの搭載状態の検査方法。
- 前記複数の中継配線は、全て等電位の電源電圧が入力されるための配線であることを特徴とする請求項1記載のICチップの搭載状態の検査方法。
- 前記中継配線は、前記基板に設けられた画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための電源電圧が供給される配線であることを特徴とする請求項1または2記載のICチップの搭載状態の検査方法。
- 基板上に設けられ、電源電圧が入力される複数の中継配線が、可撓性配線シートの複数の電源電圧供給配線にそれぞれ接続され、前記複数の電源電圧供給配線間の電圧に基づいてICチップの前記基板への搭載状態を検査することを特徴とするICチップの搭載状態の検査方法。
- ICチップが搭載された基板を有するパネルにおいて、
前記基板には、前記ICチップにそれぞれ接続され、且つ等電圧の電源電圧が供給される複数の中継配線が設けられていることを特徴とするパネル。 - 前記複数の中継配線は、前記基板に設けられた画素回路の薄膜トランジスタのゲートに供給される選択信号やソース又はドレインに供給されるデータ信号を生成するための電源電圧が供給される配線であることを特徴とする請求項5記載のパネル。
- 前記複数の中継配線は、可撓性配線シートの電源電圧供給配線によって相互に接続されていることを特徴とする請求項5または6記載のパネル。
- 前記複数の中継配線は、可撓性配線シートの複数の電源電圧供給配線にそれぞれ接続されていることを特徴とする請求項5または6記載のパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009029567A JP2010185747A (ja) | 2009-02-12 | 2009-02-12 | パネル及びicチップの搭載状態の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009029567A JP2010185747A (ja) | 2009-02-12 | 2009-02-12 | パネル及びicチップの搭載状態の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010185747A true JP2010185747A (ja) | 2010-08-26 |
Family
ID=42766495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009029567A Pending JP2010185747A (ja) | 2009-02-12 | 2009-02-12 | パネル及びicチップの搭載状態の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010185747A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015122299A1 (ja) * | 2014-02-13 | 2015-08-20 | ソニー株式会社 | 固体撮像装置、電子機器、および固体撮像装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1138079A (ja) * | 1997-07-17 | 1999-02-12 | Nec Corp | ボールグリッドアレイ型集積回路の試験方法 |
JP2000277574A (ja) * | 1999-03-23 | 2000-10-06 | Casio Comput Co Ltd | Lsiチップおよびその接合試験方法 |
JP2004077167A (ja) * | 2002-08-12 | 2004-03-11 | Kanda Kogyo Kk | 半導体素子の接続状態検査方法及び接続状態検査装置 |
JP2004279152A (ja) * | 2003-03-14 | 2004-10-07 | Bosch Automotive Systems Corp | 半導体装置用半田不良診断回路 |
-
2009
- 2009-02-12 JP JP2009029567A patent/JP2010185747A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1138079A (ja) * | 1997-07-17 | 1999-02-12 | Nec Corp | ボールグリッドアレイ型集積回路の試験方法 |
JP2000277574A (ja) * | 1999-03-23 | 2000-10-06 | Casio Comput Co Ltd | Lsiチップおよびその接合試験方法 |
JP2004077167A (ja) * | 2002-08-12 | 2004-03-11 | Kanda Kogyo Kk | 半導体素子の接続状態検査方法及び接続状態検査装置 |
JP2004279152A (ja) * | 2003-03-14 | 2004-10-07 | Bosch Automotive Systems Corp | 半導体装置用半田不良診断回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015122299A1 (ja) * | 2014-02-13 | 2015-08-20 | ソニー株式会社 | 固体撮像装置、電子機器、および固体撮像装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101934439B1 (ko) | 본딩 불량 검출이 가능한 디스플레이 장치 | |
TWI263825B (en) | Liquid crystal display device and its testing method | |
JP6051011B2 (ja) | 液晶表示装置およびその製造方法 | |
CN1881010B (zh) | 显示装置和错位检查方法 | |
KR101571768B1 (ko) | 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판 | |
CN101548372B (zh) | Ic芯片封装和具有该ic芯片封装的图像显示装置 | |
TW201830628A (zh) | 薄膜覆晶封裝、顯示面板及顯示裝置 | |
CN103578358B (zh) | 塑料显示面板和使用该塑料显示面板的平板显示设备 | |
US9869915B2 (en) | Array substrate and liquid crystal display panel including the same | |
KR102322539B1 (ko) | 반도체 패키지 및 이를 포함하는 디스플레이 장치 | |
JP2012226058A (ja) | 表示装置 | |
KR20120071971A (ko) | 구동 집적회로 및 이를 포함하는 표시장치 | |
WO2014046099A1 (ja) | 画像表示装置およびその実装検査方法 | |
KR20060046483A (ko) | 액정표시장치 및 액정표시장치의 검사 방법 | |
JP2013182128A (ja) | 表示装置 | |
CN104880877A (zh) | 一种阵列基板及其制作方法、测试方法 | |
US9299280B2 (en) | Substrate of electronic device, electronic device including the same, and measuring method of resistance at connection portion | |
KR101669997B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
KR102389037B1 (ko) | 구동 ic 및 이를 구비하는 표시 장치 | |
JP2010185747A (ja) | パネル及びicチップの搭載状態の検査方法 | |
KR101621560B1 (ko) | 액정표시장치 테스트 패턴 | |
KR20100078299A (ko) | 에프엘엠 신호배선을 포함하는 유기전계 발광소자용 어레이기판 | |
JP2013182160A (ja) | Cog型表示装置 | |
JP4177222B2 (ja) | 液晶表示装置及びその検査方法 | |
KR20120013684A (ko) | 평판 표시장치 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111007 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |