JP6761650B2 - 集積回路装置およびその自己診断方法 - Google Patents
集積回路装置およびその自己診断方法 Download PDFInfo
- Publication number
- JP6761650B2 JP6761650B2 JP2016053248A JP2016053248A JP6761650B2 JP 6761650 B2 JP6761650 B2 JP 6761650B2 JP 2016053248 A JP2016053248 A JP 2016053248A JP 2016053248 A JP2016053248 A JP 2016053248A JP 6761650 B2 JP6761650 B2 JP 6761650B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- terminals
- detection circuit
- input
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
まず、比較例としてICの接続異常を検査可能な検査システムについて簡単に説明する。なお、ここで言う接続異常とは、ICの故障以外の、例えば振動などによりICやICのI/O端子の一部が基板上の配線パターンから剥がれたり、剥がれかけているような異常状態を指す。
本実施の形態に係るICA(被検査対象の集積回路装置)12の模式的ブロック構成は、図2に示すように表される。
第1の実施の形態に係るICA(被検査対象の集積回路装置)12Aの正常動作時の模式的ブロック構成は、図3に示すように表される。
次に、第1の実施の形態に係るICA12Aにおいて、接続異常を自己診断する際の方法について具体的に説明する。
第1の実施の形態に係る集積回路装置の自己診断方法を示すフローチャートは、図6に示すように表される。
(a)まず、ステップST1において、静電容量検出回路180は、I/O端子16の非接続時の容量値C0を保持または設定する。
(b)次いで、ステップST2において、自己診断中は、第1のスイッチ22をオフし、第2のスイッチ24をオンさせて、静電容量検出回路180がI/O端子16に接続されるようにする。
(c)次いで、ステップST3において、静電容量検出回路180は、ディスチャージ動作によって寄生容量Cp内の電荷を放電させる。
(d)次いで、ステップST4において、静電容量検出回路180は、チャージ動作によって寄生容量Cp内に電荷を充電させる。
(e)次いで、ステップST5において、静電容量検出回路180は、I/O端子16につながる基板回路10の寄生容量Cpの電荷量を検出する。そして、ステップST6において、静電容量検出回路180は、検出した寄生容量Cpの電荷量と容量値C0との差分(Cp−C0)が、予め設定される、ある閾値よりも大きい場合に正常(接続異常なし)、小さい場合に接続異常ありと診断する。
第2の実施の形態に係るICA(被検査対象の集積回路装置)12Bの正常動作時の模式的ブロック構成は、図7に示すように表される。
次に、第2の実施の形態に係るICA12Bにおいて、接続異常を自己診断する際の方法について具体的に説明する。
第2の実施の形態に係る集積回路装置の自己診断方法を示すフローチャートは、図10に示すように表される。
(a)まず、ステップST11において、静電容量検出回路280は、I/O端子30・32間の非接続時の容量値C0を保持または設定する。
(b)次いで、ステップST12において、自己診断中は、第3・第4のスイッチ22A・22Bをオフし、第5・第6のスイッチ24T・24Rをオンさせて、静電容量検出回路280の送信回路34がI/O端子30と、受信回路36がI/O端子32と、それぞれ接続されるようにする。
(c)次いで、ステップST13において、静電容量検出回路280は、送信回路34から所定のパルス信号を送信させる。
(d)次いで、ステップST14において、静電容量検出回路280は、送信回路34から送信されたパルス信号を、相互容量Cmを介して、受信回路36により受信させる。
ただし、εは、基板の誘電率であり、Sは、端子30・32の面積である。
(e)そして、ステップST15において、静電容量検出回路280は、検出した相互容量Cmと容量値Cmoとの差分(Cm−Cmo)が、予め設定される、ある閾値よりも大きい場合に正常(接続異常なし)、小さい場合に接続異常ありと診断する。
本実施の形態の変形例に係るICA(被検査対象の集積回路装置)12Cの模式的ブロック構成は、図13に示すように表される。
上記のように、いくつかの実施の形態を記載したが、開示の一部をなす論述および図面は例示的なものであり、各実施の形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。このように、本実施の形態は、ここでは記載していない様々な形態などを含む。
12、12A、12B、12C…集積回路装置(ICA)
16、30、32…I/O端子
22、22A、22B、24、24T、24R…スイッチ
34…送信回路
36…受信回路
40…共用配線
421 、422 、423 、424 …I/O配線パターン群
50…基板
140…内部回路
160…検出回路
180…静電容量検出回路(自己容量方式)
280…静電容量検出回路(相互容量方式)
D1、D2…ダイオード
Cp…寄生容量(静電容量)
Cm、Cm1、Cm2…相互容量(静電容量)
Claims (10)
- 入出力端子と、
前記入出力端子に接続された内部回路と、
基板上への実装に伴って、前記入出力端子につながる静電容量を検出する静電容量検出回路と
を備え、
前記静電容量検出回路は、前記入出力端子の二端子間の相互容量を検出し、
前記静電容量検出回路は、前記二端子間の前記基板との非接続時における静電容量値を基準値として記憶する記憶部を備え、
前記静電容量検出回路は、検出した前記静電容量に基づいて、前記基板との接続異常を自己診断することを特徴とする集積回路装置。 - 入出力端子と、
前記入出力端子に接続された内部回路と、
基板上への実装に伴って、前記入出力端子につながる静電容量を検出する静電容量検出回路と
を備え、
前記静電容量検出回路は、前記入出力端子の二端子間の相互容量を検出し、
前記静電容量検出回路は、前記二端子間の前記基板との非接続時における静電容量値を基準値として設定する設定部を備え、
前記静電容量検出回路は、検出した前記静電容量に基づいて、前記基板との接続異常を自己診断することを特徴とする集積回路装置。 - 入出力端子と、
前記入出力端子に接続された内部回路と、
基板上への実装に伴って、前記入出力端子につながる静電容量を検出する静電容量検出回路と
を備え、
前記静電容量検出回路は、前記入出力端子の二端子間の相互容量を検出し、
前記相互容量は、前記基板上の配線パターン群とは異なる層に共用配線を引き回すことによって、前記配線パターン群との間に発生され、
前記静電容量検出回路は、検出した前記静電容量に基づいて、前記基板との接続異常を自己診断することを特徴とする集積回路装置。 - 前記静電容量検出回路は、前記入出力端子につながる前記基板の寄生容量を検出することを特徴とする請求項1〜3のいずれか1項に記載の集積回路装置。
- 前記内部回路と前記入出力端子との接続を切り替える第1のスイッチと、
前記静電容量検出回路と前記入出力端子との接続を切り替える第2のスイッチと
をさらに備えることを特徴とする請求項1〜4のいずれか1項に記載の集積回路装置。 - 前記静電容量検出回路は、前記入出力端子の前記基板との非接続時における静電容量値を基準値として記憶する記憶部を備えることを特徴とする請求項4に記載の集積回路装置。
- 前記静電容量検出回路は、前記入出力端子の前記基板との非接続時における静電容量値を基準値として設定する設定部を備えることを特徴とする請求項4に記載の集積回路装置。
- 前記内部回路と前記二端子との接続を切り替える第3および第4のスイッチと、
前記静電容量検出回路と前記二端子との接続を切り替える第5および第6のスイッチと
をさらに備えることを特徴とする請求項1〜3のいずれか1項に記載の集積回路装置。 - 前記静電容量検出回路は、
前記二端子の一方の端子からパルス信号を送信する送信回路と、
前記二端子の他方の端子から前記パルス信号を受信する受信回路と
をさらに備えることを特徴とする請求項1〜3のいずれか1項に記載の集積回路装置。 - 基板上に実装され、入出力端子中の二端子間の相互容量と前記基板との非接続時における静電容量値を基準値として予め保持するステップと、
内部回路と前記二端子とを接続する第3および第4のスイッチをオフすると共に、静電容量検出回路と前記二端子とを接続する第5および第6のスイッチをオンするステップと、
送信回路により、前記二端子の一方の端子からパルス信号を送信するステップと、
受信回路により、前記相互容量を介して、前記二端子の他方の端子から前記パルス信号を受信するステップと、
受信した前記パルス信号に基づいて前記相互容量を検出し、検出した前記相互容量と予め保持する前記基準値とに基づいて、前記基板との接続異常を自己診断するステップと
を有することを特徴とする集積回路装置の自己診断方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016053248A JP6761650B2 (ja) | 2016-03-17 | 2016-03-17 | 集積回路装置およびその自己診断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016053248A JP6761650B2 (ja) | 2016-03-17 | 2016-03-17 | 集積回路装置およびその自己診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017167010A JP2017167010A (ja) | 2017-09-21 |
JP6761650B2 true JP6761650B2 (ja) | 2020-09-30 |
Family
ID=59913698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016053248A Active JP6761650B2 (ja) | 2016-03-17 | 2016-03-17 | 集積回路装置およびその自己診断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6761650B2 (ja) |
-
2016
- 2016-03-17 JP JP2016053248A patent/JP6761650B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017167010A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7573282B2 (en) | Ball grid array connection monitoring system and method | |
US8829918B2 (en) | Die connection monitoring system and method | |
US9377504B2 (en) | Integrated circuit interconnect crack monitor circuit | |
US10123417B2 (en) | Dual printed circuit board assembly, printed circuit board and modular printed circuit board | |
JP2007010477A (ja) | 集積回路及び回路ボード | |
JP2008166403A (ja) | プリント配線板、プリント回路板、およびプリント回路板の接合部検査方法 | |
US20110140730A1 (en) | Detection circuitry for detecting bonding conditions on bond pads | |
JP6761650B2 (ja) | 集積回路装置およびその自己診断方法 | |
CN103675581A (zh) | 电性连接组件及其检测方法 | |
CN113056679A (zh) | 用于开关设备的安全关键的触发装置的接触监控装置 | |
US8441805B2 (en) | Circuit board mounting structure of compound circuit | |
JP4249666B2 (ja) | プリント配線板 | |
CN106211548A (zh) | 电子部件以及印刷基板 | |
US20170254885A1 (en) | Motor vehicle ultrasonic transducer for distance measurement, corresponding manufacturing method and use | |
JP2011158347A (ja) | 半導体装置および検査システム | |
JP4812856B2 (ja) | 接続異常検出装置およびそれを用いた車載用電子機器 | |
JP2009141082A (ja) | 半導体装置 | |
US8161335B2 (en) | System and method for testing a circuit | |
JP5332247B2 (ja) | 配線板 | |
US7531899B2 (en) | Ball grid array package | |
US11536588B2 (en) | Inductive position sensor with integrated fault detection | |
CN111707931B (zh) | 一种实时单板工作状态信息采集系统及方法 | |
JP7185833B2 (ja) | 受信回路、及び通信装置 | |
JP5365381B2 (ja) | 回路板の検査方法、回路板の検査装置 | |
US20170034598A1 (en) | Sensor Interface Adapter Board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6761650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |