CN104330978A - 一种长距离传输jtag信号的装置、仿真系统及其方法 - Google Patents
一种长距离传输jtag信号的装置、仿真系统及其方法 Download PDFInfo
- Publication number
- CN104330978A CN104330978A CN201410520123.8A CN201410520123A CN104330978A CN 104330978 A CN104330978 A CN 104330978A CN 201410520123 A CN201410520123 A CN 201410520123A CN 104330978 A CN104330978 A CN 104330978A
- Authority
- CN
- China
- Prior art keywords
- signal
- jtag
- circuit
- pin
- emulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种长距离传输JTAG信号的装置、仿真系统及其方法。该长距离传输JTAG信号的装置增加在仿真器与CPU之间的JTAG信号传输路径上用于延长JTAG信号的传输距离,该长距离传输JTAG信号的装置包括两个单端转差分电路、两个差分转单端电路、外加时钟信号电路、两个信号缓冲电路。本发明通过将仿真器的TMS引脚、TDI引脚上拉,并采用差分信号传输,经信号缓冲后接入CPU的JTAG接口;而CPU的JTAG接口的TDO信号经差分传输、信号缓冲后接入仿真器的JTAG接口;将该外加时钟信号接至仿真器接口的CLK_RET引脚,用于同步JTAG协议的时钟,因此,本发明可以有效延长JTAG信号的传输距离。
Description
技术领域
本发明属于工业自动化电子技术领域,特别是涉及到一种长距离传输JTAG信号的装置、具有该长距离传输JTAG信号的装置的仿真系统、及该长距离传输JTAG信号的装置的长距离传输JTAG信号的方法。
背景技术
JTAG(联合测试行动组)是一种广泛应用于微处理器的测试性设计方法,自从1990年颁布为IEEE1149.1-1990标准以后,边界扫描技术得到了迅速发展,目前广泛应用于电路的边界扫描测试和可编程芯片的在线系统编程。对于DSP、FPGA等器件来说,JTAG接口的仿真器是其唯一支持在线仿真的工具。所以,JTAG接口在DSP系统、嵌入式系统中都是必要的标准接口。
然而,由于现在的微处理器一般采用低电压、低功耗设计,其JTAG接口的驱动能力受到了严重的制约,在长距离使用上,JTAG根本无法工作。但是,在很多场合,尤其是工业自动化产品开发维护过程中,都需要在6英寸以外的范围对处理器进行硬件仿真调试和JTAG烧写程序,JTAG接口的这种短距离特性严重制约了处理器的使用场合和功能,因而急需一种能够实现长距离JTAG的方法来突破这个瓶颈。
发明内容
针对现有技术的不足,本发明提供一种长距离传输JTAG信号的装置、具有该长距离传输JTAG信号的装置的仿真系统、及该长距离传输JTAG信号的装置的长距离传输JTAG信号的方法,其能有效延长JTAG信号的传输距离。
本发明是这样实现的,一种长距离传输JTAG信号的装置,其增加在仿真器与CPU之间的JTAG信号传输路径上用于延长JTAG信号的传输距离,该长距离传输JTAG信号的装置包括第一单端转差分电路、第二单端转差分电路、第一差分转单端电路、第二差分转单端电路、外加时钟信号电路、第一信号缓冲电路、第二信号缓冲电路;
其中,该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号,经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号,经该第一信号缓冲电路接入该CPU的JTAG引脚,该TMS引脚、该TDI引脚分别连接一个上拉电阻R1、R2;该仿真器的CLK引脚输出的JTAG时钟信号经长线缆传输接入该CPU,该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号,通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号,经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚;该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚,用于同步JTAG协议中的时钟。
作为上述方案的进一步改进,从该仿真器的CLK引脚出来的JTAG时钟信号经长线缆传输后端接电阻R3再接入该CPU。优选地,电阻R3采用串联端接。
作为上述方案的进一步改进,该外加时钟信号电路采用晶振实现该外加时钟信号的输出。
本发明还提供一种仿真系统,其包括仿真器、CPU、增加在该仿真器与该CPU之间的JTAG信号传输路径上用于延长JTAG信号的传输距离的长距离传输JTAG信号的装置,该长距离传输JTAG信号的装置包括第一单端转差分电路、第二单端转差分电路、第一差分转单端电路、第二差分转单端电路、外加时钟信号电路、第一信号缓冲电路、第二信号缓冲电路;
其中,该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号,经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号,经该第一信号缓冲电路接入该CPU的JTAG引脚,该TMS引脚、该TDI引脚分别连接一个上拉电阻R1、R2;该仿真器的CLK引脚使JTAG时钟信号经长线缆传输接入该CPU,该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号,通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号,经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚;该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚,用于同步JTAG协议中的时钟。
作为上述方案的进一步改进,从该仿真器的CLK引脚出来的JTAG时钟信号经长线缆传输后端接电阻R3再接入该CPU。优选地,电阻R3采用串联端接。
作为上述方案的进一步改进,该外加时钟信号电路采用晶振实现该外加时钟信号的输出。
本发明还提供一种长距离传输JTAG信号的方法,其应用于上述任意所述的长距离传输JTAG信号的装置中、或应用于上述任意所述的仿真系统的长距离传输JTAG信号的装置中,用于在仿真器与CPU之间的JTAG信号传输路径上延长JTAG信号的传输距离,该长距离传输JTAG信号的方法包括以下步骤:
将该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号,经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号,经该第一信号缓冲电路接入该CPU的JTAG引脚,该TMS引脚、该TDI引脚分别连接一个上拉电阻R1、R2;
将该仿真器的CLK引脚输出的JTAG时钟信号经长线缆传输接入该CPU;
该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号,通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号,经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚;
该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚,用于同步JTAG协议中的时钟。
JTAG信号无法长距离传输的原因在于处理器(CPU)的驱动能力有限、易受外界电磁环境干扰、信号完整性的缺失。本发明通过将仿真器的TMS引脚、TDI引脚上拉,并采用差分信号传输,经第一信号缓冲电路接入CPU的JTAG接口;而CPU的JTAG接口的TDO信号经差分传输、第二信号驱动缓冲电路接入仿真器的JTAG接口;又设计外加时钟信号,将该外加时钟信号接至仿真器接口的CLK_RET引脚,用于同步JTAG协议的时钟,因此,采用本发明可以有效延长JTAG信号的传输距离,还可以简化产品的开发设计及维护工作,且在不打开机箱的情况下,就能通过JTAG实现对产品的程序仿真、程序更新维护等工作,大大减少不必要的劳动,提高工作效率。
附图说明
图1为本发明较佳实施方式提供的具有长距离传输JTAG信号的装置的仿真系统的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
请参阅图1,仿真系统包括仿真器1、CPU 2、长距离传输JTAG信号的装置3。长距离传输JTAG信号的装置3增加在仿真器1与CPU 2之间的JTAG信号传输路径上用于延长JTAG信号的传输距离。
JTAG信号无法长距离传输的原因在于处理器驱动能力有限、传输线损耗过大及信号完整性的缺失。本发明解决方法在于增强处理器的驱动能力、减少传输线的损耗,保证信号完整性。因而在JTAG信号的传输路径上增加差分转换驱动电路即长距离传输JTAG信号的装置3。
长距离传输JTAG信号的装置3包括第一单端转差分电路31、第二单端转差分电路32、第一差分转单端电路33、第二差分转单端电路34、外加时钟信号电路35、第一信号缓冲电路36、第二信号缓冲电路37。
TMS信号、CLK信号、TDI信号作为一组信号从仿真器1出来后,TMS信号、TDI信号经过单端转LVDS差分电路即第一单端转差分电路31转换为差分信号,经差分传输路径到达LVDS差分转单端电路即第一差分转单端电路33还原成标准的TMS信号、TDI信号进入CPU 2,从而完成数据的传输。
CLK信号到达CPU 2后经第二单端转差分电路32的差分转换为差分信号后,经差分传输路径,再由第二差分转单端电路34反差分为TCK_RET后进入仿真器1。
CPU 2输出TDO信号,TDO信号从CPU 2出来经过单端转LVDS电路即第二单端转差分电路32转换成LVDS差分信号,通过差分传输路径传输到LVDS转单端电路即第二差分转单端电路34还原成标准的TDO信号到达仿真器,完成TDO数据的传输。在接收端加匹配阻抗的电阻,减少信号的反射,以保证信号的完整性。采用差分信号传输,传输距离和抗干扰能力得到很大加强。在接收端端接匹配的电阻,保证信号的完整性。
也就是说,具体的方法为如下。
仿真器1的JTAG插头的TMS引脚、TDI引脚接入单端转差分电路(第一单端转差分电路31)转换为差分信号,经差分传输路径到达差分转单端电路(第一差分转单端电路33)还原成标准的TMS信号、TDI信号,经缓冲电路(第一信号缓冲电路36)接入处理器(CPU 2)的JTAG引脚。仿真器1的插头的TMS引脚、TDI引脚分别连接一个上拉电阻R1、R2。
仿真器1的JTAG时钟信号经长线缆传输,接入处理器,JTAG时钟信号因为长距离传输,为减少信号反射,端接电阻R3,考虑到高速处理器驱动能力过小,采用串联端接。
处理器的TDO信号接入单端转电路(第二单端转差分电路32)转换成差分信号,通过差分传输路径传输到转单端电路(第二差分转单端电路34)还原成标准TDO信号,经缓冲电路(第二信号缓冲电路37)接入仿真器1的JTAG插头的TDO引脚。另外,外加时钟信号电路35的外加时钟信号经单端转差分(第二单端转差分电路32)、差分转单端(第二差分转单端电路34)后进入仿真器1的插头的TCK_RET引脚,用于同步JTAG协议中的时钟。外加时钟信号电路35可采用晶振实现外加时钟信号的输出。
综上所述,本发明为了解决JTAG信号无法长距离传输的技术问题,主要改进之处有:
1:将仿真器1的TMS引脚、TDI引脚上拉,并采用差分信号传输,经缓冲后接入处理器的JTAG接口;
2:将仿真器1的CLK引脚接电阻R3后接入接入处理器的JTAG接口;
3:处理器的JTAG接口的TDO信号经差分传输、缓冲后接入仿真器的JTAG接口;
4:外接时钟信号至仿真器1的接口的CLK_RET引脚,用于同步JTAG协议的时钟。
因此,本发明能提升处理器的驱动能力,因而处理器不易受外界电磁环境干扰,避免信号完整性的缺失。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种长距离传输JTAG信号的装置,其增加在仿真器与CPU之间的JTAG信号传输路径上用于延长JTAG信号的传输距离,其特征在于:该长距离传输JTAG信号的装置包括第一单端转差分电路、第二单端转差分电路、第一差分转单端电路、第二差分转单端电路、外加时钟信号电路、第一信号缓冲电路、第二信号缓冲电路;
其中,该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号,经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号,经该第一信号缓冲电路接入该CPU的JTAG引脚,该TMS引脚、该TDI引脚分别连接一个上拉电阻R1、R2;该仿真器的CLK引脚输出的JTAG时钟信号经长线缆传输接入该CPU,该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号,通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号,经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚;该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚,用于同步JTAG协议中的时钟。
2.根据权利要求1所述的长距离传输JTAG信号的装置,其特征在于:从该仿真器的CLK引脚出来的JTAG时钟信号经长线缆传输后端接电阻R3再接入该CPU。
3.根据权利要求2所述的长距离传输JTAG信号的装置,其特征在于:电阻R3采用串联端接。
4.根据权利要求1所述的长距离传输JTAG信号的装置,其特征在于:该外加时钟信号电路采用晶振实现该外加时钟信号的输出。
5.一种仿真系统,其包括仿真器与CPU,其特征在于:在该仿真器与该CPU之间的JTAG信号传输路径上增加了用于延长JTAG信号的传输距离的长距离传输JTAG信号的装置,该长距离传输JTAG信号的装置包括第一单端转差分电路、第二单端转差分电路、第一差分转单端电路、第二差分转单端电路、外加时钟信号电路、第一信号缓冲电路、第二信号缓冲电路;
其中,该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号,经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号,经该第一信号缓冲电路接入该CPU的JTAG引脚,该TMS引脚、该TDI引脚分别连接一个上拉电阻R1、R2;该仿真器的CLK引脚使JTAG时钟信号经长线缆传输接入该CPU,该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号,通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号,经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚;该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚,用于同步JTAG协议中的时钟。
6.根据权利要求5所述的仿真系统,其特征在于:从该仿真器的CLK引脚出来的JTAG时钟信号经长线缆传输后端接电阻R3再接入该CPU。
7.根据权利要求6所述的仿真系统,其特征在于:电阻R3采用串联端接。
8.根据权利要求5所述的仿真系统,其特征在于:该外加时钟信号电路采用晶振实现该外加时钟信号的输出。
9.一种长距离传输JTAG信号的方法,其应用于如权利要求1至4所述的长距离传输JTAG信号的装置中、或应用于如权利要求5至8所述的仿真系统的长距离传输JTAG信号的装置中,用于在仿真器与CPU之间的JTAG信号传输路径上延长JTAG信号的传输距离,其特征在于:该长距离传输JTAG信号的方法包括以下步骤:
将该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号,经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号,经该第一信号缓冲电路接入该CPU的JTAG引脚,该TMS引脚、该TDI引脚分别连接一个上拉电阻R1、R2;
将该仿真器的CLK引脚输出的JTAG时钟信号经长线缆传输接入该CPU;
该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号,通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号,经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚;
该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚,用于同步JTAG协议中的时钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410520123.8A CN104330978A (zh) | 2014-09-30 | 2014-09-30 | 一种长距离传输jtag信号的装置、仿真系统及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410520123.8A CN104330978A (zh) | 2014-09-30 | 2014-09-30 | 一种长距离传输jtag信号的装置、仿真系统及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104330978A true CN104330978A (zh) | 2015-02-04 |
Family
ID=52405725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410520123.8A Pending CN104330978A (zh) | 2014-09-30 | 2014-09-30 | 一种长距离传输jtag信号的装置、仿真系统及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104330978A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114880261A (zh) * | 2022-05-20 | 2022-08-09 | 中国科学院长春光学精密机械与物理研究所 | 一种dsp仿真器接口转接板及接口转换方法 |
CN116582625A (zh) * | 2023-07-13 | 2023-08-11 | 合肥安迅精密技术有限公司 | 延长CameraLink图像数据传输距离的系统及方法、贴片机 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100435126C (zh) * | 2006-12-25 | 2008-11-19 | 中国科学院安徽光学精密机械研究所 | 基于高速处理器的jtag仿真信号增强电路 |
CN100487473C (zh) * | 2006-08-17 | 2009-05-13 | 华为技术有限公司 | 边界扫描系统及方法 |
WO2011009409A1 (zh) * | 2009-07-23 | 2011-01-27 | 中兴通讯股份有限公司 | Jtag设备及实现jtag数据传输的方法 |
CN103336731A (zh) * | 2012-02-15 | 2013-10-02 | 国际商业机器公司 | 用于jtag驱动的远程扫描的方法和装置 |
CN103645434A (zh) * | 2013-11-28 | 2014-03-19 | 陕西千山航空电子有限责任公司 | 一种远程jtag实现方法 |
-
2014
- 2014-09-30 CN CN201410520123.8A patent/CN104330978A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100487473C (zh) * | 2006-08-17 | 2009-05-13 | 华为技术有限公司 | 边界扫描系统及方法 |
CN100435126C (zh) * | 2006-12-25 | 2008-11-19 | 中国科学院安徽光学精密机械研究所 | 基于高速处理器的jtag仿真信号增强电路 |
WO2011009409A1 (zh) * | 2009-07-23 | 2011-01-27 | 中兴通讯股份有限公司 | Jtag设备及实现jtag数据传输的方法 |
CN103336731A (zh) * | 2012-02-15 | 2013-10-02 | 国际商业机器公司 | 用于jtag驱动的远程扫描的方法和装置 |
CN103645434A (zh) * | 2013-11-28 | 2014-03-19 | 陕西千山航空电子有限责任公司 | 一种远程jtag实现方法 |
Non-Patent Citations (2)
Title |
---|
MOTOROLA 半导体部: "《74HC244A 三态缓冲器/驱动器 芯片手册》", 31 December 1997 * |
董大明,等: ""基于DSP系统的增强型JTAG接口"", 《计算机工程》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114880261A (zh) * | 2022-05-20 | 2022-08-09 | 中国科学院长春光学精密机械与物理研究所 | 一种dsp仿真器接口转接板及接口转换方法 |
CN114880261B (zh) * | 2022-05-20 | 2024-02-09 | 中国科学院长春光学精密机械与物理研究所 | 一种dsp仿真器接口转接板及接口转换方法 |
CN116582625A (zh) * | 2023-07-13 | 2023-08-11 | 合肥安迅精密技术有限公司 | 延长CameraLink图像数据传输距离的系统及方法、贴片机 |
CN116582625B (zh) * | 2023-07-13 | 2023-09-08 | 合肥安迅精密技术有限公司 | 延长CameraLink图像数据传输距离的系统及方法、贴片机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2448121B1 (en) | Jtag apparatus and method for implementing jtag data transmission | |
US7725791B2 (en) | Single lead alternating TDI/TMS DDR JTAG input | |
CN101592976B (zh) | 一种将片上仿真器时钟同步到微处理器时钟域的方法 | |
US9331680B2 (en) | Low power clock gated flip-flops | |
CN204216882U (zh) | 一种用于高速高精度adc芯片小批量生产的测试系统 | |
CN102156681A (zh) | 一种移动终端及其usb接口连接控制装置 | |
US9341676B2 (en) | Packet-based propagation of testing information | |
CN104330978A (zh) | 一种长距离传输jtag信号的装置、仿真系统及其方法 | |
CN101982788B (zh) | 基于ieee1500标准的ip核测试传输组件及其控制方法 | |
CN204808307U (zh) | 基于usb单片机的fpga/cpld程序下载器 | |
CN213243993U (zh) | 无线jtag收发模块及jtag调试系统 | |
CN107256194A (zh) | 数据传输电路及方法 | |
CN104571070A (zh) | 一种基于pci总线的模发激励信号发送装置 | |
CN109408435A (zh) | 一种基于dsp的增强型jtag接口 | |
CN100435126C (zh) | 基于高速处理器的jtag仿真信号增强电路 | |
CN203423697U (zh) | 一种基于fpga的简易数字信号传输性能分析仪 | |
CN106370999B (zh) | 一种基于mipi d-phy协议的回路测试系统 | |
CN104331381B (zh) | Spi芯片抗干扰输出方法 | |
CN103095255B (zh) | 一种基于施密特触发器消除回沟的方法 | |
CN209842601U (zh) | 一种基于fpga的usb设备的全速模式测试平台 | |
CN102611431B (zh) | 带组合逻辑通路的寄存器 | |
CN101667151A (zh) | 基于服务器PCI-Express信号完整性测试的方法 | |
CN105426331A (zh) | Phy芯片的管理系统及phy芯片的管理方法 | |
CN103645434A (zh) | 一种远程jtag实现方法 | |
CN104749514B (zh) | 一种低功耗差分传输芯片的直通化测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: 215163 Jiangsu Province, Suzhou high tech Zone eswell Road No. 5 Applicant after: Suzhou Tian Zhun Science and Technology Co., Ltd. Address before: Science and Technology City high tech Zone of Suzhou City, Jiangsu province 215163 eswell Road No. 5 Applicant before: Suzhou Tianhuai Precision Technology Co., Ltd. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SUZHOU TIANHUAI PRECISION TECHNOLOGY CO., LTD. TO: SUZHOU TZTEK TECHNOLOGY CO., LTD. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150204 |