CN101982788B - 基于ieee1500标准的ip核测试传输组件及其控制方法 - Google Patents
基于ieee1500标准的ip核测试传输组件及其控制方法 Download PDFInfo
- Publication number
- CN101982788B CN101982788B CN2010102981583A CN201010298158A CN101982788B CN 101982788 B CN101982788 B CN 101982788B CN 2010102981583 A CN2010102981583 A CN 2010102981583A CN 201010298158 A CN201010298158 A CN 201010298158A CN 101982788 B CN101982788 B CN 101982788B
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- parts
- transmission assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
基于IEEE1500标准的IP核测试传输组件及其控制方法,它涉及系统芯片的IP核测试传输组件及其控制方法。它为解决目前IP核安全控制测试壳单元和控制方法在安全移位过程中所存在的功能路径时延增加和额外的面积开销的问题而提出。第一、第二MOS管部件并联连接,第一MOS管部件的源极和漏极分别与第二MOS管部件的源极和漏极相连,第一、第二MOS管部件的栅极分别与第一控制信号/GC和第二控制信号GC相连,第一、二控制信号为互为反向的控制信号。它具有延时短和额外面积开销小的优点。它可广泛适用于各种需要对系统芯片的IP核测试的场合。
Description
技术领域
本发明涉及一种系统芯片的IP核测试传输组件及其控制方法。
背景技术
随着集成电路深亚微米制造技术和设计技术的迅速发展,集成电路的规模越来越大,使得原来要由多个芯片才可以实现的复杂系统被集成在单个芯片上成为可能。在这种背景下,系统芯片(System-on-a-Chip,SOC)应运而生。系统芯片又称为片上系统,也就是系统级的集成电路,它可以将原来由多个芯片组成的复杂系统(包括数字电路、模拟电路、信号采集和转换电路、存储器、MPU、DSP、MPEG等)集成在一个芯片上。与传统的电路板级系统相比,SOC消除了芯片间的信号传输延迟,因此避免了电路板上的信号串扰,能够大幅度提高整个系统的工作频率。与此同时,系统芯片在体积、功耗、成本等方面与传统的板级系统相比都占有较大优势,因此近年来被越来越多地应用于各种电子设备,已成为提高互联网络、信息家电、高速计算、多媒体应用及军用电子系统性能的核心器件,是一种具有国家战略意义的实用技术。为了提高设计效率,缩短设计周期,减少产品的上市时间,SOC通常采用基于IP核(Intellectual Property,IP)复用的设计方法。
目前国际上常采用的基于IP核复用的SOC设计方法是在IP核上加载一个测试外壳,该测试外壳不仅能实现SOC中各个IP核之间的测试隔离,而且能提供IP核测试数据的快速传输通道。IEEE组织制定的IP核测试标准——IEEE 1500,规定了一种可扩展的测试外壳结构,旨在标准化IP核测试接口,使得IP核的测试变得方便高效。
测试外壳是由测试外壳单元组成的。测试外壳单元不仅能提供IP核测试端口的隔离,而且能实现测试激励的施加和测试响应的捕获,从而实现对IP核的可控制性和可观察性。IEEE 1500只规定了测试外壳单元的行为,而没有规定其具体结构,符合IEEE 1500标准的典型测试壳单元,参见图1;该边界单元中CFI为功能数据输入端口,CFO为功能数据输出端口,CTI为测试单元扫描数据输入端口,CTO为扫描数据输出端口,hold_en为测试允许控制信号,scan_en为扫描允许信号,CLK为时钟信号。这种结构能够实现功能、移位、捕获和保持/施加操作。这种典型的结构是面积最小的边界单元,它的优点是测试壳单元功能路径(CFI-CFO)可以被测试。其不足之处在于核测试状态下(scan enable=1时),虽然它实现了核与核之间的隔离,但此时CFO与CTO没有隔离,这样在扫描移位过程中,无序的扫描数据可能使IP核处于某种不安全状态。另外,由于CFO的连续跳变,使IP核内部状态也不断地变化,从而产生巨大的额外动态功耗;为了解决上述IEEE 1500典型的测试壳单元的不足,而提出了一种安全控制测试壳单元,即在CFO之后增加安全控制逻辑,参见图2;它在CFO后增加一个多路选择器来改进IEEE 1500测试壳单元结构中存在的无序的扫描数据带来的不安全性和高动态功耗。通过增加一个控制信号safe_en和安全值safe,在扫描移位过程中通过safe_en实现CFO和CTO的隔离,并且CFO输出安全值safe,从而使测试壳扫描链与IP核内部逻辑的隔离,实现测试数据的安全移位操作,减少移位过程中的动态功耗。但是这种结构由于增加了一个多路选择器,使得功能路径时延增加,这会影响功能状态下功能输入端口与IP核内部逻辑间的数据通信速度,甚至降低芯片的工作频率,使测试时间延长,增加测试成本;另外,增加的多路选择器也会导致额外的面积开销。
发明内容
本发明为了解决目前IP核安全控制测试壳单元和控制方法在安全移位过程中所存在的功能路径时延增加和额外的面积开销的问题,而提出的基于IEEE1500标准的IP核测试传输组件及其控制方法。
基于IEEE1500标准的IP核测试传输组件,它包括互补金属氧化物半导体传输组件,所述互补金属氧化物半导体传输组件由第一MOS管部件和第二MOS管部件组成;第一MOS管部件和第二MOS管部件并联连接,第一MOS管部件的源极与第二MOS管部件的源极相连,第一MOS管部件的漏极与第二MOS管部件的漏极相连,第一MOS管部件的源极即为互补金属氧化物半导体传输组件的数据信号输入端,第一MOS管部件的漏极即为互补金属氧化物半导体传输组件的数据信号输出端;第一MOS管部件的栅极通过非门与第一控制信号/GC相连,第二MOS管部件的栅极与第二控制信号GC相连,所述第一控制信号/GC与第二控制信号GC为互为反向的控制信号。
采用所述的基于IEEE1500标准的IP核测试传输组件的控制方法,互补金属氧化物半导体传输组件处于导通时,第三控制信号/CS为高电平的逻辑1,此时上拉控制部件截止,互补金属氧化物半导体传输组件的输出OUT即为互补金属氧化物半导体传输组件的输入IN和上拉控制部件的输出OUTPUT,即OUT=IN=OUTPUT;反之,互补金属氧化物半导体传输组件处于关闭时,互补金属氧化物半导体传输组件的输出OUT处于高阻态,第三控制信号/CS为低电平的逻辑0,此时上拉控制部件导通,互补金属氧化物半导体传输组件的输出OUT即为上拉控制部件的输出OUTPUT,即OUT=OUTPUT。
采用所述的基于IEEE1500标准的IP核测试装置的控制方法,互补金属氧化物半导体传输组件处于导通时,第四控制信号CS为低电平的逻辑0,此时下拉控制部件截止,互补金属氧化物半导体传输组件的输出OUT即为互补金属氧化物半导体传输组件的输入IN和下拉控制部件的输出OUTPUT,即OUT=IN=OUTPUT;反之,互补金属氧化物半导体传输组件处于关闭时,互补金属氧化物半导体传输组件的输出OUT处于高阻态,第四控制信号CS为高电平的逻辑1,此时下拉控制部件导通,互补金属氧化物半导体传输组件的输出OUT即为下拉控制部件的输出OUTPUT,即OUT=OUTPUT。
本发明利用互补金属氧化物半导体传输组件实现安全控制功能,互补金属氧化物半导体传输组件仅由2个晶体管组成,因此其面积开销较少,同时还使IP核处于安全状态,从而减少测试中的动态功耗。另一方面,由于互补金属氧化物半导体传输组件没有加在功能路径上,因此与图2中的安全控制测试壳单元相比,减少了功能路径上的延迟,这不仅提高了功能状态下功能输入端口与IP核内部逻辑间的数据通信速度,提高了芯片的工作频率,使测试时间变短,减少测试成本。
附图说明
图1为符合IEEE 1500标准的典型测试壳单元的结构示意图;图2为安全控制测试壳单元的结构示意图;图3为互补金属氧化物半导体传输组件的电路示意图;图4为具体实施方式二的电路示意图;图5为具体实施方式四的电路示意图;图6为具体实施方式二的逻辑结构示意图;图7为具体实施方式四的逻辑结构示意图。
具体实施方式
具体实施方式一:结合图3说明本实施方式,本实施方式包括互补金属氧化物半导体传输组件,所述互补金属氧化物半导体传输组件由第一MOS管部件1和第二MOS管部件2组成;第一MOS管部件1和第二MOS管部件2并联连接,第一MOS管部件1的源极与第二MOS管部件2的源极相连,第一MOS管部件1的漏极与第二MOS管部件2的漏极相连,第一MOS管部件1的源极即为互补金属氧化物半导体传输组件的数据信号输入端,第一MOS管部件1的漏极即为互补金属氧化物半导体传输组件的数据信号输出端;第一MOS管部件1的栅极通过非门与第一控制信号/GC相连,第二MOS管部件2的栅极与第二控制信号GC相连,所述第一控制信号/GC与第二控制信号GC为互为反向的控制信号。
具体实施方式二:结合图4、图6说明本实施方式,本实施方式与具体实施方式一不同点在于它还增加了上拉控制部件3;所述上拉控制部件3为一个PMOS管,上拉控制部件3的漏极同时与第一MOS管部件1的漏极和第二MOS管部件2的漏极相连,上拉控制部件3的源极与电源VDD相连,上拉控制部件3的栅极通过非门与第三控制信号/CS相连。其它组成和连接方式与具体实施方式一相同。
具体实施方式三:本实施方式与具体实施方式一或二不同点在于第一MOS管部件1采用P沟增强型MOS管,第二MOS管部件2采用N沟增强型MOS管。其它组成和连接方式与具体实施方式一或二相同。
具体实施方式四:结合图5、图7说明本实施方式,本实施方式与具体实施方式一不同点在于它还增加了下拉控制部件4;所述下拉控制部件4的源极同时与第一MOS管部件1的漏极和第二MOS管部件2的漏极相连,下拉控制部件4的漏极与电源地VGD相连,下拉控制部件4的栅极与第四控制信号CS相连。其它组成和连接方式与具体实施方式一相同。
具体实施方式五:本实施方式与具体实施方式四不同点在于第一MOS管部件1采用P沟增强型MOS管,第二MOS管部件2采用N沟增强型MOS管。其它组成和连接方式与具体实施方式四相同。
具体实施方式六:采用基于IEEE1500标准的IP核测试装置的控制方法,互补金属氧化物半导体传输组件处于导通时,第三控制信号/CS为高电平的逻辑1,此时上拉控制部件3截止,互补金属氧化物半导体传输组件的输出OUT即为互补金属氧化物半导体传输组件的输入IN和上拉控制部件3的输出OUTPUT,即OUT=IN=OUTPUT;反之,互补金属氧化物半导体传输组件处于关闭时,互补金属氧化物半导体传输组件的输出OUT处于高阻态,第三控制信号/CS为低电平的逻辑0,此时上拉控制部件3导通,互补金属氧化物半导体传输组件的输出OUT即为上拉控制部件3的输出OUTPUT,即OUT=OUTPUT。本实施方式在测试激励扫描移位过程中的安全移位问题时,使输出固定的高电平,这样就可以使IP核处于安全状态,大大减小了被测IP核内部逻辑在扫描移位时的频繁跳变产生的无用动态功耗。另外,此测试装置在测试过程中所有的元器件都是可测试的,因此在IP核测试时并不会因为测试装置本身的电路故障,致使IP核由故障产生;同时,测试过程中功能路径也没有增加延时,面积增加也很少。
具体实施方式七:采用基于IEEE1500标准的IP核测试装置的控制方法,互补金属氧化物半导体传输组件处于导通时,第四控制信号/CS为低电平的逻辑0,此时下拉控制部件4截止,互补金属氧化物半导体传输组件的输出OUT即为互补金属氧化物半导体传输组件的输入IN和下拉控制部件4的输出OUTPUT,即OUT=IN=OUTPUT;反之,互补金属氧化物半导体传输组件处于关闭时,互补金属氧化物半导体传输组件的输出OUT处于高阻态,第四控制信号/CS为高电平的逻辑1,此时下拉控制部件4导通,互补金属氧化物半导体传输组件的输出OUT即为下拉控制部件4的输出OUTPUT,即OUT=OUTPUT。本实施方式在测试激励扫描移位过程中的安全移位问题时,使输出固定的低电平,这样就可以使IP核处于安全状态,大大减小了被测IP核内部逻辑在扫描移位时的频繁跳变产生的无用动态功耗。另外,此测试装置在测试过程中所有的元器件都是可测试的,因此在IP核测试时并不会因为测试装置本身的电路故障,致使IP核有故障产生;同时还可以使IP核处于安全状态,从而减少测试中的动态功耗。同时,测试过程中功能路径也没有增加延时,面积增加也很少。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明所提交的权利要求书确定的专利保护范围。
Claims (6)
1.基于IEEE1500标准的IP核测试传输组件,其特征在于它包括互补金属氧化物半导体传输组件,所述互补金属氧化物半导体传输组件由第一MOS管部件(1)和第二MOS管部件(2)组成;第一MOS管部件(1)和第二MOS管部件(2)并联连接,第一MOS管部件(1)的源极与第二MOS管部件(2)的源极相连,第一MOS管部件(1)的漏极与第二MOS管部件(2)的漏极相连,第一MOS管部件(1)的源极即为互补金属氧化物半导体传输组件的数据信号输入端,第一MOS管部件(1)的漏极即为互补金属氧化物半导体传输组件的数据信号输出端;第一MOS管部件(1)的栅极通过非门与第一控制信号/GC相连,第二MOS管部件(2)的栅极与第二控制信号GC相连,所述第一控制信号/GC与第二控制信号GC为互为反向的控制信号;所述IP核测试传输组件还包括上拉控制部件(3);所述上拉控制部件(3)为一个PMOS管,上拉控制部件(3)的漏极同时与第一MOS管部件(1)的漏极和第二MOS管部件(2)的漏极相连,上拉控制部件(3)的源极与电源VDD相连,上拉控制部件(3)的栅极通过非门与第三控制信号/CS相连。
2.根据权利要求1所述的基于IEEE1500标准的IP核测试传输组件,其特征在于第一MOS管部件(1)采用P沟增强型MOS管,第二MOS管部件(2)采用N沟增强型MOS管。
3.采用权利要求1所述的基于IEEE1500标准的IP核测试传输组件的控制方法,其特征在于互补金属氧化物半导体传输组件处于导通时,第三控制信号/CS为高电平的逻辑1,此时上拉控制部件(3)截止,互补金属氧化物半导体传输组件的输出OUT即为互补金属氧化物半导体传输组件的输入IN和上拉控制部件(3)的输出OUTPUT,即OUT=IN=OUTPUT;反之,互补金属氧化物半导体传输组件处于关闭时,互补金属氧化物半导体传输组件的输出OUT处于高阻态,第三控制信号/CS为低电平的逻辑0,此时上拉控制部件(3)导通,互补金属氧化物半导体传输组件的输出OUT即为上拉控制部件(3)的输出OUTPUT,即OUT=OUTPUT。
4.基于IEEE1500标准的IP核测试传输组件,其特征在于它包括互补金属氧化物半导体传输组件,所述互补金属氧化物半导体传输组件由第一MOS管部件(1)和第二MOS管部件(2)组成;第一MOS管部件(1)和第二MOS管部件(2)并联连接,第一MOS管部件(1)的源极与第二MOS管部件(2)的源极相连,第一MOS管部件(1)的漏极与第二MOS管部件(2)的漏极相连,第一MOS管部件(1)的源极即为互补金属氧化物半导体传输组件的数据信号输入端,第一MOS管部件(1)的漏极即为互补金属氧化物半导体传输组件的数据信号输出端;第一MOS管部件(1)的栅极通过非门与第一控制信号/GC相连,第二MOS管部件(2)的栅极与第二控制信号GC相连,所述第一控制信号/GC与第二控制信号GC为互为反向的控制信号;所述IP核测试传输组件还包括下拉控制部件(4);下拉控制部件(4)的源极同时与第一MOS管部件(1)的漏极和第二MOS管部件(2)的漏极相连,下拉控制部件(4)的漏极与电源地VGD相连,下拉控制部件(4)的栅极与第四控制信号CS相连。
5.根据权利要求4所述的基于IEEE1500标准的IP核测试传输组件,其特征在于第一MOS管部件(1)采用P沟增强型MOS管,第二MOS管部件(2)采用N沟增强型MOS管。
6.采用权利要求4所述的基于IEEE1500标准的IP核测试传输组件的控制方法,其特征在于互补金属氧化物半导体传输组件处于导通时,第四控制信号CS为低电平的逻辑0,此时下拉控制部件(4)截止,互补金属氧化物半导体传输组件的输出OUT即为互补金属氧化物半导体传输组件的输入IN和下拉控制部件(4)的输出OUTPUT,即OUT=IN=OUTPUT;反之,互补金属氧化物半导体传输组件处于关闭时,互补金属氧化物半导体传输组件的输出OUT处于高阻态,第四控制信号CS为高电平的逻辑1,此时下拉控制部件(4)导通,互补金属氧化物半导体传输组件的输出OUT即为下拉控制部件(4)的输出OUTPUT,即OUT=OUTPUT。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102981583A CN101982788B (zh) | 2010-09-30 | 2010-09-30 | 基于ieee1500标准的ip核测试传输组件及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102981583A CN101982788B (zh) | 2010-09-30 | 2010-09-30 | 基于ieee1500标准的ip核测试传输组件及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101982788A CN101982788A (zh) | 2011-03-02 |
CN101982788B true CN101982788B (zh) | 2012-09-19 |
Family
ID=43619690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102981583A Expired - Fee Related CN101982788B (zh) | 2010-09-30 | 2010-09-30 | 基于ieee1500标准的ip核测试传输组件及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101982788B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102156257A (zh) * | 2011-03-04 | 2011-08-17 | 清华大学 | 自保持模拟芯核测试外壳 |
CN104049204A (zh) * | 2013-03-11 | 2014-09-17 | 中兴通讯股份有限公司 | 一种片上系统芯片测试方法、装置和系统 |
CN107345997B (zh) * | 2016-05-04 | 2020-04-14 | 中国科学院微电子研究所 | 一种基于测试壳的ip核测试方法 |
CN107345999B (zh) * | 2016-05-04 | 2020-01-31 | 中国科学院微电子研究所 | 测试壳设计方法及装置 |
CN108123708B (zh) * | 2016-11-29 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种用于io电路的上拉电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6271700B1 (en) * | 1999-09-14 | 2001-08-07 | Fujitsu Limited | Semiconductor integrated circuit having scan path |
TW594030B (en) * | 2001-01-11 | 2004-06-21 | Faraday Tech Corp | Low-power, high efficiency and accurate cycle testing apparatus |
CN101408587A (zh) * | 2007-10-12 | 2009-04-15 | 三洋电机株式会社 | 半导体集成电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020075058A1 (en) * | 2000-12-19 | 2002-06-20 | Chi-Yi Hwang | Apparatus for low-power, high performance, and cycle accurate test simulation |
-
2010
- 2010-09-30 CN CN2010102981583A patent/CN101982788B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6271700B1 (en) * | 1999-09-14 | 2001-08-07 | Fujitsu Limited | Semiconductor integrated circuit having scan path |
TW594030B (en) * | 2001-01-11 | 2004-06-21 | Faraday Tech Corp | Low-power, high efficiency and accurate cycle testing apparatus |
CN101408587A (zh) * | 2007-10-12 | 2009-04-15 | 三洋电机株式会社 | 半导体集成电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101982788A (zh) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101982788B (zh) | 基于ieee1500标准的ip核测试传输组件及其控制方法 | |
US10310013B2 (en) | Test mode isolation and power reduction in embedded core-based digital systems of integrated circuits (ICs) with multiple power domains | |
US9341674B2 (en) | Scan test circuit, test pattern generation control circuit, and scan test control method | |
US7486123B2 (en) | Set/reset latch with minimum single event upset | |
US8643411B1 (en) | System for generating gated clock signals | |
KR20140037228A (ko) | 고속 입력/출력 인터페이스를 사용하여 검사하는 집적회로 | |
CN110007217B (zh) | 一种低功耗边界扫描测试方法 | |
DE602006013600D1 (de) | Testen einer integrierten schaltung mit mehreren taktdomänen | |
CN102799211B (zh) | 内部时钟门控装置 | |
CN108471301A (zh) | 触发电路和扫描链 | |
US9097764B2 (en) | Scan chain in an integrated circuit | |
US20080001628A1 (en) | Level conversion circuit | |
US8749286B2 (en) | Programmable scannable storage circuit | |
TWI827389B (zh) | 時脈門控單元 | |
US20130002297A1 (en) | Bias temperature instability-resistant circuits | |
US8058902B1 (en) | Circuit for aligning input signals | |
CN108107343B (zh) | 一种基于真实sh时间的老化传感器 | |
Zhang et al. | Scan tests with multiple fault activation cycles for delay faults | |
US20090009182A1 (en) | Circuit to provide testability to a self-timed circuit | |
Narayanan et al. | Modified flip-flop architecture to reduce hold buffers and peak power during scan shift operation | |
CN102279296B (zh) | SOCs测试封装扫描信号输入单元和扫描结果输出单元 | |
US9231569B2 (en) | Variable delay and setup time flip-flop | |
US20120062298A1 (en) | Flip-flop architecture for mitigating hold closure | |
US7966533B2 (en) | Register device and methods for using such | |
CN203788266U (zh) | 用于消除短路电流的电路结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120919 Termination date: 20130930 |