WO2011009409A1

WO2011009409A1 - Jtag设备及实现jtag数据传输的方法

Info

Publication number: WO2011009409A1
Application number: PCT/CN2010/075372
Authority: WO
Inventors: 许华
Original assignee: 中兴通讯股份有限公司
Priority date: 2009-07-23
Filing date: 2010-07-21
Publication date: 2011-01-27
Also published as: US20120272111A1; CN101621293B; CN101621293A; EP2448121A4; EP2448121B1; US8689063B2; EP2448121A1

Abstract

本发明公开了一种JTAG设备及实现JTAG数据传输的方法，其中，JTAG设备包括：处理器和JTAG可编程逻辑器件；还包括：隔离电路，与所述处理器连接，并与所述JTAG可编程逻辑器件的引脚连接，所述隔离电路具有与所述JTAG可编程逻辑器件的引脚对应的寄存器；所述隔离电路根据所述处理器对所述隔离电路中的所述寄存器写入的高低电平信号，驱动所述JTAG可编程逻辑器件的引脚，将高低电平信号对应的JTAG数据从所述处理器传输到所述JTAG可编程逻辑器件中。本发明方案中，使用隔离电路实现对JTAG接口或者与JTAG设备连接的PC的串口的保护。

Description

JTAG设备及实现 JTAG数据传输的方法技术领域

本发明涉及通过 JTAG ( Joint Test Action Group, 联合测试行动小组）接口对可编程器件进行远程在线下载的技术，特别是指一种带隔离电路的 JTAG设备及通过隔离电路实现 JTAG数据传输的方法。背景技术

随着电路技术的发展，可编程器件应用得越来越广泛，可编程器件如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法或是硬件描述语言自由的设计一个数字系统。通过软件仿真，可以事先验证设计的正确性。在 PCB ( Printed Circuit Board, 印刷电路板）完成以后，还可以利用可编程器件的在线修改能力，随时修改设计而不必改动硬件电路。使用可编程器件来开发数字电路，可以大大缩短设计时间，减少 PCB面积，提高系统的可靠性。

设计者将要实现的功能转换成原理图或者硬件描述语言的形式，通过编译软件进行编译，将编译以后的程序通过 JTAG接口下载到可编程器件中，可编程器件就会按照设计者的意图进行运行。

JTAG是一种国际标准协议，主要用于芯片内部测试和程序下载，现在几乎所有的可编程器件都支持 JTAG接口，将具有 JTAG接口的可编程器件称为 JTAG可编程逻辑器件，标准的 JTAG接口包括以下引脚：

JTAG TMS: 模式选择引脚；

JTAG TCK: 时钟引脚；

JTAG TDI: 数据输入引脚；

JTAG TDO: 数据输出引脚； JTAG RST N： JTAG复位引脚。

目前， JTAG可编程逻辑器件进行下载的最常见的方法是：

使用 JTAG下载线将 PC (计算机）的串口和 JTAG可编程逻辑器件的 JTAG接口连接起来，在 PC上运行 JTAG下载软件，将编译好后的可编程器件编译文件通过 JTAG下载线下载到 JTAG可编程逻辑器件中。这种常用的 JTAG下载方法主要有以下弊端：

A、由于 JTAG接口不支持热插拔，下载完以后，如果直接将 JTAG下载线从 JTAG可编程逻辑器件的 JTAG连接器上拔掉，很容易损坏 JTAG接口，导致 JTAG可编程逻辑器件无法进行后续的程序升级功能；

B、 JTAG下载需要将 PC的串口和 JTAG可编程逻辑器件的 JTAG接口通过 JTAG下载线来直接连接；由于 JTAG接口所在的 JTAG设备很有可能没有接地或者接地不良，导致该设备上聚集了大量的静电，而当该设备的 JTAG可编程逻辑器件通过 JTAG下载线进行下载的时候， JTAG设备上积聚的大量的静电会通过 JTAG接口传到 PC机的串口上，最终将 PC的串口烧坏，导致下载无法进行；

C、另外，升级方式比较麻烦，如果是已经投放市场、销售给用户的 JTAG 设备需要进行 JTAG可编程逻辑器件的升级，就需要相关的工作人员拿着 JTAG下载线到用户的被测试的设备现场，将被测试的设备打开，然后将连接有 JTAG下载线的 JTAG连接器分别连接到 JTAG设备和 PC上，手动下载升级程序，这样容易影响客户的 JTAG设备的正常运行，费时费力，极不方便。发明内容

本发明要解决的技术问题是提供一种 JTAG设备及实现 JTAG数据传输的方法，通过隔离电路实现对 JTAG接口或者与 JTAG设备连接的 PC的串口的保护，使 JTAG接口或者串口不被破坏。为解决上述技术问题，本发明的技术方案是这样实现的：一种 JTAG设备，包括处理器和 JTAG可编程逻辑器件；所述 JTAG设备还包括：

隔离电路，与所述处理器连接，并与所述 JTAG可编程逻辑器件的引脚连接，所述隔离电路具有与所述 JTAG 可编程逻辑器件的引脚对应的寄存器；

所述隔离电路根据所述处理器对所述隔离电路中的所述寄存器写入的高低电平信号，驱动所述 JTAG可编程逻辑器件的引脚，将高低电平信号对应的 JTAG数据从所述处理器传输到所述 JTAG可编程逻辑器件中。

所述 JTAG可编程逻辑器件具有：数据输入引脚、模式选择引脚、时钟引脚和复位引脚；

所述隔离电路中具有：分别与所述数据输入引脚、模式选择引脚、时钟引脚和复位引脚对应的寄存器。

所述隔离电路包括：

可编程逻辑器件，具有分别与所述数据输入引脚、模式选择引脚、时钟引脚和复位引脚对应的寄存器；

光耦合器，与所述可编程逻辑器件连接，并分别与所述 JTAG可编程逻辑器件的数据输入引脚、模式选择引脚、时钟引脚和复位引脚连接。

所述光耦合器包括：

CATHODE引 ip、 ANODE引 ip、 VO引！⁷、 GND引 ip、 VCC引 P和 VE引脚；其中，所述 VCC引脚和所述 VE引脚连接，所述 VE引脚和所述 VO引脚之间连接有一上拉电阻；

所述 CATHODE 引脚与所述数据输入引脚对应的寄存器连接且所述 VO引脚与所述数据输入引脚连接，或者，

所述 CATHODE 引脚与所述模式选择引脚对应的寄存器连接且所述 VO引脚与所述模式选择引脚连接，或者，

所述 CATHODE引脚与所述时钟引脚对应的寄存器连接且所述 VO引脚与所述时钟引脚连接，或者，

所述 CATHODE引脚与所述复位引脚对应的寄存器连接且所述 VO引脚与所述复位引脚连接，

所述 CATHODE 引脚输入为高电平信号时，所述 ANODE 引脚与 CATHODE引脚之间的二极管和所述 VO引脚与 GND引脚之间的二极管均截止，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到所述 VCC引脚的电平，将高电平信号传输至所述 JTAG可编程逻辑器件；

所述 CATHODE 引脚输入为低电平信号时，所述 ANODE 引脚与 CATHODE引脚之间的二极管和所述 VO引脚与 GND引脚之间的二极管均导通，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到 GND引脚的电平，将低电平信号传输至所述 JTAG可编程逻辑器件。

所述可编程逻辑器件还包括：数据输出引脚对应的寄存器；

所述光耦合器还与所述数据输出引脚连接。

所述 CATHODE引脚输入为高电平信号时，所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述 VCC引脚，将所述高电平信号存储在所述数据输出弓 )脚对应的寄存器中；

所述 CATHODE引脚输入为低电平信号时，所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述 GND引脚，将所述低电平信号存储在所述数据输出弓 )脚对应的寄存器中。

所述 JTAG可编程逻辑器件的引脚对应的寄存器为一个寄存器，所述 JTAG 可编程逻辑器件的各引脚分别对应该寄存器中的一位；或者，所述 JTAG可编程逻辑器件的各引脚分别对应一个寄存器。

所述光耦合器允许通过的信号的频率大于所述 JTAG 可编程逻辑器件的下载频率；和 /或，

所述可编程逻辑器件具体为：通用输入 /输出 GPIO扩展器或者复杂可编程逻辑器件 CPLD。

所述隔离电路具体为：利用电容实现隔离的数字隔离电路。

所述 JTAG设备还包括：具有以太网口的以太网芯片，所述以太网芯片与所述处理器连接，用于将所述以太网口接收到的 JTAG数据传输至所述处理器；

所述处理器用于将所述 JTAG数据通过所述隔离电路下载到所述 JTAG 可编程逻辑器件中。

一种隔离电路实现 JTAG数据传输的方法，应用于包含有 JTAG可编程逻辑器件和处理器的 JTAG设备中，该方法包括：

隔离电路获取处理器对所述隔离电路中的与所述 JTAG可编程逻辑器件的引脚对应的寄存器写入的高低电平信号；

所述隔离电路根据所述高低电平信号，驱动所述 JTAG可编程逻辑器件的引脚，将高低电平信号对应的 JTAG数据从所述处理器下载到所述 JTAG 可编程逻辑器件。

该方法还包括：隔离电路将 JTAG可编程逻辑器件的引脚的高低电平信号输入到寄存器，等待处理器的读取。

所述处理器对寄存器写入高低电平信号之前，还包括：具有以太网口的以太网芯片将以太网口接收到的 JTAG数据传输至处理器。

本发明的上述技术方案的有益效果如下：

上述方案中，使用隔离电路对 JATG可编程逻辑器件的引脚进行隔离，可以防止 JTAG设备没有接地或者接地不良，导致 JTAG设备聚集的静电传到 PC的串口而烧毁串口的问题；而且，使用隔离电路对 JTAG可编程逻辑器件进行隔离以后，即使热插拔 JTAG下载线，由于隔离电路的保护，也不会对 JTAG接口产生破坏。

另外，可以实现远程下载，实时下载，无需到客户现场打开 JTAG设备进行手动下载，安全可靠。附图说明

图 1为本发明的实施例 JTAG设备的具体结构示意图；

图 2为图 1所示 JTAG设备中隔离电路实现 JTAG可编程逻辑器件的数据输入引脚的隔离工作原理示意图；

图 3为图 1所示 JTAG设备中隔离电路实现 JTAG可编程逻辑器件的模式选择引脚的隔离工作原理示意图；

图 4为图 1所示 JTAG设备中隔离电路实现 JTAG可编程逻辑器件的时钟引脚的隔离工作原理示意图；

图 5为图 1所示 JTAG设备中隔离电路实现 JTAG可编程逻辑器件的复位引脚的隔离工作原理示意图；

图 6为图 1所示 JTAG设备中隔离电路实现 JTAG可编程逻辑器件的数据输出引脚的隔离工作原理示意图。具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有 JTAG设备中 JTAG可编程逻辑器件的 JTAG接口或者与该 JTAG设备连接的 PC的串口，由于 JTAG设备聚集大量的静电，使用时容易被烧毁的问题，提供一种对 JTAG接口进行隔离，实现对 JTAG接口或者与该 JTAG设备连接的 PC的串口的保护，使 JTAG接口或者串口不被破坏。

如图 1所示，本发明的实施例 JTAG设备，包括：

处理器，该处理器可以是 JTAG设备的 CPU, 用于实现 JTAG设备的各种逻辑处理；

JTAG可编程逻辑器件，用于实现对 JTAG设备的软件升级或者扩充功能的实现；

隔离电路，与所述处理器连接，并与所述 JTAG可编程逻辑器件的引脚连接，所述隔离电路具有与所述 JTAG 可编程逻辑器件的引脚对应的寄存器；所述 JTAG可编程逻辑器件的引脚即为 JTAG接口；

该实施例中，通过在 JTAG设备中增加隔离电路，处理器根据其模拟的 JTAG总线时序首先将对 JTAG可编程逻辑器件的读 /写电平信号写入该隔离电路的寄存器中，使得 JTAG可编程逻辑器件通过隔离电路确定 JTAG总线读 /写时序，处理器向 JTAG可编程逻辑器件写入数据时，隔离电路根据处理器对寄存器写入的高低电平信号驱动 JTAG可编程逻辑器件的引脚，最后将高低电平信号对应的 JTAG数据传输到 JTAG可编程逻辑器件中，从而实现对 JTAG可编程逻辑器件引脚、即 JTAG接口的保护，使 JTAG接口或者与该 JTAG设备连接的 PC的串口不被破坏。处理器通过对 JTAG可编程逻辑器件进行写操作即能够完成 JTAG下载。

另外，处理器向 JTAG可编程逻辑器件读数据时，隔离电路将 JTAG可编程逻辑器件的引脚的高低电平信号输入到寄存器，等待处理器的读取。

其中，上述 JTAG 可编程逻辑器件的引脚包括：数据输入引脚 JTAG TDK 模式选择引脚 JTAG TMS、时钟引脚 JTAG TCK、复位引脚 JTAG— RST— N和数据输出引脚 JTAG— TDO;

相应地，所述隔离电路中包括：与所述数据输入引脚 JTAG— TDI、模式选择弓 I脚 JTAG— TMS、时钟弓 I脚 JTAG— TCK、复位弓 |脚 JTAG— RST— N或数据输出引脚 JTAG— TDO对应的寄存器。该寄存器可以为一个寄存器， JTAG 可编程逻辑器件的各引脚分别对应该寄存器中的一位；如，一个 8位寄存器 (并不限于 8位寄存器， 16位寄存器也可以 ), JTAG可编程逻辑器件的这 5个引脚分别对应该 8位寄存器的 1位，只需要操作这 5位中的相应位就可以实现对 JTAG可编程逻辑器件相应引脚的驱动。当然，也可以是一个引脚对应一个寄存器，如数据输入引脚 JTAG— TDI 对应的寄存器为 TDI— UPDATE; 模式选择引脚 JTAG— TMS对应的寄存器为 TMS— UPDATE; 时钟引脚 JTAG— TCK 对应的寄存器为 TCK— UPDATE；复位引脚 JTAG RST N对应的寄存器为 RST— UPDATE; 数据输出引脚 JTAG— TDO 对应的寄存器为 TDO— UPDATE, 通过操作相应寄存器实现对 JTAG可编程逻辑器件相应引脚的驱动。

其中，上述隔离电路包括：

可编程逻辑器件，具有分别与所述数据输入引脚 JTAG— TDI、模式选择弓 I脚 JTAG— TMS、时钟引脚 JTAG— TCK、复位弓 |脚 JTAG— RST— N或者数据输出引脚 JTAG— TDO对应的寄存器；

光耦合器（ Optical Coupler, OC ), 与所述可编程逻辑器件连接，并分别与所述 JTAG可编程逻辑器件的数据输入引脚 JTAG— TDI、模式选择引脚 JTAG TMS、时钟弓 I脚 JTAG— TCK、复位弓 |脚 JTAG— RST— N和数据输出弓 I 脚 JTAG— TDO连接。

该光耦合器为高速光耦，允许通过的信号的频率应大于 JTAG可编程逻辑器件的下载频率，以满足 JTAG可编程逻辑器件的下载需要，如该光耦合器的最大频率为 1MHZ。另外，上述可编程逻辑器件具体可以釆用： GPIO (通用输入 /输出）扩展器进行模拟，也可以是一个 CPLD ( Complex Programmable Logic Device, 复杂可编程逻辑器件 )。

光耦合器以光为媒介传输电信号。它对输入、输出电信号有良好的隔离作用，主要原理是：将输入的电信号转换为光信号，再将光信号转换为电信号，从而起到输入、输出隔离的作用。由于光耦合器输入输出间互相隔离、电信号传输具有单向性等特点，因而具有良好的电绝缘能力和抗干扰能力。

该光耦合器包括：

CATHODE (负极）引脚、 ANODE (正极）引脚、 VO引脚、 GND引脚、 VCC引脚和 VE引脚；其中，所述 VCC引脚和所述 VE引脚连接，所述 VE引脚和所述 VO引脚之间连接有一上拉电阻；

所述 CATHODE引脚与所述数据输入引脚 JTAG— TDI对应的寄存器连接且所述 VO引脚与所述数据输入引脚 JTAG— TDI连接，或者，

所述 CATHODE引脚与所述模式选择引脚 JTAG— TMS对应的寄存器连接且所述 VO引脚与所述模式选择引脚 JTAG— TMS连接，或者，

所述 CATHODE引脚与所述时钟引脚 JTAG— TCK对应的寄存器连接且所述 VO引脚与所述时钟引脚 JTAG— TCK连接，或者，

所述 CATHODE引脚与所述复位引脚 JTAG— RST— N对应的寄存器连接且所述 VO引脚与所述复位引脚 JTAG— RST—N连接，或者，

所述 CATHODE引脚与所述数据输出引脚 JTAG— TDO连接且所述 VO 引脚与所述数据输出引脚 JTAG— TDO对应的寄存器连接。

所述 CATHODE 引脚输入为高电平信号时，所述 ANODE 引脚与 CATHODE引脚之间的二极管和所述 VO引脚与 GND引脚之间的二极管均截止，所述数据输入引脚 JTAG TDK 模式选择引脚 JTAG TMS、时钟引脚 JTAG— TCK或复位引脚 JTAG— RST— N 通过所述上拉电阻被拉到所述 VCC引脚的电平，将所述高电平信号传输至所述 JTAG可编程逻辑器件，或者所述数据输出引脚 JTAG— TDO对应的寄存器通过所述上拉电阻被拉到所述 VCC 引脚的电平，将所述高电平信号存储在所述数据输出引脚 JTAG TDO对应的寄存器中；

所述 CATHODE 引脚输入为低电平信号时，所述 ANODE 引脚与 CATHODE引脚之间的二极管和所述 VO引脚与 GND引脚之间的二极管均导通，所述数据输入引脚 JTAG— TDI、模式选择引脚 JTAG— TMS、时钟引脚 JTAG— TCK或复位引脚 JTAG— RST— N通过所述上拉电阻被拉到 GND引脚的电平，将所述低电平信号传输至所述 JTAG可编程逻辑器件，或者所述数据输出引脚 JTAG— TDO 对应的寄存器通过所述上拉电阻被拉到所述 GND引脚，将所述低电平信号存储在所述数据输出引脚 JTAG— TDO对应的寄存器中。

下面结合具体附图说明上述光耦合器的各引脚与 JTAG可编程逻辑器件的各引脚以及可编程逻辑器件中的寄存器之间的工作关系：

如图 2所示，为数据输入引脚 JTAG— TDI的光电隔离图，工作原理如下：

JTAG TDI是 JTAG可编程逻辑器件的数据输入引脚，对应的寄存器 TDI— UPDATE由实现可编程逻辑器件的 CPLD驱动， TDI— UPDATE的高低电平是由处理器写入 CPLD的寄存器 TDI— UPDATE的值为 T 或 '0，来实现的，根据处理器需要向 JTAG可编程逻辑器件写入的数据来决定。所述寄存器 TDI— UPDATE可以为寄存器中的一位，也可以为一个单独的寄存器。当 TDI— UPDATE为高电平时，光耦合器的 CATHODE引脚输入为高电平信号， ANODE引脚和 CATHODE引脚之间的二极管截止，光耦合器的 VO引脚与 GND 引脚之间也截止，导致 JTAG TDI 被上拉电阻 R2 拉到 JTAG— VCC,也为高电平，这样高电平信号就通过光耦合器传到了 JTAG可编程逻辑器件的 JTAG— TDI。当 TDI— UPDATE 为低电平时，光耦合器的 CATHODE引脚输入为低电平信号， ANODE引脚与 CATHODE引脚之间的二极管导通，导致 VO引脚与 GND引脚之间也导通，使得 JTAG— TDI被连接到 JTAG— GND引脚， JTAG— TDI的电平就为低电平，这样低电平信号就通过光耦合器传到了 JTAG可编程逻辑器件的 JTAG— TDI。以上过程实现了对 JTAG可编程逻辑器件的 JTAG接口的下载数据输入。

如图 3所示，为模式选择引脚 JTAG— TMS的光电隔离图，工作原理如下：

光耦合器为高速光耦，允许通过的信号的最大频率可以为 1MHZ, 完全满足 JTAG可编程逻辑器件的下载频率； JTAG— TMS是 JTAG可编程逻辑器件的模式选择引脚，对应的寄存器 TMS— UPDATE由实现可编程逻辑器件的 CPLD驱动， TMS— UPDATE的高低电平是由处理器写入 CPLD的寄存器 TMS— UPDATE的值为 '1，或 '0，来实现的，根据处理器需要向 JTAG 可编程逻辑器件写入的数据来决定。所述寄存器 TMS— UPDATE可以为寄存器中的一位，也可以为一个单独的寄存器。当 TMS— UPDATE为高电平时，光耦合器的 CATHODE引脚输入为高电平信号， ANODE引脚与 CATHODE 引脚之间的二极管截止，光耦合器的 VO引脚与 GND引脚之间也截止，导致 JTAG— TMS被上拉电阻 R2拉到 JTAG— VCC , 也为高电平，这样高电平信号就通过光耦合器传到了 JTAG 可编程逻辑器件的 JTAG— TMS。当 TMS— UPDATE为低电平时，光耦合器的 CATHODE 引脚输入为低电平信号， ANODE引脚与 CATHODE引脚之间的二极管导通，导致 VO引脚与 GND 引脚之间也导通，使得 JTAG— TMS 被连接到 JTAG— GND 引脚， JTAG TMS 的电平就为低电平，这样低电平信号就通过光耦合器传到了 JTAG可编程逻辑器件的 JTAG TMS。以上过程实现了对 JTAG可编程逻辑器件的 JTAG接口的模式选择。

如图 4所示，为时钟引脚 JTAG— TCK的光电隔离图，工作原理如下：光耦合器为高速光耦，允许通过的信号的最大频率可以为 1MHZ, 完全满足 JTAG可编程逻辑器件的下载频率； JTAG TCK是 JTAG可编程逻辑器件的时钟引脚，对应的寄存器 TCK— UPDATE 由实现可编程逻辑器件的 CPLD驱动， TCK— UPDATE 的高低电平是由处理器写入 CPLD 的寄存器 TCK— UPDATE的值为 T 或 '0，来实现的，根据处理器需要向 JTAG可编程逻辑器件写入的数据来决定。所述寄存器 TCK— UPDATE可以为寄存器中的一位，也可以为一个单独的寄存器。当 TCK— UPDATE为高电平时，光耦合器的 CATHODE引脚输入为高电平信号， ANODE引脚与 CATHODE 引脚之间的二极管截止，光耦合器的 VO引脚与 GND引脚之间也截止，导致 JTAG— TCK被拉到 JTAG— VCC , 也为高电平，这样高电平信号就通过光耦合器传到了 JTAG可编程逻辑器件的 JTAG— TCK。当 TCK— UPDATE为低电平时，光耦合器的 CATHODE引脚输入为低电平信号， ANODE引脚与 CATHODE引脚之间的二极管导通，导致 VO引脚与 GND引脚之间也导通，使得 JTAG TCK被连接到 JTAG— GND引脚， JTAG— TCK的电平就为低电平，这样低电平信号就通过光耦合器传到了 JTAG 可编程逻辑器件的 JTAG— TCK。以上过程实现了对 JTAG可编程逻辑器件的 JTAG接口的时钟输入。

如图 5所示，为复位引脚 JTAG— RST— N的光电隔离图，工作原理如下：光耦合器为高速光耦，允许通过的信号的最大频率可以为 1MHZ, 完全满足 JTAG可编程逻辑器件的下载频率； JTAG— RST— N是 JTAG可编程逻辑器件的复位引脚，对应的寄存器 RST— UPDATE由实现可编程逻辑器件的 CPLD驱动， RST— UPDATE的高低电平是由处理器写入 CPLD的寄存器 RST UPDATE的值为 '1，或 '0，来实现的，根据处理器需要向 JTAG可编程逻辑器件写入的数据来决定。所述寄存器 RST— UPDATE可以为寄存器中的一位，也可以为一个单独的寄存器。当 RST— UPDATE为高电平时，光耦合器的 CATHODE引脚输入为高电平信号， ANODE引脚与 CATHODE 引脚之间的二极管截止，光耦合器的 VO引脚与 GND引脚之间也截止，导致 JTAG— RST— N被拉到 JTAG— VCC , 也为高电平，这样高电平信号就通过光耦合器传到了 JTAG可编程逻辑器件的 JTAG— RST— N。当 RST— UPDATE 为低电平时，光耦合器的 CATHODE引脚输入为低电平信号， ANODE 引脚与 CATHODE引脚之间的二极管导通，导致 VO引脚与 GND引脚之间也导通，使得 JTAG— RST— N被连接到 JTAG— GND引脚， JTAG— RST— N的电平就为低电平，这样低电平信号就通过光耦合器传到了 JTAG可编程逻辑器件的 JTAG— RST— N。以上过程实现了对 JTAG可编程逻辑器件的 JTAG接口的复位操作。

如图 6所示，为数据输出引脚 JTAG— TDO的光电隔离图，工作原理如下：

JTAG TDO是 JTAG可编程逻辑器件的数据输出引脚，对应实现可编程逻辑器件的 CPLD中的寄存器 TDO— UPDATE。所述寄存器 TDO— UPDATE 可以为寄存器中的一位，也可以为一个单独的寄存器。当 JTAG— TDO输出高电平时，光耦合器的 ANODE引脚与 CATHODE引脚之间的电平为低电平 , ANODE引脚与 CATHODE引脚之间的二极管截止，导致 VO脚和 GND 脚截止， TDO— UPDATE就被连接到 VCC3 V3 ,从而是高电平，输入到 CPLD 的 TDO— UPDATE中，等待处理器读取。当 JTAG— TDO输出低电平时，光耦合器的 ANODE引脚与 CATHODE引脚之间的二极管导通，从而导致光耦合器的 VO引脚与 GND引脚导通， TDO— UPDATE被连接到 GND, 从而是低电平，输入到 CPLD的 TDO— UPDATE中，等待处理器读取。以上所述 JTAG— TDO的高低电平是由 JTAG可编程逻辑器件中需要被处理器读取的数据决定。

以上电路组成了 JTAG设备的整个结构。目前釆用的 JTAG下载方法基本上都是通过使用 JTAG下载线从 PC机上对可编程器件进行程序下载，存在技术背景中描述的三种弊端，本发明使用高速光耦合器对 JATG可编程逻辑器件的 5个引脚分别进行光耦隔离，可以防止 JATG设备没有接地或者接地不良，导致 JATG设备聚集的静电传到 PC串口而烧毁串口的问题；而且，使用光耦合器对 JTAG接口进行隔离以后，即使热插拔 JTAG下载线，由于光耦合器的保护，也不会对 JTAG接口产生破坏。

另夕卜，再如图 1所示，本发明的 JTAG设备还可具有以太网口的以太网芯片，所述以太网芯片与所述处理器连接，用于将所述以太网口接收到的 JTAG数据传输至所述处理器，并由所述处理器将所述 JTAG数据通过所述隔离电路下载到所述 JTAG可编程逻辑器件中。这样可以在线升级 JTAG可编程逻辑器件中的程序，可以通过网络（如以太网口 RJ45网口 )将需要升级的可编程器件程序发到 JTAG设备的处理器的 ROM里保存起来，处理器在合适的时候通过读写可编程逻辑器件的寄存器来模拟 JTAG时序，将需要升级的可编程器件程序通过可编程逻辑器件下载到 JTAG 可编程逻辑器件中，这样可以实现远程下载，实时下载，无需到客户现场打开 JTAG设备进行手动下载，安全可靠。

最后，本发明的上述实施例中，隔离电路也可以利用数字隔离电路实现，该数字隔离电路是使用电容进行隔离，如 ADI和 TI公司生产的数字隔离电路。

本发明的实施例还提供一种隔离电路实现 JTAG数据下载的方法，应用于包含有 JTAG可编程逻辑器件和处理器的 JTAG设备中，该方法包括：步骤一，隔离电路获取处理器对所述隔离电路中的与所述 JTAG可编程逻辑器件的引脚对应的寄存器写入的高低电平信号；步骤二，所述隔离电路根据所述高低电平信号，驱动所述 JTAG可编程逻辑器件的引脚，将高低电平信号对应的 JTAG数据从所述处理器下载到所述 JTAG可编程逻辑器件。

该方法中具体实现对 JTAG可编程逻辑器件进行隔离保护，并实现远程下载的方法如上述各附图中的介绍，在此不再赘述。

综上，处理器按照模拟好以后的时序和功能通过 LocalBus对隔离电路的相关寄存器（如 TMS— UPDATE、 TCK— UPDATE、 TDO UPDATD、 RST UPDATE、 TDI UPDATE ) 进行读写，从而驱动 JTAG TMS 、 JTAG— TCK：、 JTAG— TDO、 JTAG— RST、 JTAG— TDI这 5个引脚，然后通过光耦隔离以后送到 JTAG可编程逻辑器件上，完成处理器与 JTAG可编程逻辑器件之间的数据传输。另外，还可以通过 RJ45网口将要下载的文件由网络远程传送到处理器里存储起来，再下载到 JTAG可编程逻辑器件里，从而实现远程下载，不用到客户现场打开 JTAG设备进行手动下载，安全可靠。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

权利要求书

1、一种 JTAG设备，包括处理器和 JTAG可编程逻辑器件；其特征在于，所述 JTAG设备还包括：

2、根据权利要求 1所述的 JTAG设备，其特征在于，所述 JTAG可编程逻辑器件具有：数据输入引脚、模式选择引脚、时钟引脚和复位引脚；所述隔离电路中具有：分别与所述数据输入引脚、模式选择引脚、时钟引脚和复位引脚对应的寄存器。

3、根据权利要求 2所述的 JTAG设备，其特征在于，所述隔离电路包括：

4、根据权利要求 3所述的 JTAG设备，其特征在于，所述光耦合器包括：

5、根据权利要求 3所述的 JTAG设备，其特征在于，

所述可编程逻辑器件还包括：数据输出引脚对应的寄存器；

所述光耦合器还与所述数据输出引脚连接。

6、根据权利要求 5所述的 JTAG设备，其特征在于，

7、根据权利要求 1至 6任一项所述的 JTAG设备，其特征在于，所述 JTAG可编程逻辑器件的引脚对应的寄存器为一个寄存器，所述 JTAG可编程逻辑器件的各引脚分别对应该寄存器中的一位；或者，所述 JTAG可编程逻辑器件的各引脚分别对应一个寄存器。

8、根据权利要求 3至 6任一项所述的 JTAG设备，其特征在于，所述光耦合器允许通过的信号的频率大于所述 JTAG 可编程逻辑器件的下载频率；和 /或，

9、根据权利要求 1或 2所述的 JTAG设备，其特征在于，所述隔离电路具体为：利用电容实现隔离的数字隔离电路。

10、根据权利要求 1至 6任一项所述的 JTAG设备，其特征在于，所述 JTAG设备还包括：具有以太网口的以太网芯片，所述以太网芯片与所述处理器连接，用于将所述以太网口接收到的 JTAG数据传输至所述处理器；所述处理器用于将所述 JTAG数据通过所述隔离电路下载到所述 JTAG 可编程逻辑器件中。

11、一种隔离电路实现 JTAG数据传输的方法，应用于包含有 JTAG可编程逻辑器件和处理器的 JTAG设备中，其特征在于，该方法包括：

12、根据权利要求 11所述的方法，其特征在于，该方法还包括：隔离电路将 JTAG可编程逻辑器件的引脚的高低电平信号输入到寄存器，等待处理器的读取。

13、根据权利要求 11或 12所述的方法，其特征在于，所述处理器对寄存器写入高低电平信号之前，还包括：具有以太网口的以太网芯片将以太网口接收到的 JTAG数据传输至处理器。