CN100529765C - 用于单板上的jtag链路的测试访问端口的复位装置 - Google Patents

用于单板上的jtag链路的测试访问端口的复位装置 Download PDF

Info

Publication number
CN100529765C
CN100529765C CNB2007101115500A CN200710111550A CN100529765C CN 100529765 C CN100529765 C CN 100529765C CN B2007101115500 A CNB2007101115500 A CN B2007101115500A CN 200710111550 A CN200710111550 A CN 200710111550A CN 100529765 C CN100529765 C CN 100529765C
Authority
CN
China
Prior art keywords
jtag
veneer
test
reset
resetting means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101115500A
Other languages
English (en)
Other versions
CN101140298A (zh
Inventor
石晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Zhongxing Software Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CNB2007101115500A priority Critical patent/CN100529765C/zh
Publication of CN101140298A publication Critical patent/CN101140298A/zh
Application granted granted Critical
Publication of CN100529765C publication Critical patent/CN100529765C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种用于单板上的JTAG链路的测试访问端口的复位装置，其包括：隔离模块，单板上的JTAG插座和JTAG器件的菊花链通过隔离模块连接至外部器件，隔离模块用于使JTAG插座调试单板时，JTAG器件的
Figure 200710111550.0_AB_0
接口的电平变化不对外部器件进行误复位；以及复位电路，用于提供有效的复位脉冲给外部器件，并通过隔离模块将复位脉冲提供给JTAG器件的菊花链。通过本发明，使得JTAG芯片的TAP口在处于BST测试状态和正常工作上电复位状态两种状态的情况下，都可以可靠地进入正确状态。

Description

用于单板上的JTAG链路的测试访问端口的复位装置
技术领域
本发明涉及电子设备领域，更具体地涉及一种用于单板上的JTAG链路的测试访问端口的复位装置。
背景技术
大规模集成电路的引脚越来越多，传统的探头测试方法和钉床式测试法在PCB布线和单板的生产测试中都存在相当程度的困难，如测试点的加入可能引起线路阻抗不连续、BGA封装的芯片测试点设置困难等问题。为了解决PCB测试方面面临的问题，联合测试活动组(Joint Test Action Group，简称JTAG)于1990年拟制了IEEE1149.1标准，将一些测试和可编程芯片程序下载等功能所需的硬件资源集成在芯片内，为用户解决测试和芯片程序下载的问题提供方便。之后又有IEEE1149.4、IEEE1149.6等几个标准支持芯片的JTAG口实现JTAG边界扫描测试(Boundary Scan Test，简称BST)和下载功能。目前越来越多的单板可以采用JTAG口BST功能。如果一个单板上具有多个JTAG口的芯片(下面简称为JTAG芯片)，则可以根据标准提供的连接方法，组成JTAG菊花链，通过对JTAG菊花链的测试，了解单板的硬件质量。
然而需要注意的是，JTAG芯片在正常工作时(非测试状态)，在上电的瞬间，包括电源重启、或者单板进行热插拔等情况，需要对JTAG口的测试端口(TEST ACCESS PORT，简称TAP)进行有效的复位(或简称为JTAG口复位)，否则可能使芯片进入一种不稳定的状态，单板无法正常工作，这种情况的发生，存在一定的概率。为了解决这些概率性发生的问题，提高单板的工作稳定性，以往没有启用JTAG口BST边界扫描测试功能的JTAG芯片，用于JTAG口复位的复位管脚(TRST)可以直接接地或通过小电阻接地，这样JTAG芯片不会因为JTAG口的问题而进入不稳定状态。但是其缺点是，这种方法中的电阻选择不合理时会限制BST边界扫描测试功能的使用，直接接地的方法中的单板正常运行时JTAG芯片不会进入不稳状态，但这样将使测试用的BST功能失效，电阻过小则要求BST测试设备的驱动能力很强，电阻过大，不会引起BST测试功能的问题，但正常工作上电时JTAG口不一定能正确复位，可能使JTAG芯片进入不稳定状态。一般JTAG器件的TRST端口在芯片内部都有一个上拉电阻，当菊花链的长度(即，JTAG菊花链上JTAG器件的数量)不一样时，这个下拉电阻的选择难以统一。
为了在JTAG口BST测试状态与正常工作上电复位两种情况下，JTAG芯片的TAP口都能进入各自的正确状态的可靠性，本发明提出了一种用于单板上的JTAG链路的测试访问端口的复位装置。
发明内容
鉴于上述一个或多个问题，本发明提供了一种用于单板上的JTAG链路的测试访问端口的复位装置。
根据本发明的用于单板上的JTAG链路的测试访问端口的复位装置包括：隔离模块，单板上的JTAG插座和JTAG器件的菊花链通过隔离模块连接至外部器件，隔离模块用于使JTAG插座调试单板时，JTAG器件的TRST接口的电平变化不对外部器件进行误复位；以及复位电路，用于提供有效的复位脉冲给外部器件，并通过隔离模块将复位脉冲提供给JTAG器件的菊花链。
其中，隔离模块包括：第一电阻器，其第一端连接至电源Vcc，第二端连接至第一二极管的负极；第一二极管，其负极连接至JTAG器件的TRST接口，其正极连接到第二二极管的正极；以及第二二极管，其负极连接至JTAG插座的TRST接口。
其中，复位电路为RC电路。RC电路产生的脉冲宽度大于预定脉冲宽度。RC电路中的电阻器与第一电阻器是同一个电阻器。
可选地，复位电路为专用复位芯片。专用复位芯片为MAX706/704。在JTAG器件的数量大于预定数量的情况下，在预定间隔将TRST信号线通过小电容接地。单板为没有热插拔要求的单板。
通过本发明，使得JTAG芯片的TAP口在处于BST测试状态和正常工作上电复位状态两种状态的情况下，都可以可靠地进入正确状态。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是示出JTAG菊花链的连接方法的示意图；
图2是示出JTAG菊花链的复位装置与其周围元件的连接关系的示意图；
图3是示出根据本发明实施例的用于单板上的JTAG链路的测试访问端口的复位装置的复位电路的示意图；以及
图4是示出根据本发明实施例的用于单板上的JTAG链路的测试访问端口的复位装置的又一复位电路的示意图。
具体实施方式
下面参考附图，详细说明本发明的具体实施方式。
IEEE1149.1-1990标准规定，具有JTAG测试功能的器件测试访问口TAP的硬件由TDI、TDO、TMS、和TCK四个引脚、以及备选的测试复位引脚TRST构成。这几个测试信号的功能依次说明如下：
TCK：测试时钟(Test Clock)，是输入信号，它与系统的时钟无关，是个独立的时钟源。
TMS：测试模式选择(Test Mode Select)。
TDO：测试数据输出(Test Date Output)。
TDI：测试数据输入(Test Date input)。
TRST：测试复位(Test Reset)，TRST是个异步复位输入信号，低电平有效。平时TRST为‘1’，异步复位时，TRST输入线上产生一个持续时间足够长的‘0’信号对TAP控制器进行异步复位。TRST是个选项信号。不是所有的JTAG器件TAP口都有TRST引脚，但大多数JTAG芯片有这个管脚，特别是TAP口用做调试与BST边界扫描测试复用端口的芯片，因为这种芯片上电时更易进行不确定状态。没有TRST管脚的JTAG芯片，芯片内部会自动处理好上电复位的问题。
如图1所示，单板上如果有几个JTAG芯片，那么所有这些JTAG芯片可以按照标准的要求连成JTAG菊花链的方式，即各芯片的TAP口TDI与TDO首尾相接，TCK和TMS、TRST总线共用，在单板上准备一个对外测试/下载的JTAG插座，供JTAG边界扫描测试仪对单板进行硬件测试和对单板上可编程器件进行下载公用。
通常，TRST为‘1’，异步复位时，TRST输入线上产生一个持续时间足够长的‘0’信号，以对各JTAG器件的TAP口进行异步复位。具体的脉冲宽度根据芯片手册的要求会有一定的差别，大致都是不小于100～500ns。
如图2所示，本发明提出的用于单板上的JTAG链路的测试访问端口的复位装置包括复位电路、与门电路两部分。复位电路的作用是提供有效的复位脉冲；与门电路的作用是保证在采用对外测试/下载的JTAG插座调试单板时，JTAG接口上TRST(复位脉冲)的电平变化不会引起CPU等芯片的误复位。也就是说，复位电路用于提供有效的复位脉冲给外部器件，并通过作为隔离模块的与门电路将复位脉冲提供给JTAG器件的菊花链。与门电路是用于使JTAG插座调试单板时，JTAG器件的TRST接口的电平变化不对外部器件进行误复位的隔离模块。单板上的JTAG插座和JTAG器件的菊花链通过隔离模块连接至外部器件。
其中，隔离模块包括：第一电阻器，其第一端连接至电源Vcc，第二端连接至第一二极管的负极；第一二极管，其负极连接至JTAG器件的TRST接口，其正极连接到第二二极管的正极；以及第二二极管，其负极连接至JTAG插座的TRST接口。
其中，TRST(复位脉冲)脉冲可由RC电路产生，也可以由专用的复位芯片产生。
考虑低成本、高可靠性的要求，本发明进一步提出了用两个电阻和一个二极管搭成的与门电路来实现JTAG链的复位电路(如图3、图4所示)。
图3是用RC电路和电阻、二极管搭成的与门电路来实现的JTAG链复位电路。此处，需要注意调节RC参数，以使上电时RC电路的复位信号能输出大于复位脉冲宽度要求的低电平信号。其中，RC电路中的电阻器与隔离模块中的第一电阻器是同一个电阻器。但是要还需要注意，在JTAG芯片较多时，可能会增加PCB布线中的复杂性，在TRST信号走线较长时，每8cm需要放置一个1000P～0.1μ的对地小电容。试验表明，该电路在电源重复开启的过程中，每次都能保证单板上JTAG链上的所有JTAG芯片正常工作，但是在单板的热插拔过程中，存在JTAG芯片不能正常被复位，进入不稳定态的可能性。因此，该电路可用于没有热插拔要求的单板上。
图4是用专用复位芯片、电阻、以及二极管搭成的与门电路来实现的JTAG链复位电路。考虑到很多通讯设备的单板都以MAX706/704等专用复位芯片做CPU复位电路，因此可以利用该电路的复位脉冲来复位JTAG芯片的TRST。以MAX704T为例，无论是上电复位，还是手动按钮导致的MR为低触发的复位，在rst_out*这个输出管脚都会产生一个大于200ms低脉冲(如图4所示)，用这个较宽的低脉冲可以保证能将JTAG菊花链上的JTAG器件的TAP口可靠复位。其中，在JTAG器件的数量大于预定数量的情况下，在预定间隔将TRST信号线通过小电容接地。试验表明，该电路在电源重复开启和单板的重复热插拔过程中，每次都能保证单板上JTAG链上的所有JTAG芯片正常工作。因此，该电路可用于有热插拔要求的单板上。
通过本发明，使得JTAG芯片的TAP口在处于BST测试状态和正常工作上电复位状态两种状态的情况下，都可以可靠地进入正确状态。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种用于单板上的联合测试活动组JTAG链路的测试访问端口的复位装置，其特征在于，包括：
隔离模块，所述单板上的联合测试活动组JTAG插座和联合测试活动组JTAG器件的菊花链通过所述隔离模块连接至外部器件，所述隔离模块用于使所述联合测试活动组JTAG插座调试单板时，联合测试活动组JTAG器件的测试复位TRST接口的电平变化不对所述外部器件进行误复位；以及
复位电路，用于提供有效的复位脉冲给所述外部器件，并通过所述隔离模块将所述复位脉冲提供给所述联合测试活动组JTAG器件的菊花链。
2.根据权利要求1所述的复位装置，其特征在于，所述隔离模块包括：
第一电阻器，其第一端连接至电源Vcc，第二端连接至第一二极管的负极；
所述第一二极管，其正极连接至所述联合测试活动组JTAG器件的测试复位TRST接口，并且连接到第二二极管的正极；以及
所述第二二极管，其负极连接至所述联合测试活动组JTAG插座的测试复位TRST接口。
3.根据权利要求2所述的复位装置，其特征在于，所述复位电路为RC电路。
4.根据权利要求3所述的复位装置，其特征在于，所述RC电路产生的脉冲宽度大于预定脉冲宽度。
5.根据权利要求3所述的复位装置，其特征在于，所述RC电路中的电阻器与所述第一电阻器是同一个电阻器。
6.根据权利要求1或2所述的复位装置，其特征在于，所述复位电路为专用复位芯片。
7.根据权利要求6所述的复位装置，其特征在于，所述专用复位芯片为MAX706或MAX704。
8.根据权利要求7所述的复位装置，其特征在于，在所述联合测试活动组JTAG器件的数量大于预定数量的情况下，在预定间隔将测试复位TRST信号线通过小电容接地。
9.根据权利要求8所述的复位装置，其特征在于，所述单板为没有热插拔要求的单板。
CNB2007101115500A 2007-02-27 2007-06-19 用于单板上的jtag链路的测试访问端口的复位装置 Expired - Fee Related CN100529765C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101115500A CN100529765C (zh) 2007-02-27 2007-06-19 用于单板上的jtag链路的测试访问端口的复位装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200710079938.7 2007-02-27
CN200710079938 2007-02-27
CNB2007101115500A CN100529765C (zh) 2007-02-27 2007-06-19 用于单板上的jtag链路的测试访问端口的复位装置

Publications (2)

Publication Number Publication Date
CN101140298A CN101140298A (zh) 2008-03-12
CN100529765C true CN100529765C (zh) 2009-08-19

Family

ID=39192328

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101115500A Expired - Fee Related CN100529765C (zh) 2007-02-27 2007-06-19 用于单板上的jtag链路的测试访问端口的复位装置

Country Status (1)

Country Link
CN (1) CN100529765C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183139B (zh) * 2007-11-02 2010-12-08 中兴通讯股份有限公司 一种基于jtag接口的单板及其设计方法
CN101621293B (zh) * 2009-07-23 2012-09-26 中兴通讯股份有限公司 Jtag设备及隔离电路实现jtag数据下载的方法
CN102831934B (zh) * 2011-06-14 2015-03-11 芯成半导体（上海）有限公司 进入asram芯片内部测试模式的方法
US20130086441A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Dynamically self-reconfigurable daisy-chain of tap controllers
CN102998614B (zh) * 2012-12-14 2014-08-06 中船重工（武汉）凌久电子有限责任公司 可实现dsp单板或多板jtag调试的系统及调试方法
CN103593626B (zh) * 2013-11-11 2017-02-01 杭州晟元数据安全技术股份有限公司 一种芯片测试模式和调试模式的保护方法
CN105676981B (zh) * 2014-11-19 2022-06-21 湖南南车时代电动汽车股份有限公司 一种复位电路、工作方法及复位方法
CN113626310B (zh) * 2021-07-09 2023-11-24 芯来智融半导体科技(上海)有限公司 一种开发调试系统、待测设备和调试方法

Also Published As

Publication number Publication date
CN101140298A (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
CN100529765C (zh) 用于单板上的jtag链路的测试访问端口的复位装置
US11835578B2 (en) Selectable JTAG or trace access with data store and output
US7484188B2 (en) On-chip test circuit and method for testing of system-on-chip (SOC) integrated circuits
EP2614381B1 (en) An integrated circuit including a programmable logic analyzer with enhanced analyzing and debugging capabilities and a method therefor
US20040001432A1 (en) Embedding a JTAG host controller into an FPGA design
CN101183139B (zh) 一种基于jtag接口的单板及其设计方法
US7451367B2 (en) Accessing sequential data in microcontrollers
JP2003344509A (ja) 集積回路（ｉｃ）をテストする方法
US8732526B1 (en) Single-wire data interface for programming, debugging and testing a programmable element
US20170045579A1 (en) Cpu bist testing of integrated circuits using serial wire debug
JP4426655B2 (ja) トリガシーケンシングコントローラ
CN113157501B (zh) 一种基于ate测试机的微系统模块ac参数测试方法
CN102305907A (zh) 多芯片封装结构的测试方法和系统
Vermeulen et al. IEEE 1149.1-compliant access architecture for multiple core debug on digital system chips
US20190242941A1 (en) Methods and Apparatus for Testing an Integrated Circuit
KR20050088386A (ko) Ｊｔａｇ 성능을 갖는 다수의 집적 회로를 구비한시스템에서의 코드 다운로드
US6021447A (en) Non-intrusive in-system programming using in-system programming circuitry coupled to oscillation circuitry for entering, exiting, and performing in-system programming responsive to oscillation circuitry signals
US8621125B2 (en) System and method of sending and receiving data and commands using the TCK and TMS of IEEE 1149.1
JP2003066125A (ja) 集積回路、並びに、集積回路を試験するための方法
JP2003228999A (ja) 半導体記憶装置
US6158034A (en) Boundary scan method for terminating or modifying integrated circuit operating modes
CN115344308A (zh) 安全启动装置及方法
CN114019357A (zh) 一种逻辑处理模块的测试引脚的管理方法及相关组件
CN207601244U (zh) 用于将tap信号耦合到jtag接口的电路系统
Bonnett Design for in-system programming

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151222

Address after: Yuhuatai District of Nanjing City, Jiangsu province 210012 Bauhinia Road No. 68

Patentee after: Nanjing Zhongxing New Software Co., Ltd.

Address before: 518057 Nanshan District science and Technology Industrial Park, Guangdong high tech Industrial Park, ZTE building

Patentee before: ZTE Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20160619

CF01 Termination of patent right due to non-payment of annual fee