CN101621293B - Jtag设备及隔离电路实现jtag数据下载的方法 - Google Patents

Abstract

本发明提供一种JTAG设备及隔离电路实现JTAG数据下载的方法，其中，JTAG设备包括：处理器；JTAG可编程逻辑器件；隔离电路，与所述处理器连接，并与所述JTAG可编程逻辑器件的引脚连接，所述隔离电路具有与所述JTAG可编程逻辑器件的引脚对应的寄存器；所述隔离电路根据所述处理器对所述隔离电路中的所述寄存器的读/写电平信号，驱动所述JTAG可编程逻辑器件的引脚，将JTAG数据从所述处理器传输到所述JTAG可编程逻辑器件中。本发明实现对JTAG接口或者与该JTAG设备连接的串口的保护。

Description

JTAG设备及隔离电路实现JTAG数据下载的方法

技术领域

本发明涉及通过JTAG(Joint Test Action Group，联合测试行动小组)接口对可编程器件进行远程在线下载技术，特别是指一种带隔离的JTAG设备及隔离电路实现JTAG数据下载的方法。 

背景技术

随着电路技术的发展，可编程器件应用得越来越广泛，可编程器件如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法或是硬件描述语言自由的设计一个数字系统。通过软件仿真，可以事先验证设计的正确性。在PCB(印刷电路板)完成以后，还可以利用可编程器件的在线修改能力，随时修改设计而不必改动硬件电路。使用可编程器件来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。 

设计者将要实现的功能转换成原理图或者硬件描述语言的形式，通过编译软件进行编译，将编译以后的程序通过JTAG接口下载到可编程器件里去，可编程器件就会按照设计者的意图进行运行。 

JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准协议，主要用于芯片内部测试和程序下载，现在几乎所有的可编程器件都支持JTAG接口，将具有JTAG接口的可编程逻辑器件称为JTAG可编程逻辑器件，标准的JTAG接口有以下几根线： 

JTAG_TMS：模式选择引脚； 

JTAG_TCK：时钟引脚； 

JTAG_TDI：数据输入引脚； 

JTAG_TDO：数据输出引脚； 

JTAG_RST_N：JTAG复位引脚； 

目前来说，通过JTAG对可编程器件进行编程的最常见的方法是： 

使用JTAG下载线将计算机的串口和可编程器件的JTAG口连接起来，在PC机上运行JTAG下载软件，将编译好后的可编程器件编译文件通过下载线下载到可编程器件里。这种常用的JTAG下载方法主要有以下弊端： 

A.升级方式比较麻烦，如果是已经投放市场，卖给用户的设备需要进行可编程器件升级，需要相关的工作人员拿着JTAG下载线到用户的被测试的设备现场，将被测试的设备打开，然后链接JTAG连接器到PC机上，实现手动下载升级程序，这样容易影响客户的设备的正常运行，费时费力，极不方便。 

B.由于JTAG接口不支持热插拔，下载完以后，如果直接将可编程器件的JTAG下载线直接从可编程器件的JTAG连接器上拔掉，很容易损坏JTAG接口，导致器件无法进行后续的程序升级功能。 

C.JTAG下载需要将PC的串口和可编程器件的JTAG口通过JTAG下载线来直接连接；由于JTAG所在的设备很有可能没有接地或者设备接地不良，导致设备上聚集了大量的静电，而当PC机通过JTAG下载线进行下载的时候，设备上积聚的大量的静电会通过JTAG口传到PC机的串口上，最终将PC的串口烧坏，导致下载无法进行。 

发明内容

本发明要解决的技术问题是提供一种JTAG设备及隔离电路实现JTAG数据下载的方法，通过对JTAG接口进行隔离，实现对JTAG接口或者与该JTAG设备连接的串口的保护，使JTAG接口或者串口不被破坏。 

为解决上述技术问题，本发明的实施例提供一种JTAG设备，包括： 

处理器； 

JTAG可编程逻辑器件； 

隔离电路，与所述处理器连接，并与所述JTAG可编程逻辑器件的引脚连接，所述隔离电路具有与所述JTAG可编程逻辑器件的引脚对应的寄存器； 

所述隔离电路根据所述处理器对所述隔离电路中的所述寄存器的读/写电平信号，驱动所述JTAG可编程逻辑器件的引脚，将JTAG数据从所述处理器传输到所述JTAG可编程逻辑器件中。 

其中，所述JTAG可编程逻辑器件具有：数据输入引脚、模式选择引脚、时钟引脚、复位引脚和数据输出引脚； 

所述隔离电路中具有：与所述数据输入引脚、模式选择引脚、时钟引脚、复位引脚或数据输出引脚对应的寄存器。 

其中，所述隔离电路包括： 

隔离可编程逻辑器件，具有分别与所述数据输入引脚、模式选择引脚、时钟引脚、复位引脚或者数据输出引脚对应的寄存器； 

光耦合器，与所述隔离可编程逻辑器件连接，并分别与所述JTAG可编程逻辑器件的数据输入引脚、模式选择引脚、时钟引脚、复位引脚和数据输出引脚连接。 

其中，所述光耦合器包括： 

CATHODE引脚、ANODE引脚、VO引脚、GND引脚、VCC引脚和VE引脚；其中，所述VCC引脚和所述VE引脚连接，所述VE引脚和所述VO引脚之间连接有一上拉电阻； 

所述CATHODE引脚与所述数据输入引脚对应的寄存器连接且所述VO引脚与所述数据输入引脚连接，或者 

所述CATHODE引脚与所述模式选择引脚对应的寄存器连接且所述VO引脚与所述模式选择引脚连接，或者 

所述CATHODE引脚与所述时钟引脚对应的寄存器连接且所述VO引脚与所述时钟引脚连接，或者 

所述CATHODE引脚与所述复位引脚对应的寄存器连接且所述VO引脚与所述复位引脚连接，或者 

所述CATHODE引脚与所述数据输出引脚连接且所述VO引脚与所述数据输出引脚对应的寄存器连接时， 

所述CATHODE引脚输入为高电平信号时，所述ANODE引脚和CATHODE引脚之间的二极管和所述VO引脚和GND引脚之间二极管均截至，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到所述VCC引脚，将所述高电平信号传输至所述JTAG可编程逻辑器件，或者所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述VCC引脚，将所述高电平信号存储在所述数据输出引脚对应的寄存器中； 

所述CATHODE引脚输入为低电平信号时，所述ANODE引脚和CATHODE引脚之间的二极管和所述VO引脚和GND引脚之间二极管均导通，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到GND引脚，将所述低电平信号传输至所述JTAG可编程逻辑器件，或者所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述GND引脚，将所述低电平信号存储在所述数据输出引脚对应的寄存器中。 

其中，所述JTAG可编程逻辑器件的引脚对应的寄存器为一个寄存器，所述JTAG可编程逻辑器件的各引脚分别对应该寄存器中的一位；或者所述JTAG可编程逻辑器件的各引脚分别对应一个寄存器。 

其中，所述光藕合器允许通过的信号的频率大于所述JTAG可编程逻辑器件的下载频率。 

其中，所述隔离可编程逻辑器件具体为：通用输入/输出GPIO扩展器或者复杂可编程逻辑器件CPLD。 

其中，所述隔离电路具体为：利用电容实现隔离的数字隔离电路。 

其中，上述JTAG设备还包括：具有以太网口的以太网芯片，所述以太网芯片与所述处理器连接，用于将所述以太网口接收到的JTAG数据传输至所述处理器，并由所述处理器将所述JTAG数据通过所述隔离电路下载到所述JTAG可编程逻辑器件中。 

本发明的实施例还提供一种隔离电路实现JTAG数据下载的方法，应用于包含有JTAG可编程逻辑器件和处理器的JTAG设备中，该方法包括： 

隔离电路获取处理器对所述隔离电路中的与所述JTAG可编程逻辑器件的引脚对应的寄存器进行的读/写电平信号； 

所述隔离电路根据所述电平信号，驱动所述JTAG可编程逻辑器件的引脚，将JTAG数据从所述处理器下载到所述JTAG可编程逻辑器件。 

本发明的上述技术方案的有益效果如下： 

上述方案中，使用隔离电路对JATG可编程逻辑器件的引脚进行隔离，可以防止JTAG设备没有接地或者接地不良，导致设备聚集的静电传到PC串口而烧毁串口的问题；而且，使用隔离电路对JTAG可编程逻辑器件进行隔离以后，即使热插拔JTAG下载线，由于光藕合器的保护，也不会对PC的串口产生破坏。 

附图说明

图1为本发明的实施例JTAG设备的具体结构示意图； 

图2为图1所示JTAG设备中隔离电路实现JTAG可编程逻辑器件的数据输入引脚的隔离工作原理示意图； 

图3为图1所示JTAG设备中隔离电路实现JTAG可编程逻辑器件的模式选择引脚的隔离工作原理示意图； 

图4为图1所示JTAG设备中隔离电路实现JTAG可编程逻辑器件的时钟引脚的隔离工作原理示意图； 

图5为图1所示JTAG设备中隔离电路实现JTAG可编程逻辑器件的复位引脚的隔离工作原理示意图； 

图6为图1所示JTAG设备中隔离电路实现JTAG可编程逻辑器件的数据输出引脚的隔离工作原理示意图。 

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。 

本发明针对现有JTAG设备中JTAG可编程逻辑器件的JTAG接口或者与该JTAG设备连接的PC的串口，由于JTAG设备聚集大量的静电，使用时容易被烧毁的问题，提供一种对JTAG接口进行隔离，实现对JTAG接口或者与该JTAG设备连接的串口的保护，使JTAG接口或者串口不被破坏的JTAG设备及隔离电路实现JTAG数据下载的方法。 

如图1所示，本发明的实施例JTAG设备，包括： 

处理器，该处理器可以是JTAG设备的CPU； 

JTAG可编程逻辑器件，用于实现对JTAG设备的软件升级或者扩充功能的实现； 

隔离电路，与所述处理器连接，并与所述JTAG可编程逻辑器件的引脚连接，所述隔离电路具有与所述JTAG可编程逻辑器件的引脚对应的寄存器； 

所述隔离电路根据所述处理器对所述隔离电路中的所述寄存器的读/写电平信号，驱动所述JTAG可编程逻辑器件的引脚，将JTAG数据从所述处理器传输到所述JTAG可编程逻辑器件中。 

该实施例中，通过在JTAG设备中增加隔离电路，处理器根据其模拟的JTAG总线时序功能将对JTAG可编程逻辑器件的读/写电平信号，首先写入该隔离电路的寄存器中，再驱动JTAG的引脚，最后将电平信号传输到JTAG可编程逻辑器件中，实现对JTAG可编程逻辑器件接口的保护，使JTAG接口或者与该JTAG设备连接的PC的串口不被破坏。 

其中，上述JTAG可编程逻辑器件具有：数据输入引脚JTAG_TDI、模式选择引脚JTAG_TMS、时钟引脚JTAG_TCK、复位引脚JTAG_RST_N和数据输出引脚JTAG_TDO； 

所述隔离电路中具有：与所述数据输入引脚JTAG_TDI、模式选择引脚JTAG_TMS、时钟引脚JTAG_TCK、复位引脚JTAG_RST_N或数据输出引脚JTAG_TDO对应的寄存器。该寄存器可以为一个寄存器，JTAG可编程逻辑器件的各引脚分别对应该寄存器中的一位；如，一个8位寄存器(不限于8位寄存器，16位寄存器也可以)，JTAG可编程逻辑器件的这5个引脚分别对应该8位寄存器的1位，只需要操作这5位中的任何1位就可以实现JTAG的任何一个脚进行操作；当然，也可以是一个引脚对应一个寄存器，如数据输入引脚JTAG_TDI对应的寄存器为TDI_UPDATE；模式选择引脚JTAG_TMS对应的寄存器为TMS_UPDATE；时钟引脚JTAG_TCK对应的寄存器为TCK_UPDATE；复位引脚JTAG_RST_N对应的寄存器为RST_UPDATE；数据输出引脚JTAG_TDO对应的寄存器为TDO_UPDATD。 

其中，上述隔离电路包括： 

隔离可编程逻辑器件，具有分别与所述数据输入引脚、模式选择引脚、时钟引脚、复位引脚或者数据输出引脚对应的寄存器； 

光耦合器(optical coupler，OC)，与所述隔离可编程逻辑器件连接，并分别与所述JTAG可编程逻辑器件的数据输入引脚、模式选择引脚、时钟引脚、复位引脚和数据输出引脚连接。 

该光藕合器为高速光藕，允许通过的信号的频率应大于JTAG可编程逻辑 器件的下载频率，以满足JTAG可编程逻辑器件的下载需要，如该光藕合器的最大频率为1MHZ。 

另外，上述隔离可编程逻辑器件具体可以采用：CPU通用输入/输出GPIO扩展器进行模拟，也可以是一个复杂可编程逻辑器件CPLD(ComplexProgrammable Logic Device)。 

光耦合器以光为媒介传输电信号。它对输入、输出电信号有良好的隔离作用，主要原理是：将输入的电信号转换为光信号，再将光信号转换为电信号，从而起到输入、输出隔离的作用。由于光耦合器输入输出间互相隔离，电信号传输具有单向性等特点，因而具有良好的电绝缘能力和抗干扰能力。 

该光耦合器包括： 

CATHODE引脚、ANODE引脚、VO引脚、GND引脚、VCC引脚和VE引脚；其中，所述VCC引脚和所述VE引脚连接，所述VE引脚和所述VO引脚之间连接有一上拉电阻； 

所述CATHODE引脚与所述数据输入引脚对应的寄存器连接且所述VO引脚与所述数据输入引脚连接，或者 

所述CATHODE引脚与所述模式选择引脚对应的寄存器连接且所述VO引脚与所述模式选择引脚连接，或者 

所述CATHODE引脚与所述时钟引脚对应的寄存器连接且所述VO引脚与所述时钟引脚连接，或者 

所述CATHODE引脚与所述复位引脚对应的寄存器连接且所述VO引脚与所述复位引脚连接，或者 

所述CATHODE引脚与所述数据输出引脚连接且所述VO引脚与所述数据输出引脚对应的寄存器连接时， 

所述CATHODE引脚输入为高电平信号时，所述ANODE脚和CATHODE脚之间的二极管和所述VO引脚和GND引脚之间二极管均截至，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到所述VCC引脚，将所述高电平信号传输至所述JTAG可编程逻辑器件，或者所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述VCC引脚，将所述高电平信号存储在所述数据输出引脚对应的寄存器中； 

所述CATHODE引脚输入为低电平信号时，所述ANODE脚和CATHODE脚之间的二极管和所述VO引脚和GND引脚之间二极管均导通，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到GND引脚，将所述低电平信号传输至所述JTAG可编程逻辑器件，或者所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述GND引脚，将所述低电平信号存储在所述数据输出引脚对应的寄存器中。 

下面结合具体附图说明上述光耦合器的各引脚与JTAG可编程逻辑器件的各引脚以及隔离可编程逻辑器件中的寄存器之间的工作关系： 

如图2所示，为数据输入引脚JTAG_TDI的光电隔离图，工作原理如下： 

JTAG_TDI是可编程器件JTAG接口的数据输入引脚，TDI_UPDATE由CPLD驱动，TDI_UPDATE的高低电平实现是由CPU写入CPLD里和TDI_UPDATE相关的寄存器位的值为‘1’和‘0’来实现的。当TDI_UPDATE为高电平时，光藕合器的ANODE脚和CATHODE脚之间的二极管截至，光藕合器的VO脚和GND脚之间也截至，导致JTAG_TDI被上拉电阻R2拉到JTAG_VCC，也为高电平，这样高电平就通过光藕合器传到了可编程逻辑器件的JTAG_TDI脚。当TDI_UPDATE为低电平时，光藕合器的ANODE脚和CATHODE脚之间的二极管导通，导致VO脚和GND脚之间也导通，JTAG_TDI被连接到JTAG_GND脚，JTAG_TDI的电平就为低电平，这样低电平就通过光藕合器传到了可编程器件的JTAG_TDI引脚，实现了对JTAG引脚的下载数据输入。 

如图3所示，为模式选择引脚JTAG_TMS的光电隔离图，工作原理如下： 

光藕合器为高速光藕，允许通过的信号的最大频率为1MHZ，完全满足JTAG的下载频率；JTAG_TMS是JTAG可编程逻辑器件的引脚，TMS_UPDATE由CPLD驱动，TMS_UPDATE的高低电平实现是由CPU写入CPLD里和TMS_UPDATE相关的寄存器的值为‘1’和‘0’来实现的。当TMS_UPDATE为高电平时，光藕合器的ANODE脚和CATHODE脚之间的二极管截至，光藕合器的VO脚和GND脚之间也截至，导致JTAG_TMS被上拉电阻R2拉到JTAG_VCC，也为高电平，这样高电平就通过光藕合器传到了可编程逻辑器件的JTAG_TMS脚。当TMS_UPDATE为低电平时，光藕合器的ANODE脚和 CATHODE脚之间的二极管导通，导致VO脚和GND脚之间也导通，JTAG_TMS被连接到JTAG_GND脚，JTAG_TMS的电平就为低电平，这样低电平就通过光藕合器传到了可编程器件的JTAG_TMS引脚，实现了对可编程器件的JTAG接口的模式选择。 

如图4所示，为时钟引脚JTAG_TCK的光电隔离图，工作原理如下： 

光藕合器为高速光藕，允许通过的信号的最大频率为1MHZ，完全满足JTAG的下载频率；JTAG_TCK是JTAG可编程逻辑器件的引脚，TCK_UPDATE由CPLD驱动，TCK_UPDATE的高低电平实现是由CPU写入CPLD里和TCK_UPDATE相关的寄存器的值为‘1’和‘0’来实现的。当TCK_UPDATE为高电平时，光藕合器的ANODE脚和CATHODE脚之间的二极管截至，光藕合器的VO脚和GND脚之间也截至，导致JTAG_TDI被拉到JTAG_VCC，也为高电平，这样高电平就通过光藕合器传到了可编程逻辑器件的JTAG_TCK脚。当TCK_UPDATE为低电平时，光藕合器的ANODE脚和CATHODE脚之间的二极管导通，导致VO脚和GND脚之间也导通，JTAG_TCK被连接到JTAG_GND脚，JTAG_TCK的电平就为低电平，这样低电平就通过光藕合器传到了可编程器件的JTAG_TCK引脚，从而实现了对JTAG引脚的时钟输入。 

如图5所示，为复位引脚JTAG_RST_N的光电隔离图，工作原理如下： 

光藕合器为高速光藕，允许通过的信号的最大频率为1MHZ，完全满足JTAG的下载频率；JTAG_RST_N是JTAG可编程逻辑器件的引脚，RST_UPDATE由CPLD驱动，RST_UPDATE的高低电平实现是由CPU写入CPLD里和RST_UPDATE相关的寄存器的值为‘1’和‘0’来实现的。当RST_UPDATE为高电平时，光藕合器的ANODE脚和CATHODE脚之间的二极管截至，光藕合器的VO脚和GND脚之间也截至，导致JTAG_RST_N被拉到JTAG_VCC，也为高电平，这样高电平就通过光藕合器传到了可编程逻辑器件的JTAG_RST_N脚。当RST_UPDATE为低电平时，光藕合器的ANODE脚和CATHODE脚之间的二极管导通，导致VO脚和GND脚之间也导通，JTAG_RST_N被连接到JTAG_GND脚，JTAG_RST N的电平就为低电平，这样低电平就通过光藕合器传到了可编程器件的JTAG_RST_N引脚，实现了对JTAG接口的复位操作。 

如图6所示，为数据输出引脚JTAG_TDO的光电隔离图，工作原理如下： 

JTAG_TDO是JTAG可编程逻辑器件的输出引脚，当JTAG_TDO输出高电平以后，光藕合器的ANODE脚和CATHODE脚之间的电平为低电平，ANODE脚和CATHODE脚之间的二极管截至，导致VO脚和GND脚截至，TDO_UPDATE就被连接到VCC3V3，从而是高电平，输入到CPLD里TDO_UPDATE相关的寄存器，等待CPU读取；当JTAG_TDO输出低电平时，光藕合器的ANODE脚和CATHODE脚之间的二极管导通，从而导致光藕合器的VO脚和GND脚导通，TDO_UPDATE被连接到GND，从而时低电平，输入到CPLD里TDO_UPDATE相关的寄存器，等待CPU读取。 

以上电路组成了JTAG设备的整个结构。目前采用的JTAG下载方法基本上都是通过使用JTAG下载线从PC机上对可编程器件进行程序下载，存在技术背景中描述的三种弊端，本发明使用高速光藕合器对JATG可编程逻辑器件的5个引脚分别进行光藕隔离，可以防止可编程器件所在的设备没有接地或者接地不良，导致设备聚集的静电传到PC串口而烧毁串口的问题；而且，使用光藕合器对JTAG进行隔离以后，即使热插拔JTAG下载线，由于光藕合器的保护，也不会对PC的串口产生破坏。 

另外，再如图1所示，本发明的JTAG设备还可具有以太网口的以太网芯片，所述以太网芯片与所述处理器连接，用于将所述以太网口接收到的JTAG数据传输至所述处理器，并由所述处理器将所述JTAG数据通过所述隔离电路下载到所述JTAG可编程逻辑器件中。这样可以在线升级JTAG可编程逻辑器件中的程序，可以通过网络(如以太网口RJ45口)将需要升级的可编程器件程序发到设备里的CPU的ROM里保存起来，CPU在合适的时候通过读写CPLD的寄存器来模拟JTAG时序，将可编程器件的程序通过CPLD下下到可编程器件的JTAG里去，这样可以实现远程下载，实时下载，不用到客户现场打开设备进行手动下载，安全可靠。 

最后，本发明的上述实施例中，隔离电路也可以利用数字隔离电路实现，该数字隔离电路是使用电容进行隔离，如ADI和TI公司生产的数字隔离电路。 

本发明的实施例还提供一种隔离电路实现JTAG数据下载的方法，应用于包含有JTAG可编程逻辑器件和处理器的JTAG设备中，该方法包括： 

步骤一，隔离电路获取处理器对所述隔离电路中的与所述JTAG可编程逻辑器件的引脚对应的寄存器进行读/写电平信号； 

步骤二，所述隔离电路根据所述电平信号，驱动所述JTAG可编程逻辑器件的引脚，将JTAG数据从所述处理器下载到所述JTAG可编程逻辑器件。 

该方法中具体实现对JTAG可编程逻辑器件进行隔离保护，并实现远程下载的方法如上述各附图中的介绍，在此不再赘述。 

综上，本发明的实施例JTAG可编程器件的JTAG引脚通过光藕隔离以后送到CPLD，CPU模拟JTAG总线的时序功能。CPU按照模拟好以后的时序和功能通过LocalBus对CPLD的相关寄存器(TMS_UPDATE，TCK_UPDATE，TDO_UPDATD，RST_UPDATE，TDI_UPDATE)进行读写，从而驱动TMS_UPDATE，TCK_UPDATE，TDO_UPDATD，RST_UPDATE，TDI_UPDAT这5个引脚，然后通过光藕隔离以后送到可编程器件的JTAG引脚上，完成JTAG程序下载。也可以通过RJ45网口将要下载的文件由网络远程传送到CPU里存储起来，再下载到可编程器件里，从而实现远程下载，不用到客户现场打开设备进行手动下载，安全可靠。 

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。 

Claims (7)

1.一种JTAG设备，包括：

处理器；

JTAG可编程逻辑器件；其特征在于，所述JTAG设备还包括：

隔离电路，与所述处理器连接，并与所述JTAG可编程逻辑器件的引脚连接，所述隔离电路具有与所述JTAG可编程逻辑器件的引脚对应的寄存器；

所述隔离电路根据所述处理器对所述隔离电路中的所述寄存器的读/写电平信号，驱动所述JTAG可编程逻辑器件的引脚，将JTAG数据从所述处理器传输到所述JTAG可编程逻辑器件中，所述JTAG可编程逻辑器件具有：数据输入引脚、模式选择引脚、时钟引脚、复位引脚和数据输出引脚；

所述隔离电路包括：

隔离可编程逻辑器件，具有分别与所述数据输入引脚、模式选择引脚、时钟引脚、复位引脚或者数据输出引脚对应的寄存器；

光耦合器，与所述隔离可编程逻辑器件连接，并分别与所述JTAG可编程逻辑器件的数据输入引脚、模式选择引脚、时钟引脚、复位引脚和数据输出引脚连接，其中所述光耦合器包括：

CATHODE引脚、ANODE引脚、VO引脚、GND引脚、VCC引脚和VE引脚；其中，所述VCC引脚和所述VE引脚连接，所述VE引脚和所述VO引脚之间连接有一上拉电阻；

所述CATHODE引脚与所述数据输入引脚对应的寄存器连接且所述VO引脚与所述数据输入引脚连接，或者

所述CATHODE引脚与所述模式选择引脚对应的寄存器连接且所述VO引脚与所述模式选择引脚连接，或者

所述CATHODE引脚与所述时钟引脚对应的寄存器连接且所述VO引脚与所述时钟引脚连接，或者

所述CATHODE引脚与所述复位引脚对应的寄存器连接且所述VO引脚与所述复位引脚连接，或者

所述CATHODE引脚与所述数据输出引脚连接且所述VO引脚与所述数据 输出引脚对应的寄存器连接时，

所述CATHODE引脚输入为高电平信号时，所述ANODE脚和CATHODE脚之间的二极管和所述VO引脚和GND引脚之间二极管均截至，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到所述VCC引脚，将所述高电平信号传输至所述JTAG可编程逻辑器件，或者所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述VCC引脚，将所述高电平信号存储在所述数据输出引脚对应的寄存器中；

所述CATHODE引脚输入为低电平信号时，所述ANODE脚和CATHODE脚之间的二极管和所述VO引脚和GND引脚之间二极管均导通，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到GND引脚，将所述低电平信号传输至所述JTAG可编程逻辑器件，或者所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述GND引脚，将所述低电平信号存储在所述数据输出引脚对应的寄存器中。

2.根据权利要求1所述的JTAG设备，其特征在于，所述JTAG可编程逻辑器件的引脚对应的寄存器为一个寄存器，所述JTAG可编程逻辑器件的各引脚分别对应该寄存器中的一位；或者所述JTAG可编程逻辑器件的各引脚分别对应一个寄存器。

3.根据权利要求2所述的JTAG设备，其特征在于，所述光耦合器允许通过的信号的频率大于所述JTAG可编程逻辑器件的下载频率。

4.根据权利要求1所述的JTAG设备，其特征在于，所述隔离可编程逻辑器件具体为：通用输入/输出GPIO扩展器或者复杂可编程逻辑器件CPLD。

5.根据权利要求1所述的JTAG设备，其特征在于，所述隔离电路具体为：利用电容实现隔离的数字隔离电路。

6.根据权利要求1所述的JTAG设备，其特征在于，还包括：具有以太网口的以太网芯片，所述以太网芯片与所述处理器连接，用于将所述以太网口接收到的JTAG数据传输至所述处理器，并由所述处理器将所述JTAG数据通过所述隔离电路下载到所述JTAG可编程逻辑器件中。

7.一种隔离电路实现JTAG数据下载的方法，应用于包含有JTAG可编程逻辑器件和处理器的JTAG设备中，其特征在于，该方法包括： 

隔离电路获取处理器对所述隔离电路中的与所述JTAG可编程逻辑器件的引脚对应的寄存器进行的读/写电平信号；

所述隔离电路根据所述电平信号，驱动所述JTAG可编程逻辑器件的引脚，将JTAG数据从所述处理器下载到所述JTAG可编程逻辑器件，所述JTAG可编程逻辑器件具有：数据输入引脚、模式选择引脚、时钟引脚、复位引脚和数据输出引脚，所述隔离电路包括：

隔离可编程逻辑器件，具有分别与所述数据输入引脚、模式选择引脚、时钟引脚、复位引脚或者数据输出引脚对应的寄存器；

光耦合器，与所述隔离可编程逻辑器件连接，并分别与所述JTAG可编程逻辑器件的数据输入引脚、模式选择引脚、时钟引脚、复位引脚和数据输出引脚连接，其中所述光耦合器包括：

CATHODE引脚、ANODE引脚、VO引脚、GND引脚、VCC引脚和VE引脚；其中，所述VCC引脚和所述VE引脚连接，所述VE引脚和所述VO引脚之间连接有一上拉电阻；

所述CATHODE引脚与所述数据输入引脚对应的寄存器连接且所述VO引脚与所述数据输入引脚连接，或者

所述CATHODE引脚与所述模式选择引脚对应的寄存器连接且所述VO引脚与所述模式选择引脚连接，或者

所述CATHODE引脚与所述时钟引脚对应的寄存器连接且所述VO引脚与所述时钟引脚连接，或者

所述CATHODE引脚与所述复位引脚对应的寄存器连接且所述VO引脚与所述复位引脚连接，或者

所述CATHODE引脚与所述数据输出引脚连接且所述VO引脚与所述数据输出引脚对应的寄存器连接时，

所述CATHODE引脚输入为高电平信号时，所述ANODE脚和CATHODE脚之间的二极管和所述VO引脚和GND引脚之间二极管均截至，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到所述VCC引脚，将所述高电平信号传输至所述JTAG可编程逻辑器件，或者所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述VCC引脚，将所述 高电平信号存储在所述数据输出引脚对应的寄存器中；

所述CATHODE引脚输入为低电平信号时，所述ANODE脚和CATHODE脚之间的二极管和所述VO引脚和GND引脚之间二极管均导通，所述数据输入引脚、模式选择引脚、时钟引脚或复位引脚通过所述上拉电阻被拉到GND引脚，将所述低电平信号传输至所述JTAG可编程逻辑器件，或者所述数据输出引脚对应的寄存器通过所述上拉电阻被拉到所述GND引脚，将所述低电平信号存储在所述数据输出引脚对应的寄存器中。 

Images