CN101604244B - 一种实现fpga上电即用和远程升级的装置及方法 - Google Patents

Abstract

本发明提供一种实现FPGA上电即用和远程升级的装置，该装置包括FPGA芯片，还包括一个与CPU及FPGA芯片相连的缓冲电路，用于保证与该电路相连的FPGA芯片的引脚的电平在上电后一直为高，所述FPGA芯片内嵌有闪存；本发明还提供一种实现FPGA上电即用和远程升级的方法，该方法在逻辑文件远程下载到系统的闪存后，做如下操作：FPGA的加载模块读取闪存中的逻辑文件数据流，加载FPGA；检测加载中是否出现CRC校验错误，若是，则重新加载；否则，检测逻辑文件是否加载成功，若是，则升级完毕；否则，继续加载。本发明不仅可以使FPGA在上电后就能正常工作，而且也能实现其远程升级。

Description

一种实现FPGA上电即用和远程升级的装置及方法

技术领域

本发明涉及一种FPGA(Field Programmable Gate Array，现场可编程门阵列)，尤其涉及一种实现FPGA上电即用和远程升级的装置及方法。

背景技术

在现代的嵌入式系统中，越来越多的采用了FPGA芯片来完成大规模的逻辑功能。有些系统除了需要具有FPGA的远程升级功能外，还需要在上电后很短时间内就用到FPGA的功能。一般FPGA的加载方法有以下几种：

1、使用CPU加载，方法是将FPGA的逻辑文件与软件程序一起存放在设备的FLASH存储器(闪存)里，系统启动后，CPU执行带有加载功能的应用程序，将逻辑文件加载到FPGA中。这种加载方式虽然方便于远程升级FPGA，但要在应用程序加载完逻辑后才能使用FPGA。

2、增加一片专用的配置PROM(可编程只读存储器)，将FPGA逻辑文件先烧到PROM中，单板启动时采用FPGA的主串或主并模式，由FPGA主动发起，将逻辑文件从PROM中加载到FPGA中。这种方式下，逻辑文件烧入PROM后就固定了，无法实现FPGA的升级。

3、有的系统采用CPLD(Complex Programmable Logic Device，复杂的可编程逻辑器件)加上闪存的方法。闪存里存放FPGA的逻辑文件，通过CPLD将逻辑文件加载到FPGA中，CPLD可以与CPU通讯来升级闪存上的逻辑文件。这种方案虽然可以实现FPGA的上电即用和远程升级，但比较复杂，成本较高。

发明内容

本发明所要解决的技术问题是，提供一种实现FPGA上电即用和远程升级的装置，并且提供一种实现FPGA上电即用和远程升级的方法，本发明能够使FPGA在上电后就能正常工作并能实现远程升级。

一种实现FPGA上电即用和远程升级的装置，包括FPGA芯片，还包括一个与CPU及FPGA芯片相连的缓冲电路，用于保证与该电路相连的FPGA芯片的引脚的电平在上电后一直为高，所述FPGA芯片内嵌有闪存。

若系统中的CUP I/O引脚匮乏，则所述FPGA芯片通过锁存器与CPU连接。

若系统中的CUP I/O引脚匮乏，则所述FPGA芯片通过复杂的可编程逻辑器件CPLD的寄存器与CPU连接。

一种实现FPGA上电即用和远程升级的方法，逻辑文件远程下载到系统的闪存后，执行以下步骤：

步骤一：FPGA的加载模块读取闪存中的逻辑文件数据流，加载FPGA；

步骤二：检测加载中是否出现CRC校验错误，若是，则重新加载；否则，执行下一步；

步骤三：检测逻辑文件是否加载成功，若是，则升级完毕；否则，执行步骤一。

所述步骤一之前还包括：初始化FPGA芯片的加载时序。

所述步骤二与步骤三之间还包括：检测逻辑文件数据流是否加载完毕，若是，则执行步骤三；否则，执行步骤一。

所述步骤四进一步包括：检测加载次数是否小于等于事先设定的值，若是，则执行步骤一；否则结束流程。

本发明采用了一种内嵌闪存的FPGA器件，这种FPGA器件除了具有普通FPGA器件的配置模式外，还有一种SDM(Self Download Mode，自下载模式)，一般情况下，此种FPGA器件只能实现上电即用和远程升级中的一种功能，但本发明不仅可以使FPGA在上电后就能正常工作，而且也能实现远程升级。

附图说明

图1是本发明中FPGA的从串加载实施例一电路示意图；

图2是本发明中FPGA的从串加载实施例二电路示意图；

图3是本发明中所述方法优选实施例流程图。

具体实施方式

下面结合附图的实施例对本发明进行详细描述：

本发明的装置可采用从串或者从并的加载方式，从并方式有8条数据线，而从串方式只需1条数据线，实施例采用了从串的加载方式。

图1是FPGA的从串加载实施例一电路示意图，图中包括CPU、缓冲电路、FPGA芯片，FPGA芯片采用Lattice的LFXP系列器件，缓冲电路的作用是保证信号CFG和PROGRAMN的电平在上电后一直为高，因为有些CPU的I/O脚在上电复位时电平状态不稳定，会影响到FPGA的SDM功能，所述FPGA芯片的INITN和DONE信号必须接上拉电阻。

FPGA芯片引脚功能说明：

DIN：     数据输入

CCLK：    同步时钟，由CPU提供

PROGRAMN：初始化配置时序

INITN：   指示是否出现CRC校验错误

DONE：    指示加载是否完成

CFG：     设置配置模式(值为1：SDM模式；值为0：从串模式)

该实施例中，CPU的I/O1、I/O2引脚通过缓冲电路与FPGA的CFG和PROGRAMN相连，I/O3、I/O4、I/O5、I/O6引脚分别与FPGA的INITN、DONE、CCLK、DIN引脚相连。

图2是本发明中FPGA的从串加载实施例二电路示意图。图中包括CPU、锁存器或者CPLD、FPGA芯片，FPGA芯片同样采用Lattice的LFXP系列器件，当CPU的通用I/O资源匮乏，没有足够的引脚分配给FPGA的加载端口时，可以采用这种电路。原理是采用锁存器或者小型CPLD里的寄存器，通过本地总线的读写操作来模拟和驱动加载信号。

基于以上两个实施例，在系统的单板上，CPU通过I/O口，或者经过锁存器、CPLD的接口转换，与FPGA的配置加载端口连接。单板第一次使用时，先在PC上用下载电缆通过JTAG(Joint Test Action Group，联合测试行动小组)接口将一份逻辑文件烧录进FPGA的闪存里面；当系统上电时，FPGA采用SDM模式，在有效上电后的微秒级时间内，逻辑文件数据流从内嵌闪存中自动加载到SRAM(Static RAM)中，当单板的应用软件启动时，如果需要升级FPGA逻辑文件，则CPU通过FPGA的配置加载端口使用从串(被动串行)模式或者从并(被动并行)模式来加载逻辑文件，实现FPGA的远程升级。

图3是本发明中所述方法优选实施例流程图。当进行FPGA的远程升级时，新的逻辑文件通过以太网或者HDLC(High level Data Link Control，高级数据链路控制)通道传送到FPGA，并写进FPGA的闪存里后，执行如下步骤：

步骤301：系统上电期间和之后，CFG和PROGRAMN信号一直为高，FPGA完成自下载(将逻辑数据流从内嵌闪存中自动加载到SRAM中)，开始正常工作；

步骤302：若FPGA的闪存中的逻辑文件版本比FPGA的SRAM里的高，则执行加载逻辑文件的任务，主要步骤如下：

(1)将CFG信号置为低电平，采用从串配置模式；

(2)在PROGRAMN上送出一个低电平脉冲，初始化加载时序。然后检测INITN信号，如果此信号为高，说明初始化成功，延时一段时间后就可以加载数据；

(3)从闪存中读出逻辑文件数据流，在CCLK和DIN端口分别送出时钟及数据信号，加载FPGA；

(4)在加载过程中，检测INITN信号，若INITN＝0，即为低，则说明加载过程出现了CRC校验错误，需要重新开始加载逻辑文件，执行(6)；若INITN＝1，即为高，则说明加载过程没有CRC校验错误，则加载一个字节后执行(5)；

(5)检测数据是否加载完毕，若是，则检测DONE信号，若DONE＝0，则说明加载失败，执行(6)，DONE＝1则加载成功，执行(7)；否则执行(4)；

(6)检测加载次数是否小于等于事先设定的值，若是，则执行(2)；否则，结束流程；

(7)送出120个时钟，流程结束。

通过上面的方法就可以实现FPGA的上电即用和远程升级，使嵌入式系统的设计具有更大的灵活性。

Claims (3)

1.一种实现FPGA上电即用和远程升级的装置，包括FPGA芯片，其特征在于，还包括一个与CPU及FPGA芯片相连的缓冲电路，用于保证与该电路相连的FPGA芯片的引脚的电平在上电后一直为高，所述FPGA芯片内嵌有闪存；

当所述FPGA芯片采用Lattice的LFXP系列器件时，所述FPGA芯片的CFG和PROGRAMN引脚的电平在上电后一直为高。

2.如权利要求1所述的实现FPGA上电即用和远程升级的装置，其特征在于，若系统中的CPU I/O引脚匮乏，则所述FPGA芯片通过锁存器与CPU连接。

3.如权利要求1或2所述的实现FPGA上电即用和远程升级的装置，其特征在于，若系统中的CPU I/O引脚匮乏，则所述FPGA芯片通过复杂的可编程逻辑器件CPLD的寄存器与CPU连接。 

Images