CN102298959B - 可编程逻辑器件及其访问方法 - Google Patents

可编程逻辑器件及其访问方法 Download PDF

Info

Publication number
CN102298959B
CN102298959B CN201010214174.XA CN201010214174A CN102298959B CN 102298959 B CN102298959 B CN 102298959B CN 201010214174 A CN201010214174 A CN 201010214174A CN 102298959 B CN102298959 B CN 102298959B
Authority
CN
China
Prior art keywords
pld
flash memory
ppu
macroelement
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010214174.XA
Other languages
English (en)
Other versions
CN102298959A (zh
Inventor
梁银会
班卫全
王雪松
卢富华
喻筱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201010214174.XA priority Critical patent/CN102298959B/zh
Priority to PCT/CN2010/078337 priority patent/WO2011160379A1/zh
Publication of CN102298959A publication Critical patent/CN102298959A/zh
Application granted granted Critical
Publication of CN102298959B publication Critical patent/CN102298959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Stored Programmes (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种可编程逻辑器件及其访问方法，其中，该可编程逻辑器件PLD包括：电源、PLD模块、和闪存，其中，电源，用于为PLD模块和闪存提供工作电源；闪存，用于存储PLD模块和/或外部处理器所需的数据；还用于接受PLD模块和/或外部处理器访问数据。本发明能够有效地减小单板PCB的面积，节约成本，使得硬件设计更加集成化，使用更加方便，适合需要同时用到FLASH存储设备和PLD的通信系统硬件实现的应用场合。

Description

可编程逻辑器件及其访问方法
技术领域
本发明涉及通信领域，具体而言，涉及一种可编程逻辑器件及其访问方法。
背景技术
在集成电路领域，随着电子元器件的日益微型化和集成电路工艺的不断进步，芯片微型化和集成化已经成为一种趋势，因为芯片集成化程度越高，也就意味着产品体积越小，重量越轻，设计越方便，稳定性越好，成本越低。
在通信设备的硬件实现过程中，经常需要同时使用FLASH(闪存)存储设备和可编程逻辑器件(Programmable Logic Device，PLD)，其中，FLASH存储设备主要用来存放处理器的启动代码和文件系统等，以保证处理器启动代码等在掉电时不丢失，可编程逻辑器件PLD一般用来实现信号总线接口和寄存器等。在CPU小系统的应用中，CPU访问FLASH存储器经常是通过可编程逻辑器件PLD作为总线接口的。
目前，相关技术中FLASH和PLD是作为独立的器件存在，这样，在硬件实现时，集成有FLASH和PLD的PCB单板的面积较大，不利于硬件电路设计的微型化和集成化。
发明内容
本发明的主要目的在于提供一种可编程逻辑器件及其访问方法，以至少解决上述的集成有FLASH和PLD的PCB单板的面积较大，不利于硬件电路设计的微型化和集成化的问题。
根据本发明的一个方面，提供了一种可编程逻辑器件PLD，包括：电源、PLD模块、和闪存，其中，电源，用于为PLD模块和闪存提供工作电源；闪存，用于存储PLD模块和/或外部处理器所需的数据；还用于接受PLD模块和/或外部处理器访问数据。
根据本发明的另一方面，提供了一种可编程逻辑器件PLD的访问方法，包括：PLD接收来自外部处理器的访问请求消息，其中，访问请求消息用于请求访问PLD中的闪存；PLD根据访问请求消息向外部处理器返回应答消息；外部处理器根据应答消息对闪存进行读/写操作。
通过本发明，通过将FLASH集成到PLD中，即在现有PLD内部实现FLASH的存储功能，从而能够有效地减小单板PCB的面积，节约成本，使得硬件设计更加集成化，使用更加方便，适合需要同时用到FLASH存储设备和PLD的通信系统硬件实现的应用场合。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的可编程逻辑器件的示意图；
图2是根据本发明优选实施例的可编程逻辑器件的内部实现框图；
图3是根据本发明优选实施例的外部处理器访问可编程逻辑器件的连接示意图；
图4是根据本发明实施例的外部处理器访问可编程逻辑器件中的FLASH的方法的流程图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
图1是根据本发明实施例的可编程逻辑器件PLD的示意图，该PLD包括：电源10、PLD模块20、和闪存(FLASH)30，其中，电源10，用于为PLD模块20和闪存30提供工作电源；闪存30，用于存储PLD模块20和/或外部处理器所需的数据；还用于接受PLD模块20和/或外部处理器访问本地的上述数据。
相关技术中由于FLASH和PLD是作为独立的器件存在，这样，在硬件实现时，集成有FLASH和PLD的PCB单板的面积较大，不利于硬件电路设计的微型化和集成化。而本实施例通过将FLASH集成到PLD中，即在现有PLD内部实现FLASH的存储功能，从而既能够有效地减小单板PCB的面积，节约成本，使得硬件设计更加集成化，使用更加方便，适合需要同时用到FLASH存储设备和PLD的通信系统硬件实现的应用场合。
上述的PLD模块可以是现有PLD中的原有部件的集合。
如图2所示，该PLD是在已有的可编程逻辑器件结构的基础上，在其内部集成闪存30。该PLD具体包括：
PLD模块，其包括：宏单元202是PLD的基本结构单元(PLD内部可以包括多个宏单元，图2中仅以两个宏单元为例进行说明)，用来实现基本的逻辑功能，宏单元与宏单元之间通过可编程连线106连接，可编程连线负责宏单元之间的信号传递。以及多个IO控制块204负责输入和输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。如图2所示，宏单元202与第一IO控制块连接，且宏单元202的控制线连接至闪存30。
FLASH 30具有数据线、地址线、和控制线，该FLASH不仅可以被PLD自身访问，而且可以被外部处理器访问。其中，数据线第二IO控制块连接，地址线与第三IO控制块连接，控制线与第四IO控制块连接。这样，外部处理器就可以通过PLD的资源来对FLASH进行读写访问操作；同时，PLD模块通过操作控制信号线可以直接访问FLASH，更加方便可靠。如图3所示，FLASH 30的数据线、地址线、和控制线接入PLD模块20的IO控制块(即分别与第二、三、和四IO控制块连接)，外部处理器50的数据线、地址线、和控制线分别与对应的IO管脚相连。
电源10是PLD的电源部分，外部电源通过PLD的管脚引入后，为可编程逻辑PLD部分(即上述的PLD模块20)和FLASH 30提供工作所需要的电源。
三端开关40，用于实现对闪存30的访问控制。如图3所示，当外部处理器50需要访问FLASH 30时，外部处理器向PLD发出访问FLASH的请求(即访问请求消息)，PLD将内部的三端开关40的②端(即动触点)和③端(即第二静触点)连接以使得外部处理器与FLASH进行访问协商，在协商之后外部处理器就可以通过控制线(包括读/写使能信号，片选信号等)发出访问操作命令，并通过地址线和数据线操作需要访问的空间。同样的，当PLD本身需要访问该FLASH时，PLD将内部的三端开关40的①端(即第一静触点)和②端(即动触点)连接以使得PLD与FLASH进行访问协商，协商之后PLD自身就可以通过控制线发出访问操作命令，对FLASH进行读/写操作。这样，能够使外部处理器对PLD中的FLASH的访问更加方便和有效。同时，FLASH作为PLD的一部分，PLD可以通过内部总线对FLASH进行读写操作，使其对FLASH的访问操作更加方便和可靠。尤其是在需要对可编程逻辑器件进行远程在线升级的应用场合中，使用该优选实施例的PLD可以使升级更加方便，例如，系统首先通过远程CPU加载方式将更新文件下载到该FLASH中，然后PLD自动读取运行FLASH中的更新文件，从而达到升级的目的。
如图1至图3所示的PLD，其内部集成了FLASH，因此，外部处理器和/或PLD中的PLD模块可以访问该PLD中的闪存中的数据。
下面结合图2和图3，来说明外部处理器50访问PLD内部的FLASH 30中的数据的方法，如图4所示，包括以下步骤：
步骤S402，当外部处理器50需要对PLD中的FLASH 30进行读/写操作(即访问FLASH中的数据)时，首先需要向PLD发出访问请求消息，例如，外部处理器通过连接至PLD模块20中的第一IO控制块对应的IO管脚向PLD发送访问请求消息；
步骤S404，当宏单元202通过第一IO控制块接收到上述访问控制请求消息后，控制三端开关40的②端(即动触点)和③端(即第二静触点)连接，以使得外部处理器与FLASH进行访问协商；
步骤S406，宏单元202向外部处理器返回应答消息后，外部处理器就可以通过操作控制线、数据线、和地址线对FLASH进行读/写操作了。具体地，外部处理器通过闪存的控制线向闪存发送访问操作命令；外部处理器通过闪存的地址线和数据线对闪存中的数据进行读/写操作。
在实际应用中，该FLASH 30可以作为外部处理器50的boot启动代码的存放区和文件系统区。
另外，PLD中的PLD模块也可以对闪存中的数据进行读/写操作。在需要远程在线升级PLD的系统中，使用该优选实施例的PLD也更加方便，例如，需要远程升级时，系统首先通过现有方式将更新文件下载到该FLASH 30，然后PLD中的宏单元202控制三端开关40的①端(即第一静触点)和②端(即动触点)连接以使得宏单元202与FLASH 30进行访问协商，协商之后宏单元就可以通过控制线发出访问操作命令，对FLASH进行读操作并运行更新文件，从而达到升级目的。这样，该优选实施例的PLD也适合于需要进行远程在线升级PLD的系统应用场合。
从以上的描述中，可以看出，本发明实现了如下技术效果：提供了一种将FLASH集成到可编程逻辑器件中的实现方案，集成后的PLD不仅可以实现现有PLD的功能，还提供了大容量的FLASH，可以供外部处理器使用，存储启动代码和文件系统等，而不需要另外增加FLASH芯片，从而可以节约单板PCB面积和成本；同时，PLD本身也可以方便地访问该FLASH，为PLD远程升级等操作提供了方便。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种可编程逻辑器件PLD，其特征在于，包括：电源、PLD模块、和闪存，其中，
所述电源，用于为所述PLD模块和所述闪存提供工作电源；
所述闪存，用于存储所述PLD模块和/或外部处理器所需的数据；还用于接受所述PLD模块和/或所述外部处理器访问所述数据；
其中，所述PLD模块包括：宏单元和第一输入输出IO控制块，其中，
所述宏单元，与所述第一IO控制块连接，其控制线与所述闪存连接，用于接收来自所述外部处理器的访问请求消息，其中，所述访问请求消息用于请求访问所述闪存；根据所述访问请求消息向所述外部处理器返回应答消息以使得所述外部处理器对所述闪存中的所述数据进行读/写操作。
2.根据权利要求1所述的可编程逻辑器件，其特征在于，所述宏单元还用于在要访问所述闪存时，对所述闪存中的所述数据进行读/写操作。
3.根据权利要求1所述的可编程逻辑器件，其特征在于，
所述PLD模块还包括：第二IO控制块、第三IO控制块、和第四IO控制块；
所述闪存包括：数据线、地址线、和控制线，所述数据线与所述第二IO控制块连接、所述地址线与所述第三IO控制块连接、以及所述控制线与所述第四IO控制块连接，其中，
所述闪存通过所述数据线、所述地址线和所述控制线接受所述PLD模块和/或所述外部处理器对所述数据的访问。
4.根据权利要求1至3中任一项所述的可编程逻辑器件，其特征在于，所述PLD模块还包括：第五IO控制块；
所述可编程逻辑器件还包括：三端开关，其动触点与所述闪存连接，第一静触点与所述宏单元连接，第二静触点与所述第五IO控制块连接，用于当所述宏单元接收到所述访问请求消息时，在所述宏单元的控制下连通所述动触点和所述第二静触点以使得所述外部处理器与所述闪存进行访问协商；还用于在所述宏单元要访问所述闪存时，在所述宏单元的控制下连通所述动触点和所述第一静触点以使得所述宏单元与所述闪存进行访问协商。
5.一种可编程逻辑器件PLD的访问方法，其特征在于，包括：
所述PLD接收来自外部处理器的访问请求消息，其中，所述访问请求消息用于请求访问所述PLD中的闪存；
所述PLD根据所述访问请求消息向所述外部处理器返回应答消息；
所述外部处理器根据所述应答消息对所述闪存进行读/写操作，其中，所述外部处理器通过所述闪存的控制线向所述闪存发送访问操作命令；
所述外部处理器通过所述闪存的地址线和数据线对所述闪存中的数据进行读/写操作。
6.根据权利要求5所述的方法，其特征在于，所述PLD中的PLD模块中的宏单元接收所述访问请求消息并返回所述应答消息。
7.根据权利要求5所述的方法，其特征在于，还包括：
所述PLD中的PLD模块对所述闪存中的数据进行读/写操作。
8.根据权利要求7所述的方法，其特征在于，所述PLD中的PLD模块对所述闪存中的数据进行读操作包括：
所述PLD模块中的宏单元读取所述闪存中的更新文件，其中，所述更新文件预先下载到所述闪存中；
所述宏单元运行读取到的所述更新文件以进行升级。
CN201010214174.XA 2010-06-24 2010-06-24 可编程逻辑器件及其访问方法 Active CN102298959B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010214174.XA CN102298959B (zh) 2010-06-24 2010-06-24 可编程逻辑器件及其访问方法
PCT/CN2010/078337 WO2011160379A1 (zh) 2010-06-24 2010-11-02 可编程逻辑器件及其访问方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010214174.XA CN102298959B (zh) 2010-06-24 2010-06-24 可编程逻辑器件及其访问方法

Publications (2)

Publication Number Publication Date
CN102298959A CN102298959A (zh) 2011-12-28
CN102298959B true CN102298959B (zh) 2015-10-21

Family

ID=45359313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010214174.XA Active CN102298959B (zh) 2010-06-24 2010-06-24 可编程逻辑器件及其访问方法

Country Status (2)

Country Link
CN (1) CN102298959B (zh)
WO (1) WO2011160379A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661685A (en) * 1995-09-25 1997-08-26 Xilinx, Inc. Programmable logic device with configurable power supply
CN100498708C (zh) * 2006-01-04 2009-06-10 中兴通讯股份有限公司 一种通过个人计算机进行固件下载的方法及装置
CN101604244A (zh) * 2008-06-13 2009-12-16 中兴通讯股份有限公司 一种实现fpga上电即用和远程升级的装置及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661685A (en) * 1995-09-25 1997-08-26 Xilinx, Inc. Programmable logic device with configurable power supply
CN100498708C (zh) * 2006-01-04 2009-06-10 中兴通讯股份有限公司 一种通过个人计算机进行固件下载的方法及装置
CN101604244A (zh) * 2008-06-13 2009-12-16 中兴通讯股份有限公司 一种实现fpga上电即用和远程升级的装置及方法

Also Published As

Publication number Publication date
WO2011160379A1 (zh) 2011-12-29
CN102298959A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
KR100600928B1 (ko) 프로세서 북 및 데이터 처리 시스템
CN103389669A (zh) 一种基于fpga/cpld控制器的处理器程序远程动态加载系统及方法
CN101298284B (zh) 一种时变计算机及其实现方法
CN111340185A (zh) 一种卷积神经网络加速方法、系统、终端及存储介质
CN105793839B (zh) 执行卸载
CN111581152A (zh) 可重构硬件加速soc芯片系统
KR20150101350A (ko) 소켓 인터포저 및 소켓 인터포저를 사용하는 컴퓨터 시스템
CN102298959B (zh) 可编程逻辑器件及其访问方法
CN104219061B (zh) 请求功耗状态变化的方法及装置
NL2030962B1 (en) Ground pin for device-to-device connection
KR102265653B1 (ko) 소켓 인터포저 및 소켓 인터포저를 사용하는 컴퓨터 시스템
CN116529721A (zh) 按需可编程原子内核加载
CN203689511U (zh) 一种16位sram与32位sopc之间数据传输的电路结构
CN114116592A (zh) 星载高性能计算模块系统
CN110995867A (zh) 一种用于人机交互的通信系统和机器人
CN201657337U (zh) 无线协议转换协调器
CN104618121A (zh) 交换器及服务器系统
CN104050199A (zh) 数据传输方法和电子设备
CN210605691U (zh) 数据处理板卡
US20220102917A1 (en) Pin configuration for device-to-device connection
CN221784418U (zh) 一种电源电子负载的显控一体机
US20240220405A1 (en) Systems and methods for hosting an interleave across asymmetrically populated memory channels across two or more different memory types
KR100367345B1 (ko) Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치
CN107168721A (zh) 星载多处理器软件集中存储加载装置、方法及更新方法
US20240319880A1 (en) Compute express link dram + nand system solution

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant