CN101298284B

CN101298284B - 一种时变计算机及其实现方法

Info

Publication number: CN101298284B
Application number: CN2008101143967A
Authority: CN
Inventors: 徐国栋; 赵丹; 邱文勋; 隋世杰; 曹星慧; 兰盛昌; 刘源; 孙蕊; 陈健; 邢雷; 董立珉; 王松; 范国臣; 林杰
Original assignee: 徐国栋
Priority date: 2008-06-04
Filing date: 2008-06-04
Publication date: 2011-10-12
Anticipated expiration: 2028-06-04
Also published as: CN101298284A

Abstract

本发明涉及一种基于可重构技术的时变计算机，采用处理器单元+配置单元+射频单元结构构建一种可根据卫星任务、通过FPGA硬件编程实现自动切换系统功能的星载时变计算机。本发明由于采用硬件编程实现系统功能，因而具有很强的处理能力；并且可重构技术的应用使时变计算机实现星载计算机的单机容错，避免了系统多硬件设备对卫星带来的影响；同时，时变计算机可实现系统在线升级。

Description

一种时变计算机及其实现方法

技术领域

本发明涉及数据处理技术领域，尤其涉及一种航天应用的、可根据卫星任务、通过硬件编程自主改变系统功能并进行故障处理的、可通过地面站在线升级的时变计算机及其实现方法。

背景技术

随着微电子、计算机等相关技术的发展，航天器逐渐向微小型化方向发展，原来的星载电子系统分布式结构已经不能够满足日益缩小的结构要求，星载计算机越来越多的集成了传统姿态轨道控制、电源管理、热控等分系统下位机的功能。这种发展对星载计算机的处理能力提出了更高的要求。

为了解决上述问题，出现了将基于现场可编程逻辑器件FPGA(Field Programmable Gate Array，现场可编程门阵列，以下同)应用到星载计算机中的设计方法。现有技术中采用FPGA器件实现星载系统功能有两种方式，一种是基于处理器+软件的传统计算机模式，处理器采用FPGA硬件编程实现，而不是固定的通用芯片或ASIC(Application Specific Integrated Circuit，专用集成电路)，星载计算机系统功能仍然通过下载到处理器中的软件实现，这种方式便于修改设计结果，缩短了设计周期，但是星载系统的性能较传统设计方法并没有较大改善；另一种方式是采用软硬件协同设计方法，即将FPGA划分为两个区域或直接用两片FPGA实现，一部分星载系统功能的实现通过第一种方法中的处理器+软件结构，而有些功能中涉及到占用较长机器周期的运算，将这部分运算从软件设计中分离出来，采用硬件编程的方式实现，即硬件加速部分。通过软件调度与对FPGA硬件加速部分的重新配置改变卫星部分功能，但是这种方法在系统升级时，需要对软硬件都进行升级，且在发生故障时，无法定位是硬件故障还是软件故障，这就增加了系统升级和恢复的难度，使电路设计的复杂度大大提高，可靠性下降。

目前FPGA可以以全硬件编程的方式来实现多任务的处理功能。所谓全硬件编程方式，是指采用硬件描述语言对需要实现的任务或算法进行编程，并通过仿真、验证、逻辑综合等一系列专业设计流程，将其转化为能够直接下载到FPGA中的配置文件，完成下载的FPGA即能够实现所要求的任务或算法。这种硬件可重构技术只需要单个FPGA芯片即可动态地实现多任务的处理功能，具备高处理速度、高可靠性的优点，但是目前并没有将这种全硬件可重构技术应用到星载计算机设计的实例。

发明内容

本发明的目的是提供一种利用FPGA硬件编程电路进行计算、可根据具体任务改变FPGA内部硬件结构即系统处理器功能、可通过地面站在线升级硬件配置系统、可实现单机容错、高处理速度、高可靠性的时变计算机。

为实现本发明目的，本发明技术方案采用处理器单元+配置单元+射频单元结构，采用硬件描述语言实现卫星姿态与轨道控制、星务管理、有效载荷管理等功能，并将这些功能生成模块化的FPGA配置文件存储到存储器中，系统上电后自动将初始程序配置到FPGA中运行，通过对FPGA的硬件编程实现初始功能；当前任务完成后，微控制器控制存储器，将存储器中相应的配置文件下载到FPGA使其实现新的功能。功能模块的硬件实现具有天然的并行性，大大提高了系统处理速度。当受到单粒子效应的影响时，系统监控机制发出信号，微控制器下载默认配置文件，排除系统故障，恢复卫星正常工作。时变计算机设计有射频模块，主要完成星地测控、星间通信，并可以配合FPGA处理器完成星间测距功能，同时，地面站对时变计算机的在线硬件升级可通过射频模块进行。

具体技术方案为：

一种时变计算机，包括：

处理器单元，包括有可编程逻辑器件FPGA，在配置单元的控制下，通过下载配置单元中的不同的功能模块到FPGA中，实现时变计算机的多任务处理，并且能够在配置单元的监测下进行故障处理，其中所述的功能模块以通过硬件编程语言生成的配置文件的方式下载到FPGA中，用于实现卫星数据处理和星务管理功能，所述处理器单元还包括用于备份处理器单元中需要保护的数据的备份存储器；

配置单元，包括用于实现对FPGA的监控、重构控制与升级控制功能的微控制器，以及用于存储实现卫星数据处理与星务管理的各种功能模块的配置存储器，所述配置单元能够根据任务要求配置不同的功能模块到处理器单元中，并且配合处理器单元进行故障处理；

射频单元，用于完成在卫星系统与地面站之间硬件配置文件的在线升级文件的上传，并配合处理器单元完成星地测控、星间通信、星间测距功能。

所述处理器单元还包括：用于缓存处理数据和运行程序的静态随机存储器SRAM。

所述射频单元采用集发送和接收一体的芯片nRF2401。

所述的功能模块进一步地实现卫星在轨运行各个阶段的数据采集、信息处理、电源与热控管理、数据管理、故障处理以及遥测遥控功能。

一种时变计算机实现多任务处理的方法，采用硬件描述语言实现数据处理与星务管理的多任务功能，并将这些功能生成模块化的FPGA配置文件存储到配置单元中，然后通过以下步骤：

S1：当时变计算机上电后，时变计算机进入正常的工作状态中；

S2：根据任务要求，配置单元将存储在配置单元中相应的配置文件下载给处理器单元中的FPGA，下载了任务相应的配置文件的FPGA就具备了相应的任务处理功能；

S3：每当配置单元完成对FPGA的配置后，通过不断接收到从FPGA发送的状态信号来监控处理器单元是否正常工作，直到接收下一次的功能切换命令；

S4：如果配置单元接收到的是表明正常的工作状态信号，当时变计算机完成当前任务，需要进行下个任务处理时，FPGA就会向配置单元发送功能切换命令，配置单元就会回到步骤S2重新对FPGA进行配置；所述FPGA发送的功能切换命令来源有三种：一种是卫星其他分系统将重新配置命令发给FPGA；一种是处理器单元根据当前运行结果自行判断；另一种是地面站通过射频单元将配置信息上传至FPGA；

S5：如果配置单元接收到不正确的工作状态信号或没有接收到状态信号，则判断处理器单元出现故障，同时向FPGA中下载安全模式的配置文件，处理器单元进入安全模式状态下；

S6：时变计算机运行在安全模式下时，配置单元控制FPGA通过射频单元向地面发送处理器单元发生故障的信息，然后通过地面站上传命令的方式解除安全模式，恢复正常工作，重新循环回到步骤S2中。

有益效果：

本发明由于采用硬件编程实现系统功能，时变计算机具有很强的处理能力；可重构技术的应用使时变计算机实现星载计算机的单机容错，避免了系统多硬件设备对卫星带来的影响；同时，时变计算机可实现系统在线升级。因此，这种可重构星载时变计算机的设计既保证了系统的多功能、高性能，又可在系统出现故障情况下单机进行故障处理，不额外增加硬件设备。

附图说明

图1为本发明的时变计算机结构框图；

图2为本发明的时变计算机的配置单元对处理器单元的控制流程图。

具体实施方式

以下实施例用于说明本发明，但不用来限制本发明的范围。

本发明的时变计算机主要用于星载系统，由三部分构成：处理器单元、配置单元与射频单元。

处理器单元是时变计算机的核心处理部分，由Altera公司的FPGA逻辑编程器件、FLASH S存储器、SRAM(Static Random AccessMemory，静态随机存储器)以及接口电路构成。星载系统的各种任务处理功能通过硬件描述语言编程生成配置文件，并把这些配置文件通过配置单元下载到FPGA后，即可完成卫星在轨运行各个阶段的数据采集、信息处理、电源与热控管理、数据管理、故障处理以及遥测遥控等功能；配备备份存储器FLASH S是为了解决由于FPGA掉电数据易失性所带来的星载计算机系统信息丢失问题，在FPGA重新被配置新的功能模块前，通过一定的内存访址指令，将FPGA中需要保护的数据读入FLASH S中，当FPGA重新上电后将从FLASH S中读取被保护数据，大大提高了时变计算机系统的安全性；SRAM是用作FPGA处理数据时的缓存区和程序运行区；接口电路主要针对星载计算机系统与卫星内部总线或其他卫星分系统(诸如电源系统、有效载荷系统等)之间的数据交换进行设计。

配置单元存储FPGA的配置文件，并控制处理器单元进行功能切换和故障处理。配置单元主要由微控制器、配置存储器FLASH T构成；其中微控制器用于实现对FPGA的监控、重构控制与故障处理；FLASH T用于存储下载到FPGA中的配置文件，所述配置文件都是通过硬件描述语言编程、仿真、验证、逻辑综合等设计过程生成，用于实现星载计算机在轨运行各个阶段的数据采集、信息处理、电源与热控管理、数据管理、故障处理以及遥测遥控等功能。另外，地面站通过射频模块上传的升级文件也存储在FLASH T中，可对时变计算机进行升级。

图2为配置单元对处理器单元的控制流程图，根据图2所示，时变计算机上电后，时变计算机进入正常的工作状态中，然后配置单元开始对处理器单元进行控制：(1)根据任务要求，配置单元的微控制器控制FLASH T从FLASH T下载相应的配置文件给处理器单元中的FPGA，下载了任务相应的配置文件的FPGA就具备了相应的任务处理功能；(2)每当配置单元完成对FPGA的配置后，就通过不断接收到从FPGA发送的状态信号来监控处理器单元是否正常工作，直到接收下一次的功能切换命令；(3)如果配置单元接收到的是表明正常的工作状态信号，当时变计算机完成当前任务，需要进行下个任务处理时，FPGA就会向配置单元发送功能切换命令(即重新配置命令)，微控制器就会回到步骤(1)重新对FPGA进行配置，FPGA的功能切换命令来源有三种：一种是卫星其他分系统(如星箭分离控制系统等)通过接口电路将重新配置命令发给FPGA，一种是处理器单元根据当前运行结果自行判断，另一种是地面站通过射频单元将配置信息上传至FPGA；(4)如果配置单元接收到不正确的工作状态信号或没有接收到状态信号，则判断处理器单元出现故障，则向FPGA中下载安全模式的配置文件，处理器单元进入安全模式状态下，安全模式是在星载计算机出现故障时候对卫星进行简单控制的处理器模式；(5)时变计算机运行在(4)中所述的安全模式下时，配置单元控制FPGA通过射频单元向地面发送处理器单元发生故障的信息，为了确保卫星系统的安全，采用地面站上传命令的方式解除安全模式，恢复系统正常工作，然后循环回到步骤(1)中。故障情况下配置单元对FPGA的重新配置可以消除由单粒子翻转等引起的航天器常见卫星故障。

射频单元主要配合处理器单元完成星地测控、星间通信、星间测距功能，同时完成系统硬件配置文件在线升级文件的上传。射频单元的核心部分是采用两块nRF2401模块，分别完成接收和发送任务，实现一个全双工的通信功能。卫星系统与地面站或其他卫星之间通过射频单元进行数据交换，并将在处理器单元中对数据进行相应处理，再通过射频单元将处理结果传给地面或其他卫星，以完成星地测控、星间通信、星间测距功能。地面站对卫星的升级文件通射频单元上传到处理器单元，并发送给配置单元的微控制器然后存储在FLASH T中。

可重构星载时变计算机采用硬件编程方式实现卫星计算机的功能，具有天然的并行性，大大提高了系统处理速度，既保证了系统的多功能、高性能，又可在系统出现故障情况下单机进行故障处理，在不增加额外硬件设备的基础上保证了系统的安全性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种时变计算机，其特征在于，包括：

处理器单元，包括有现场可编程门阵列FPGA，通过下载不同的功能模块到FPGA中，实现时变计算机的多任务处理，并且能够进行故障处理，其中所述的功能模块以通过硬件编程语言生成的配置文件的方式下载到FPGA中，用于实现卫星数据处理和星务管理功能，所述处理器单元还包括用于备份处理器单元中需要保护的数据的备份存储器；

射频单元，用于完成在卫星系统与地面站之间的通信功能，并配合处理器单元完成星地测控、星间通信、星间测距功能。

2.如权利要求1所述的时变计算机，其特征在于，所述处理器单元还包括：用于缓存处理数据和运行程序的静态随机存储器SRAM。

3.如权利要求1所述的时变计算机，其特征在于，所述射频单元采用集发送和接收一体的芯片nRF2401。

4.如权利要求1-3任意一项所述的时变计算机，其特征在于，所述的功能模块进一步地实现卫星在轨运行各个阶段的数据采集、信息处理、电源与热控管理、数据管理、故障处理以及遥测遥控功能。

5.一种时变计算机实现多任务处理的方法，其特征在于，采用硬件描述语言实现数据处理与星务管理的多任务功能，并将这些功能生成模块化的FPGA配置文件存储到配置单元中，然后采用以下步骤：

S2：根据任务要求，配置单元将存储在配置单元中相应的配置文件下载到处理器单元中的FPGA；

S4：如果配置单元接收到的是表明正常的工作状态信号，当时变计算机完成当前任务，需要进行下个任务处理时，FPGA就会向配置单元发送功能切换命令，配置单元就会回到步骤S2重新对FPGA进行配置；

6.如权利要求5所述的时变计算机实现多任务处理的方法，其特征在于，步骤S4中所述FPGA发送的功能切换命令来源有三种：一种是卫星其他分系统将重新配置命令发给FPGA；一种是处理器单元根据当前运行结果自行判断；另一种是地面站通过射频单元将配置信息上传至FPGA。