CN114706604A - 一种fpga救援方法及装置 - Google Patents

一种fpga救援方法及装置 Download PDF

Info

Publication number
CN114706604A
CN114706604A CN202210634316.0A CN202210634316A CN114706604A CN 114706604 A CN114706604 A CN 114706604A CN 202210634316 A CN202210634316 A CN 202210634316A CN 114706604 A CN114706604 A CN 114706604A
Authority
CN
China
Prior art keywords
fpga
program
rescue
normally
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210634316.0A
Other languages
English (en)
Inventor
邬刚
陈永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Acceleration Technology Co ltd
Original Assignee
Hangzhou Acceleration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Acceleration Technology Co ltd filed Critical Hangzhou Acceleration Technology Co ltd
Priority to CN202210634316.0A priority Critical patent/CN114706604A/zh
Publication of CN114706604A publication Critical patent/CN114706604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种FPGA救援方法及装置，方法包括监测是否存在不能正常启动的FPGA，若存在不能正常启动的FPGA，将第一程序导入处理器连接的存储单元，以预设的救援模式对FPGA进行救援，使FPGA工作在串行配置模式，并将第一程序固化在FPGA中，处理器控制FPGA复位并进入正常工作模式后，将第二程序导入FPGA的存储芯片。本发明提出的方法未引入新的器件和故障模式，在对ATE设备内的任一FPGA进行程序升级固化时，若出现FPGA不能正常启动的情况，可在不拆卸结构件的前提下，使用FPGA自身的的网络接口或用于级联传输的接口进行重新烧录程序，减少了用户的不便，增加了设备的可靠性。

Description

一种FPGA救援方法及装置
技术领域
本发明属于FPGA技术领域，具体涉及一种FPGA救援方法及装置。
背景技术
FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物，可编程逻辑器件是通过EDA技术将电子应用系统的既定功能和技术指标具体实现的硬件载体，FPGA作为实现这一途径的主流器件之一，具有直接面向用户，灵活性和通用性极大，使用方便和实现快捷等特点。FPGA是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
无论是存储器、SoC、模拟、数字、分立器件和RF测试机等，FPGA在其系统组成中都占据着不可或缺的地位，FPGA的程序升级固化大部分都采用JTAG和网络方式实现，升级时间较长，基本在20分钟左右。
随着芯片的性能提升向复杂度高和大机型的不断演进，会导致产品集成度高、安装拆卸复杂和功耗较大。当FPGA在升级固化程序时异常断电且UPS（UninterruptiblePower Supply）无法维持至程序升级完成时，此时FLASH芯片原程序已被擦除新程序未加载成功，这就导致FPGA无法正常运行，从而不能使用自身的网络接口进行远程升级更新，必须要拆卸结构件进行JTAG方式重新加载固化程序，费时费力，带来诸多不便。
发明内容
为了克服上述现有技术的缺陷，本发明提出了一种FPGA救援方法，所述方法包括：
监测是否存在不能正常启动的FPGA；
若存在不能正常启动的FPGA，将第一程序导入处理器连接的存储单元，以预设的救援模式对所述FPGA进行救援，使所述FPGA工作在串行配置模式后，将所述第一程序固化在所述FPGA中；
所述处理器控制所述FPGA复位并进入正常工作模式；
将第二程序导入所述FPGA的存储芯片。
进一步地，所述方法还包括：
监测是否存在所述存储芯片不能正常导入所述第二程序的FPGA；
若存在所述存储芯片不能正常导入所述第二程序的FPGA，使所述FPGA工作在串行配置模式。
具体地，所述方法应用于ATE设备时，所述ATE设备包括处理器和多片级联的FPGA，所述FPGA能否正常启动通过上一级监测机构进行监测，所述上一级监测机构包括所述处理器或所述FPGA。
可选地，所述第一程序与所述第二程序相同。
具体地，所述“监测是否存在不能正常启动的FPGA”包括：
监测是否存在预设时间内DONE信号未拉高的FPGA；
若存在所述预设时间内所述DONE信号未拉高的FPGA，判定所述FPGA不能正常启动。
进一步地，所述“以预设的救援模式对不能正常启动的FPGA进行救援，使FPGA工作在串行配置模式”包括：
所述FPGA的上一级监测机构通过更改所述FPGA的预设管脚的配置信息，并使所述FPGA的PROGRAM_B管脚形成触发脉冲，按FPGA芯片的时序要求将数据发送至CCLK管脚和DIN管脚，使所述FPGA工作在串行配置模式。
具体地，所述“所述处理器控制所述FPGA复位并进入正常工作模式”包括：
所述处理器通过串口将握手信号传送至CPLD，使所述CPLD对所述FPGA复位并进入正常工作模式。
本发明还提出了一种FPGA救援装置，包括：
第一监测模块，用于监测是否存在不能正常启动的FPGA；
救援模块，用于将第一程序导入处理器连接的存储单元，以预设的救援模式对所述FPGA进行救援，使所述FPGA工作在串行配置模式后，将所述第一程序固化在所述FPGA中；
复位模块，用于使所述处理器控制所述FPGA复位并进入正常工作模式；
导入模块，用于将第二程序导入所述FPGA的存储芯片。
进一步地，所述装置还包括：
第二监测模块，用于监测是否存在所述存储芯片不能正常导入所述第二程序的FPGA；
故障模块，使所述存储芯片不能正常导入所述第二程序的所述FPGA工作在串行配置模式。
本发明还提出了一种ATE测试系统，包括工控机、光纤线和ATE测试机，所述工控机通过所述光纤线使所述ATE测试机更新程序，所述ATE测试机包括：
存储介质，用于存储计算机程序；
处理单元，与所述存储介质进行数据交换，用于在FPGA无法正常启动时，通过所述处理单元执行所述计算机程序，实现如前文所述的FPGA救援方法。
本发明至少具有以下有益效果：
在更新FPGA程序过程中，即使系统异常断电，亦可通过本发明提出的方法，使FPGA使用自身的的网络接口或用于级联传输的接口进行重新烧录程序，且本发明提出的方法未引入新的器件和故障模式，不需拆卸ATE设备的结构件，减少了使用者的不便，节省了不必要的操作步骤，加快了向FPGA中导入程序出现异常时的恢复速度；
进一步地，当发现程序无法正常烧录至FPGA的FLASH中时，本方法还可令不能正常导入程序的FPGA工作在串行配置模式，以保证ATE测试设备的正常运行，增加了ATE设备的可靠性。
以此，本发明提出了一种FPGA救援方法及装置，本发明提出的方法未引入新的器件和故障模式，在对ATE设备内的任一FPGA进行程序升级固化时，若出现FPGA不能正常启动的情况，可在不拆卸结构件的前提下，使用FPGA自身的的网络接口或用于级联传输的接口进行重新烧录程序。此外，当发现程序无法正常烧录至FLASH中时，本方法还可令不能正常导入程序的FPGA工作在串行配置模式，以保证ATE测试设备的正常运行，增加了ATE设备的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为实施例1提供的一种FPGA救援方法的整体流程示意图；
图2为ATE设备的部分电路结构示意图；
图3为监测是否存在不能正常启动的FPGA的流程示意图；
图4为实施例2提供的一种FPGA救援装置的模块结构示意图；
图5为第一监测模块和救援模块的结构示意图；
图6为实施例3提供的一种ATE测试系统的整体结构示意图。
附图标记：
1-ATE测试机；2-工控机；3-光纤线；10-第一监测模块；11-监测单元；12-判定单元；20-救援模块；21-配置单元；22-触发单元；23-发送单元；30-复位模块；40-第二监测模块；50-故障模块。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在FPGA能正常工作时，用户可使用工控机上的应用软件通过FPGA自带的光口进行远程更新程序。但当在更新FPGA程序过程中，系统异常断电，此时配置芯片的FLASH内容已被擦除，新程序未完成固化，导致FPGA无法正常工作，从而无法使用FPGA自身的的网络接口进行重新烧录程序。为避免拆装设备，本发明提出了一种FPGA救援方法及装置，完成对FPGA配置FLASH芯片的程序烧录。
实施例1
本实施例提供一种FPGA救援方法，异常断电情况下导致的FPGA无法正常启动时，可在不拆卸结构件的前提下，对设备内的任一FPGA进行程序升级固化。同时，当FPGA的配置芯片FLASH不能正常工作时，也能保证FPGA正常工作，增加了设备的可靠性。本实施例提出的方法未引入新的器件和故障模式，也可以在FPGA正常启动时远程进行程序更新，请参考图1，所述方法包括：
S100：监测是否存在不能正常启动的FPGA。
若存在不能正常启动的FPGA，进入步骤S200，若不存在不能正常启动的FPGA，进入步骤S400。
S200：将第一程序导入处理器连接的存储单元，以预设的救援模式对不能正常启动的FPGA进行救援，使FPGA工作在串行配置模式（Serial Configuration Mode）后，将第一程序固化在FPGA中，进入步骤S300。
本实施例中，所述处理器包括通信主板上的MCU，所述存储单元包括MCU外挂的SPIFLASH。
S300：处理器控制FPGA复位并进入正常工作模式，进入步骤S400。
本实施例中，处理器通过串口将握手信号传送至CPLD，使CPLD对FPGA复位并进入正常工作模式。
S400：将第二程序导入FPGA的存储芯片，进入步骤S500。
本实施例中，所述存储芯片包括FLASH，在FPGA正常工作的情况下，可通过FPGA自身的网络接口或用于级联传输的Serdes接口将第二程序烧录至FPGA的配置FLASH内，以保证烧录进FPGA的第二程序在后续可正常从FPGA的配置FLASH中启动。
S500：监测是否存在存储芯片不能正常导入第二程序的FPGA。
若存在FLASH不能正常导入第二程序的FPGA，执行步骤S600。
S600：使存储芯片不能正常导入第二程序的FPGA工作在串行配置模式。
需要说明的是，若FLASH不能正常工作时，第二程序无法正常烧录至FLASH中，此时可令FLASH不能正常导入第二程序的FPGA工作在串行配置模式，可保证设备的正常运行。
在FPGA能正常工作时，用户可使用工控机上的应用软件通过FPGA自带的光口进行远程更新程序。但当在更新FPGA程序过程中，若系统异常断电，则配置芯片的FLASH内容已被擦除，新程序未完成固化的情况下，会导致FPGA无法正常工作，从而无法使用FPGA自身的的网络接口进行重新烧录程序。为避免拆装设备解决该问题，通过本实施例提供的方法进行救援，可在不拆装设备的情况下，完成对FPGA配置FLASH芯片的程序烧录。
需要说明的是，请参考图2，在一个具体实施例中，本实施例提出的方法应用于ATE设备，所述ATE设备包括处理器和多片级联的FPGA，依次由上一级FPGA监测下一级FPGA，直至最下级的FPGA，最上级的第一FPGA通过处理器进行监测，即处理器监测第一FPGA，第一FPGA监测第二FPGA，直至监测至最后一片FPGA。当存在不能正常启动的FPGA时，负责监测该不能正常启动的FPGA的上一级监测机构对该FPGA不能正常启动的进行救援，即监测该不能正常启动的FPGA的处理器或FPGA负责对该FPGA不能正常启动的进行救援。
本实施例中ATE设备包括两个光通信模块，分别为处理器的光通信模块与FPGA的光通信模块，其中FPGA的光通信模块可以通过所述ATE设备的底板与任一其他FPGA通信。
具体地，所述第一程序与所述第二程序可为相同或不同，所述第一程序可为导入至所述处理器连接的所述存储单元的程序，所述第二程序可由外部设备通过FPGA自身的的网络接口或用于级联传输的接口导入。另外，步骤S200中导入处理器连接的存储单元的程序还可以包括第二程序。
需要说明的是，FPGA在加载过程中DONE信号为低，FPGA加载完成后DONE信号拉高，本实施例中以DONE信号为监测FPGA能否正常启动的依据，若上一级MCU或FPGA在设定时间内未监测到DONE信号拉高，则默认为FPGA加载失败，因此，具体地，请参考图3，步骤S100包括：
S110：监测是否存在预设时间内DONE信号未拉高的FPGA。
若存在预设时间内DONE信号未拉高的FPGA，进入步骤S120。
S120：判定该FPGA不能正常启动。
进一步地，步骤S200包括：
所述FPGA的上一级监测机构通过更改所述FPGA的预设管脚的配置信息，并使PROGRAM_B管脚形成触发脉冲，按FPGA芯片的时序要求将数据发送至CCLK管脚和DIN管脚，使所述FPGA工作在串行配置模式。
需要说明的是，本实施例中FPGA被改变配置信息的预设管脚包括M0管脚、M1管脚和M2管脚，通过改变M0管脚、M1管脚和M2管脚的电平后，再将PROGRAM_B管脚的电平先拉低后拉高的方式，使PROGRAM_B管脚形成触发脉冲，改变M0管脚、M1管脚和M2管脚的电平可由用户调节或通过预设的程序实现。
实施例2
本实施例提供一种FPGA救援装置，用于实现如实施例1中提出的一种FPGA救援方法,请参考图4，所述装置包括：
第一监测模块10，用于监测是否存在不能正常启动的FPGA；
救援模块20，用于将第一程序导入处理器连接的存储单元，以预设的救援模式对FPGA进行救援，使FPGA工作在串行配置模式（Serial Configuration Mode）后，将第一程序固化在FPGA中；
复位模块30，用于使处理器控制FPGA复位并进入正常工作模式；
导入模块40，用于将第二程序导入FPGA的存储芯片；
第二监测模块50，用于监测是否存在存储芯片不能正常导入第二程序的FPGA；
故障模块60，使存储芯片不能正常导入第二程序的FPGA工作在串行配置模式。
本实施例中，所述处理器包括通信主板上的MCU，所述存储单元包括MCU外挂的SPIFLASH，所述存储芯片包括FLASH，若FLASH不能正常工作时，第二程序无法正常烧录至FLASH中，此时可令FLASH不能正常导入第二程序的FPGA工作在串行配置模式，可保证设备的正常运行。
在FPGA正常工作的情况下，可通过FPGA自身的网络接口或用于级联传输的Serdes接口将第二程序烧录至FPGA的配置FLASH内，以保证烧录进FPGA第二的程序在后续可正常从FPGA的配置FLASH中启动。本实施例中，处理器通过串口将握手信号传送至CPLD，使CPLD对FPGA复位并进入正常工作模式。
需要说明的是，本实施例中提出的设备包括多片级联的FPGA，在一个具体实施例中，依次由上一级FPGA监测下一级FPGA，直至最下级的FPGA，最上级的第一FPGA通过处理器进行监测，即处理器监测第一FPGA，第一FPGA监测第二FPGA，直至监测至最后一片FPGA。当存在不能正常启动的FPGA时，负责监测该不能正常启动的FPGA的上一级监测机构对该FPGA不能正常启动的进行救援，即监测该不能正常启动的FPGA的处理器或FPGA负责对该FPGA不能正常启动的进行救援。
具体地，所述第一程序与所述第二程序可为相同或不同，所述第一程序可为导入至所述处理器连接的所述存储单元的程序，所述第二程序可由外部设备通过FPGA自身的的网络接口或用于级联传输的接口导入。另外，步骤S200中导入处理器连接的存储单元的程序还可以包括第二程序。
需要说明的是，FPGA在加载过程中DONE信号为低，FPGA加载完成后DONE信号拉高，本实施例中以DONE信号为监测FPGA能否正常启动的依据，若上一级MCU或FPGA在设定时间内未监测到DONE信号拉高，则默认为FPGA加载失败，因此，具体地，请参考图5，第一监测模块10包括：
监测单元11，用于监测是否存在预设时间内DONE信号未拉高的FPGA；
判定单元12，用于判定在预设时间内DONE信号未拉高的FPGA不能正常启动。
进一步地，所述救援模块20包括：
配置单元21，用于改变FPGA的预设管脚的配置信息；
触发单元22，用于使PROGRAM_B管脚形成触发脉冲；
发送单元23，用于按FPGA芯片的时序要求将数据发送至CCLK管脚和DIN管脚，使所述FPGA工作在串行配置模式。
需要说明的是，本实施例中FPGA被改变配置信息的预设管脚包括M0管脚、M1管脚和M2管脚，通过改变M0管脚、M1管脚和M2管脚的电平后，再将PROGRAM_B管脚的电平先拉低后拉高的方式，使PROGRAM_B管脚形成触发脉冲，改变M0管脚、M1管脚和M2管脚的电平可由用户调节或通过预设的程序实现。
实施例3
请参考图6，本实施例提供一种ATE测试系统，包括工控机2、光纤线3和ATE测试机1，所述工控机2设置有应用程序，通过所述光纤线3使所述ATE测试机1更新程序。本实施例中，所述工控机2包括具有Adaptor卡的工控机2。
在连接所述工控机2和所述ATE测试机1的所述光纤线3连接完成后，启动所述工控机2与所述ATE测试机1，即可实现所述工控机3通过所述光纤线2使所述ATE测试机1更新程序的操作。
具体地，ATE测试机1包括：
存储介质，用于存储计算机程序；
处理单元，与所述存储介质进行数据交换，用于在FPGA无法正常启动时，通过所述处理单元执行所述计算机程序，实现如实施例1所述的FPGA救援方法。
上述的ATE测试装置中，存储介质优选为，移动硬盘或固态硬盘或U盘等存储设备；处理单元，优选为CPU，与所述存储介质进行数据交换，用于在进行进位链延时测量校准时，通过所述处理单元执行所述计算机程序，实现如实施例1所述的FPGA救援方法。
上述CPU可以根据存储在存储介质中的程序执行各种适当的动作和处理。所述ATE测试装置还可以包括以下外设，包括键盘、鼠标等的输入部分，也可以包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分；特别地，根据本发明公开的实施例，如图1、图3中任一描述的过程均可以被实现为计算机软件程序。
本实施例中ATE测试机1包括两个光通信模块，分别为处理器的光通信模块与FPGA的光通信模块，其中FPGA的光通信模块可以通过ATE测试机1的底板与任一其他FPGA通信。
综上所述，本发明提出了一种FPGA救援方法及装置，本发明提出的方法未引入新的器件和故障模式，在对ATE设备内的任一FPGA进行程序升级固化时，若出现FPGA不能正常启动的情况，可在不拆卸结构件的前提下，使用FPGA自身的的网络接口或用于级联传输的接口进行重新烧录程序。此外，当发现程序无法正常烧录至FLASH中时，本方法还可令不能正常导入程序的FPGA工作在串行配置模式，以保证ATE测试设备的正常运行，增加了ATE设备的可靠性。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种FPGA救援方法，其特征在于，所述方法包括：
监测是否存在不能正常启动的FPGA；
若存在不能正常启动的FPGA，将第一程序导入处理器连接的存储单元，以预设的救援模式对所述FPGA进行救援，使所述FPGA工作在串行配置模式后，将所述第一程序固化在所述FPGA中；
所述处理器控制所述FPGA复位并进入正常工作模式；
将第二程序导入所述FPGA的存储芯片。
2.根据权利要求1所述的FPGA救援方法，其特征在于，所述方法还包括：
监测是否存在所述存储芯片不能正常导入所述第二程序的FPGA；
若存在所述存储芯片不能正常导入所述第二程序的FPGA，使所述FPGA工作在串行配置模式。
3.根据权利要求1所述的FPGA救援方法，其特征在于，所述方法应用于ATE设备时，所述ATE设备包括处理器和多片级联的FPGA，所述FPGA能否正常启动通过上一级监测机构进行监测，所述上一级监测机构包括所述处理器或所述FPGA。
4.根据权利要求1所述的FPGA救援方法，其特征在于，所述第一程序与所述第二程序相同。
5.根据权利要求1或3所述的FPGA救援方法，其特征在于，所述“监测是否存在不能正常启动的FPGA”包括：
监测是否存在预设时间内DONE信号未拉高的FPGA；
若存在所述预设时间内所述DONE信号未拉高的FPGA，判定所述FPGA不能正常启动。
6.根据权利要求1或3所述的FPGA救援方法，其特征在于，所述“以预设的救援模式对不能正常启动的FPGA进行救援，使FPGA工作在串行配置模式”包括：
所述FPGA的上一级监测机构通过更改所述FPGA的预设管脚的配置信息，并使所述FPGA的PROGRAM_B管脚形成触发脉冲，按FPGA芯片的时序要求将数据发送至CCLK管脚和DIN管脚，使所述FPGA工作在串行配置模式。
7.根据权利要求1或3所述的FPGA救援方法，其特征在于，所述“所述处理器控制所述FPGA复位并进入正常工作模式”包括：
所述处理器通过串口将握手信号传送至CPLD，使所述CPLD对所述FPGA复位并进入正常工作模式。
8.一种FPGA救援装置，其特征在于，所述装置包括：
第一监测模块，用于监测是否存在不能正常启动的FPGA；
救援模块，用于将第一程序导入处理器连接的存储单元，以预设的救援模式对所述FPGA进行救援，使所述FPGA工作在串行配置模式后，将所述第一程序固化在所述FPGA中；
复位模块，用于使所述处理器控制所述FPGA复位并进入正常工作模式；
导入模块，用于将第二程序导入所述FPGA的存储芯片。
9.根据权利要求8所述的FPGA救援装置，其特征在于，所述装置还包括：
第二监测模块，用于监测是否存在所述存储芯片不能正常导入所述第二程序的FPGA；
故障模块，使所述存储芯片不能正常导入所述第二程序的所述FPGA工作在串行配置模式。
10.一种ATE测试系统，其特征在于，包括工控机、光纤线和ATE测试机，所述工控机通过所述光纤线使所述ATE测试机更新程序，所述ATE测试机包括：
存储介质，用于存储计算机程序；
处理单元，与所述存储介质进行数据交换，用于在FPGA无法正常启动时，通过所述处理单元执行所述计算机程序，实现如权利要求1-7任一项所述的FPGA救援方法。
CN202210634316.0A 2022-06-07 2022-06-07 一种fpga救援方法及装置 Pending CN114706604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210634316.0A CN114706604A (zh) 2022-06-07 2022-06-07 一种fpga救援方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210634316.0A CN114706604A (zh) 2022-06-07 2022-06-07 一种fpga救援方法及装置

Publications (1)

Publication Number Publication Date
CN114706604A true CN114706604A (zh) 2022-07-05

Family

ID=82177799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210634316.0A Pending CN114706604A (zh) 2022-06-07 2022-06-07 一种fpga救援方法及装置

Country Status (1)

Country Link
CN (1) CN114706604A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604244A (zh) * 2008-06-13 2009-12-16 中兴通讯股份有限公司 一种实现fpga上电即用和远程升级的装置及方法
CN201374062Y (zh) * 2008-12-12 2009-12-30 康佳集团股份有限公司 Fpga在线配置电路
CN102609286A (zh) * 2012-02-10 2012-07-25 株洲南车时代电气股份有限公司 一种基于处理器控制的fpga配置程序远程更新系统及其方法
WO2017041567A1 (zh) * 2015-09-07 2017-03-16 武汉精测电子技术股份有限公司 基于软核处理器的fpga多镜像升级加载方法及装置
CN109558179A (zh) * 2018-11-20 2019-04-02 杭州迪普科技股份有限公司 程序代码在线加载方法、程序代码在线升级方法及系统
CN112148319A (zh) * 2020-10-21 2020-12-29 上海船舶电子设备研究所(中国船舶重工集团公司第七二六研究所) 基于高速串行口的并行工作fpga在线配置系统及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604244A (zh) * 2008-06-13 2009-12-16 中兴通讯股份有限公司 一种实现fpga上电即用和远程升级的装置及方法
CN201374062Y (zh) * 2008-12-12 2009-12-30 康佳集团股份有限公司 Fpga在线配置电路
CN102609286A (zh) * 2012-02-10 2012-07-25 株洲南车时代电气股份有限公司 一种基于处理器控制的fpga配置程序远程更新系统及其方法
WO2017041567A1 (zh) * 2015-09-07 2017-03-16 武汉精测电子技术股份有限公司 基于软核处理器的fpga多镜像升级加载方法及装置
CN109558179A (zh) * 2018-11-20 2019-04-02 杭州迪普科技股份有限公司 程序代码在线加载方法、程序代码在线升级方法及系统
CN112148319A (zh) * 2020-10-21 2020-12-29 上海船舶电子设备研究所(中国船舶重工集团公司第七二六研究所) 基于高速串行口的并行工作fpga在线配置系统及方法

Similar Documents

Publication Publication Date Title
CN101770089B (zh) 液晶显示模块测试机
CN111063386A (zh) Ddr芯片测试方法和装置
CN103365751A (zh) 主板测试装置及其转接模组
US11782089B2 (en) Detecting and remediating unauthorized debug sessions
CN113608940B (zh) 智能网卡的生产测试方法、系统、装置及可读存储介质
US7584381B2 (en) Semiconductor integrated circuit device, debug system, microcomputer, and electronic apparatus
CN112181468A (zh) 一种cpld更新方法、服务器及计算机可读存储介质
CN106371876B (zh) 产品外部程序升级的方法及系统
CN108984216B (zh) 一种自动进入与配置bios的方法与装置
CN114706604A (zh) 一种fpga救援方法及装置
CN102457392B (zh) 共用基板管理控制器的方法
US11009547B2 (en) Device and method for testing a computer system
US9436484B2 (en) Synchronization of data between an electronic computing mobile device and an electronic computing dockstation
WO2021043239A1 (zh) 检测装置、检测系统及检测方法
CN111414201A (zh) 一种PCIe卡加载方法、装置、设备及存储介质
CN212906143U (zh) 方便更换ec的装置、计算机主板和设备
CN117520234B (zh) Type-C接口外接设备自动识别电路及相关设备
CN116225846A (zh) 硬盘背板通信接口的测试方法、装置及电子设备
CN118051391A (zh) 一种计算设备以及故障处理方法
CN210605681U (zh) 基于otg升级的下载与测试设备
CN115442207A (zh) 一种基于BMC+SoC+网络交换模块的硬件运维管理系统
CN117493255A (zh) 板卡管理方法、装置及系统
CN116954635A (zh) 闪存芯片的烧录方法和系统、存储介质及电子设备
CN118349402A (zh) 接口测试方法、设备、接口测试系统
CN114780318A (zh) 一种应用于移除pch服务器的调试装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220705

RJ01 Rejection of invention patent application after publication