CN112181468A - 一种cpld更新方法、服务器及计算机可读存储介质 - Google Patents

一种cpld更新方法、服务器及计算机可读存储介质 Download PDF

Info

Publication number
CN112181468A
CN112181468A CN202010994504.5A CN202010994504A CN112181468A CN 112181468 A CN112181468 A CN 112181468A CN 202010994504 A CN202010994504 A CN 202010994504A CN 112181468 A CN112181468 A CN 112181468A
Authority
CN
China
Prior art keywords
cpld
signal
bus
updating
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010994504.5A
Other languages
English (en)
Inventor
陳信豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010994504.5A priority Critical patent/CN112181468A/zh
Publication of CN112181468A publication Critical patent/CN112181468A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/656Updates while running

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供了一种CPLD更新方法、服务器及计算机可读存储介质,属于计算机技术领域,其中方法包括,接收CPLD的固件更新信号;CPLD将I2C总线的时钟信号置为0;接收CPLD的固件更新完毕信号;CPLD将I2C总线的时钟信号释放,使时钟信号恢复正常。本发明用于实现不断电更新CPLD系统,将I2C总线的时钟信号置为0,可以在更新时系统不访问CPLD系统,系统不会发生报错。从而解决了断电更新时BMC芯片无法管控CPLD的技术问题以及不断电更新时系统报错的技术问题。

Description

一种CPLD更新方法、服务器及计算机可读存储介质
技术领域
本发明涉及计算机技术领域,尤其是涉及一种CPLD更新方法、服务器及计算机可读存储介质。
背景技术
随着计算机技术的发展,CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)可由用户根据需要生成特定的电路结构来完成一定的功能,越来越多的服务器运用到CPLD。由于新功能导入、遗留问题修复等原因,需要在服务器运行时对CPLD进行更新,BMC(Baseboard Manager Controller,基板管理控制器)将JTAG(Joint Test ActionGroup,联合测试工作组)或I2C(Inter-Integrated Circuit,集成电路总线)信号接给CPLD,来实现对CPLD配置的更新。
在现有技术中,主板上的CPLD要更新固件,需要将CPLD的电源断电再重新启动,需将整理系统做一个AC断电,才有办法更换最新的固件,导致了BMC无法监控CPLD系统状态的技术问题;另一方面,不断电更新CPLD固件,需要将CPLD的I/O暂时锁存,待启动新CPLD固件后,再将CPLD的I/O解除锁存,此类方法仅能锁存相关的Power VR’s Enable Pin,BMC或CPU等还能透过I2C bus来读取CPLD内部数据,造成更新时系统显示报错的技术问题。
发明内容
本发明的目的在于提供一种CPLD更新方法、服务器及计算机可读存储介质,以缓解断电更新时BMC无法监控CPLD的技术问题以及不断电更新时,锁定I/O后,通过I2C bus读取信息显示报错的技术问题。
第一方面,本发明提供的一种CPLD更新方法,应用于服务器的CPLD,所述CPLD通过I2C总线连接BMC;
所述方法包括:
接收CPLD的固件更新信号;
CPLD将I2C总线的时钟信号置为0;
接收CPLD的固件更新完毕信号;
CPLD将I2C总线的时钟信号释放,使时钟信号恢复正常。
进一步的,CPLD包括闪存,所述闪存通过烧录总线连接BMC;
所述方法还包括:
当接收到CPLD的固件更新信号时,CPLD将烧录总线的I/O信号锁存;
当接收到CPLD的固件更新完毕信号时,CPLD恢复烧录总线的I/O信号。
进一步的,当更新CPLD的固件时,CPLD将I2C总线的时钟信号置为0的步骤,包括:
CPLD将I2C总线自更新开始后的第n个时钟信号以后的时钟信号置为0;
其中,n为预设值。
进一步的,PLD安装于母板、背板或风扇中。
第二方面,本发明还提供一种服务器,包括BMC和CPLD,所述CPLD通过I2C总线连接所述BMC;
所述CPLD包括:
读取模块,用于接收CPLD的固件更新信号和固件更新完毕信号;
时钟模块,用于在读取模块接收到CPLD的固件更新信号时,CPLD将I2C总线的时钟信号置为0;还用于在读取模块接收到CPLD的固件更新完毕信号时,CPLD将I2C总线的时钟信号释放,使时钟信号恢复正常。
可选的,CPLD包括闪存,所述闪存通过烧录总线连接BMC;
所述闪存用于在接收到CPLD的固件更新信号时,CPLD将烧录总线的I/O信号锁存;在接收到CPLD的固件更新完毕信号时,CPLD恢复烧录总线的I/O信号。
可选的,还包括母板、背板和风扇,母板、背板和风扇中均安装有CPLD。
第三方面,本发明实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有机器可运行指令,所述计算机可运行指令在被处理器调用和运行时,所述计算机可运行指令促使所述处理器运行上述方法的步骤。
本发明提供的一种CPLD更新方法,应用在服务器的CPLD中,CPLD通过烧录总线和I2C总线连接BMC,通过I2C连接CPU。更新时接收CPLD的固件更新信号;CPLD将I2C总线的时钟信号置为0,同时锁存烧录总线的I/O信号;接收CPLD的固件更新完毕信号,CPLD将I2C总线线的时钟信号释放,使时钟信号恢复正常,并将锁存的I/O释放。实现不断电更新CPLD系统,同时将I2C总线的时钟信号置为0,可以在更新时系统不访问CPLD系统,系统不会发生报错。从而解决了断电更新时BMC芯片无法管控CPLD的技术问题以及不断电更新时系统报错的技术问题。
相应地,本发明实施例提供的一种服务器及计算机可读存储介质,也同样具有上述技术效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的CPLD更新方法示意图;
图2为本发明实施例提供的服务器部分结构图;
图3为本发明实施例提供的更新时时钟线信号变化图;
图4为本发明实施例提供的服务器示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例中所提到的术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括其他没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一:
在一种可能的实施方式中,本发明提供的一种CPLD更新方法,如图1所示,应用于服务器的CPLD,如图2所示,所述CPLD通过I2C总线连接BMC;
所述方法包括:
S1:接收CPLD的固件更新信号;
S2:CPLD将I2C总线的时钟信号置为0;
S3:接收CPLD的固件更新完毕信号;
S4:CPLD将I2C总线的时钟信号释放,使时钟信号恢复正常。
将I2C总线的时钟信号置为0,可以在更新时系统不访问CPLD系统,系统不会发生报错,从而解决了不断电更新时系统报错的技术问题。更新后将时钟线信号置为正常,在更新完毕后及时的将信号恢复正常,不影响服务器的正常工作。
进一步的,CPLD包括闪存,所述闪存通过烧录总线连接BMC;
所述方法还包括:
当接收到CPLD的固件更新信号时,CPLD将烧录总线的I/O信号锁存;
当接收到CPLD的固件更新完毕信号时,CPLD恢复烧录总线的I/O信号。
将I/O信号所锁存以及将I2C时钟线信号值为零实现不断电更新CPLD固件,方便BMC更好的管控CPLD。
进一步的,当更新CPLD的固件时,上述步骤S2,包括:
如图3所示,CPLD将I2C总线自更新开始后的第n个时钟信号以后的时钟信号置为0;
其中,n为预设值,本实施例中选取了第9个时钟信号,当I2C发出第9时钟线信号时,将时钟线信号置为零。
通过CPLD的算法算出更新时的时钟信号,便于在更新开始时就将时钟信号值为零,这样不会影响更新效果,不会是系统显示报错的状态,使得CPLD更新时实现信号的管控。
实施例二:
本发明还提供一种服务器,包括BMC和CPLD,所述CPLD通过I2C总线连接所述BMC,如图4所示,
所述CPLD包括:
读取模块1,用于接收CPLD的固件更新信号和固件更新完毕信号;
时钟模块2,用于在读取模块接收到CPLD的固件更新信号时,CPLD将I2C总线的时钟信号置为0;还用于在读取模块接收到CPLD的固件更新完毕信号时,CPLD将I2C总线的时钟信号释放,使时钟信号恢复正常。
可选的,CPLD包括闪存,所述闪存通过烧录总线连接BMC;
所述闪存用于在接收到CPLD的固件更新信号时,CPLD将烧录总线的I/O信号锁存;在接收到CPLD的固件更新完毕信号时,CPLD恢复烧录总线的I/O信号。
可选的,还包括母板、背板和风扇,母板、背板和风扇中均安装有CPLD。
实施例三:
对应于上述方法,本发明实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有机器可运行指令,所述计算机可运行指令在被处理器调用和运行时,所述计算机可运行指令促使所述处理器运行上述方法的步骤。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
本发明实施例所提供的装置可以为设备上的特定硬件或者安装于设备上的软件或固件等。本发明实施例所提供的装置,其实现原理及产生的技术效果和前述方法实施例相同,为简要描述,装置实施例部分未提及之处,可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,前述描述的系统、装置和单元的具体工作过程,均可以参考上述方法实施例中的对应过程,在此不再赘述。
在本发明所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
又例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,再例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
最后应说明的是:以上所述实施例,仅为本发明的具体实施方式,用以说明本发明的技术方案,而非对其限制,本发明的保护范围并不局限于此,尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化,或者对其中部分技术特征进行等同替换;而这些修改、变化或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的范围。都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种CPLD更新方法,其特征在于,应用于服务器的CPLD,所述CPLD通过I2C总线连接BMC;
所述方法包括:
接收CPLD的固件更新信号;
CPLD将I2C总线的时钟信号置为0;
接收CPLD的固件更新完毕信号;
CPLD将I2C总线的时钟信号释放,使时钟信号恢复正常。
2.根据权利要求1所述的方法,其特征在于,CPLD包括闪存,所述闪存通过烧录总线连接BMC;
所述方法还包括:
当接收到CPLD的固件更新信号时,CPLD将烧录总线的I/O信号锁存;
当接收到CPLD的固件更新完毕信号时,CPLD恢复烧录总线的I/O信号。
3.根据权利要求1所述的方法,其特征在于,当更新CPLD的固件时,CPLD将I2C总线的时钟信号置为0的步骤,包括:
CPLD将I2C总线自更新开始后的第n个时钟信号以后的时钟信号置为0;
其中,n为预设值。
4.根据权利要求1所述的方法,其特征在于,所述CPLD安装于母板、背板或风扇中。
5.一种服务器,其特征在于,包括BMC和CPLD,所述CPLD通过I2C总线连接所述BMC;
所述CPLD包括:
读取模块,用于接收CPLD的固件更新信号和固件更新完毕信号;
时钟模块,用于在读取模块接收到CPLD的固件更新信号时,CPLD将I2C总线的时钟信号置为0;还用于在读取模块接收到CPLD的固件更新完毕信号时,CPLD将I2C总线的时钟信号释放,使时钟信号恢复正常。
6.根据权利要求5所述的服务器,其特征在于,CPLD包括闪存,所述闪存通过烧录总线连接BMC;
所述闪存用于在接收到CPLD的固件更新信号时,CPLD将烧录总线的I/O信号锁存;在接收到CPLD的固件更新完毕信号时,CPLD恢复烧录总线的I/O信号。
7.根据权利要求5所述的服务器,其特征在于,还包括母板、背板和风扇,母板、背板和风扇中均安装有CPLD。
8.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1-4任意一项所述的方法的步骤。
CN202010994504.5A 2020-09-21 2020-09-21 一种cpld更新方法、服务器及计算机可读存储介质 Withdrawn CN112181468A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010994504.5A CN112181468A (zh) 2020-09-21 2020-09-21 一种cpld更新方法、服务器及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010994504.5A CN112181468A (zh) 2020-09-21 2020-09-21 一种cpld更新方法、服务器及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN112181468A true CN112181468A (zh) 2021-01-05

Family

ID=73956778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010994504.5A Withdrawn CN112181468A (zh) 2020-09-21 2020-09-21 一种cpld更新方法、服务器及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN112181468A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113220324A (zh) * 2021-04-23 2021-08-06 山东英信计算机技术有限公司 一种cpld远程更新的方法、系统及介质
CN115097900A (zh) * 2022-07-22 2022-09-23 苏州浪潮智能科技有限公司 一种时钟输出配置装置及方法
TWI830418B (zh) * 2022-10-04 2024-01-21 神雲科技股份有限公司 複雜可程式邏輯單元的韌體更新方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140137095A1 (en) * 2012-11-09 2014-05-15 Inventec Corporation Server and method for updating firmware of server
US20170090948A1 (en) * 2015-09-25 2017-03-30 Ocz Storage Solutions, Inc. Host-safe firmware upgrade of a pci express device
CN111045710A (zh) * 2019-11-22 2020-04-21 苏州浪潮智能科技有限公司 一种基于IPMI命令的SAS-Expander固件升级的方法、设备及介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140137095A1 (en) * 2012-11-09 2014-05-15 Inventec Corporation Server and method for updating firmware of server
US20170090948A1 (en) * 2015-09-25 2017-03-30 Ocz Storage Solutions, Inc. Host-safe firmware upgrade of a pci express device
CN111045710A (zh) * 2019-11-22 2020-04-21 苏州浪潮智能科技有限公司 一种基于IPMI命令的SAS-Expander固件升级的方法、设备及介质

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113220324A (zh) * 2021-04-23 2021-08-06 山东英信计算机技术有限公司 一种cpld远程更新的方法、系统及介质
CN113220324B (zh) * 2021-04-23 2023-11-21 山东英信计算机技术有限公司 一种cpld远程更新的方法、系统及介质
CN115097900A (zh) * 2022-07-22 2022-09-23 苏州浪潮智能科技有限公司 一种时钟输出配置装置及方法
CN115097900B (zh) * 2022-07-22 2023-08-08 浪潮(山东)计算机科技有限公司 一种时钟输出配置装置及方法
TWI830418B (zh) * 2022-10-04 2024-01-21 神雲科技股份有限公司 複雜可程式邏輯單元的韌體更新方法

Similar Documents

Publication Publication Date Title
CN112181468A (zh) 一种cpld更新方法、服务器及计算机可读存储介质
JP2608904B2 (ja) 多重冗長誤検出システムおよびその使用方法
US9734093B2 (en) Management of secured storage devices in an information handling system
WO2018095107A1 (zh) 一种bios程序的异常处理方法及装置
CN111324192A (zh) 一种系统板卡电源检测方法、装置、设备及存储介质
CN103513993A (zh) 固件更新系统及方法
US10852352B2 (en) System and method to secure FPGA card debug ports
US9298371B1 (en) System and method of reducing write cycles and increasing longevity of non-volatile memory in baseboard management controller (BMC)
US20220197746A1 (en) Combination bios with a/b recovery
CN109976926B (zh) 一种屏蔽重启保护bmc更新过程的方法、电路、终端及存储介质
CN103475514B (zh) 无bmc的节点、集群系统及bios修复和升级方法
CN113672306B (zh) 服务器组件自检异常恢复方法、装置、系统及介质
CN114003445A (zh) Bmc的i2c监控功能测试方法、系统、终端及存储介质
CN112148065A (zh) 一种时间同步的方法和服务器
US20050022059A1 (en) Method and apparatus for providing updated processor polling information
US11100228B2 (en) System and method to recover FPGA firmware over a sideband interface
CN114461286B (zh) 一种服务器启动方法、装置、电子设备及可读存储介质
US11354109B1 (en) Firmware updates using updated firmware files in a dedicated firmware volume
CN114253573A (zh) PCIe设备固件批量升级方法、系统、终端及存储介质
CN111158734A (zh) 一种cpld-fpga的无缝升级方法、系统及设备
CN111176902A (zh) 一种使用BMC Flash备份Controller Device韧体的装置和方法
CN114153388B (zh) 一种硬盘系统和硬盘配置信息刷新方法、装置及介质
US11755334B2 (en) Systems and methods for augmented notifications in remote management of an IHS (information handling system)
CN114443446B (zh) 硬盘指示灯控制方法、系统、终端及存储介质
CN114253763A (zh) 储存设备及其控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210105