CN115097900A - 一种时钟输出配置装置及方法 - Google Patents

一种时钟输出配置装置及方法 Download PDF

Info

Publication number
CN115097900A
CN115097900A CN202210870518.5A CN202210870518A CN115097900A CN 115097900 A CN115097900 A CN 115097900A CN 202210870518 A CN202210870518 A CN 202210870518A CN 115097900 A CN115097900 A CN 115097900A
Authority
CN
China
Prior art keywords
configuration
board card
clock
clock generator
bmc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210870518.5A
Other languages
English (en)
Other versions
CN115097900B (zh
Inventor
王晓玲
杜聪聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Shandong Computer Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210870518.5A priority Critical patent/CN115097900B/zh
Publication of CN115097900A publication Critical patent/CN115097900A/zh
Application granted granted Critical
Publication of CN115097900B publication Critical patent/CN115097900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Electric Clocks (AREA)

Abstract

本发明涉及时钟输出领域，具体公开一种时钟输出配置装置及方法，包括板卡、BMC、存储器、电子开关和可编程时钟发生器；板卡设置有配置标识引脚，存储器内存储有多种板卡配置对应的时钟固件；BMC分别与板卡的配置标识引脚、存储器、可编程时钟发生器连接，且BMC还通过电子开关与可编程时钟发生器的供电端连接；BMC读取板卡的配置标识引脚信号，获取到板卡配置，根据板卡配置从存储器中调取对应时钟固件，控制可编程时钟发生器进行时钟固件烧录，在烧录完成后，通过电子开关控制可编程时钟发生器重启，可编程时钟发生器输出对应板卡配置的时钟。本发明减少物料号管控的繁琐流程及造成的系统资源浪费，避免因贴错芯片导致板卡无法正常工作的问题。

Description

一种时钟输出配置装置及方法
技术领域
本发明涉及时钟输出领域，具体涉及一种时钟输出配置装置及方法。
背景技术
随着互联网技术的飞速发展，服务器应用的场景越来越繁杂，对应的，同一服务器所支持的配置也越来越多，其中配置的主要差异点之一就是PCIe设备如网卡、存储卡、硬盘等引起的，不同配置的服务器搭配的PCIe设备数量及类型不尽相同，因此对需要的时钟也不尽相同。时钟厂商为了扩大时钟芯片的应用场景，设计并实现了对可编程时钟发生器（CLK GEN）,通过烧录不同的配置固件（FW），CLK GEN可以实现不同数量及不同频率的时钟（clock），CLK GEN的可灵活配置而广受服务器厂商推崇。但正是由于服务器配置的繁杂，对clock的需求也不同，因此往往板卡在设计过程中需要时钟厂商根据新的配置需求提供新的FW，并在系统中新建料号实现对同一芯片不同FW的管控。
当前，因为配置不同导致对clock的需求不同，因此同一个CLK GEN芯片用在不同板卡上时需要在芯片原厂进行烧录配置，或由设计人员通过板卡上的烧录接口进行烧录，不能实现不同板卡不同配置的自动识别；且由于FW不同，在物料库中需要通过不同的料号进行管控，以防止不同板卡贴错芯片导致板卡不能正常工作，因此一个芯片占用不同料号势必会造成系统资源浪费。
发明内容
为解决上述问题，本发明提供一种时钟输出配置装置及方法，由BMC识别板卡配置，并对可编程时钟发生器进行对应配置的固件烧录，减少物料号管控的繁琐流程及造成的系统资源浪费，避免因贴错芯片导致板卡无法正常工作的问题。
第一方面，本发明的技术方案提供一种时钟输出配置装置，其特征在于，包括：板卡、BMC、存储器、电子开关和可编程时钟发生器；
板卡设置有配置标识引脚，存储器内存储有多种板卡配置对应的时钟固件；
BMC分别与板卡的配置标识引脚、存储器、可编程时钟发生器连接，且BMC还通过电子开关与可编程时钟发生器的供电端连接；BMC读取板卡的配置标识引脚信号，获取到板卡配置，根据板卡配置从存储器中调取对应时钟固件，控制可编程时钟发生器进行时钟固件烧录，在烧录完成后，通过电子开关控制可编程时钟发生器重启，可编程时钟发生器输出对应板卡配置的时钟。
进一步地，板卡的配置标识引脚包括板卡身份标识引脚和物料清单标识引脚，根据板卡身份标识和物料清单标识将多种板卡配置的时钟固件做成固件矩阵保存在存储器内。
进一步地，板卡身份标识引脚由上下拉电阻配置，物料清单标识引脚由上下拉电阻配置。
进一步地，电子开关为P沟道MOS管，P沟道MOS管的栅极与BMC连接，漏极与系统供电电压连接，源极与可编程时钟发生器的供电端连接。
进一步地，该装置还包括设置在电子开关与BMC之间的CPLD，在可编程时钟发生器烧录完成后，BMC通知CPLD，由CPLD通过电子开关控制可编程时钟发生器重启，以P沟道MOS管作为电子开关的栅极与CPLD连接。
进一步地，存储器采用flash存储器。
进一步地，BMC通过I2C总线与可编程时钟发生器连接，通过SPI总线与存储器连接。
第二方面，本发明的技术方案提供一种基于上述任一项所述装置的时钟输出配置方法，包括以下步骤：
BMC读取板卡的配置标识引脚信号，获取到板卡配置；
根据板卡配置从存储器中调取对应时钟固件；
将时钟固件下发到可编程时钟发生器，控制可编程时钟发生器进行固件烧录；
监测可编程时钟发生器是否烧录完成；
在可编程时钟发生器烧录完成后，通过电子开关控制可编程时钟发生器重启；
可编程时钟发生器加载新的时钟固件，输出对应板卡配置的时钟。
本发明提供的一种时钟输出配置及方法，相对于现有技术，具有以下有益效果：由BMC根据配置标识识别板卡配置，并对可编程时钟发生器进行对应配置的固件烧录，减少物料号管控的繁琐流程及造成的系统资源浪费，避免因贴错芯片导致板卡无法正常工作的问题。同时设置电子开关，实现BMC对可编程时钟发生器的供电切换，在烧录完固件后无需手动上下电便可实现可编程时钟发生器重新加载固件。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有时钟输出配置方案结构示意图。
图2是本发明实施例一提供的一种时钟输出配置装置结构示意图。
图3是本发明实施例二提供的一种时钟输出配置装置结构示意图。
图4是本发明实施例三提供的一种时钟输出配置装置结构示意图。
图5是本发明实施例四提供的一种时钟输出配置方法流程示意图。
具体实施方式
以下对本发明涉及的部分英文术语进行解释。
BMC：Baseboard Manager Controller；基板管理控制器用于服务器主板的管理。
I2C：一种简单、双向二线制同步串行总线。
GPIO：General-purpose input/output，通用型之输入输出的简称。
SPI： Serial Peripheral Interface，串行通信接口/总线。
Board ID:用于区分不同项目的标识，通常由上下拉电阻配置。
Bom ID:区分不同板卡的标识，通常由上下拉电阻配置。
PMOS:指n型衬底、p沟道，靠空穴的流动运送电流的MOS管。
CLK GEN: clock generator，时钟发生器。
FW：firmware，指固件。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1是现有时钟输出配置方案结构示意图，不同板卡配置不同导致对时钟的需求不同，因此同一个CLK GEN芯片用在不同板卡上时需要在芯片原厂进行烧录配置，或由设计人员通过板卡上的烧录接口进行烧录，不能实现不同板卡不同配置的自动识别；且由于FW不同，在物料库中需要通过不同料号进行管控，以防止不同板卡贴错芯片导致板卡不能正常工作，因此一个芯片占用不同料号势必会造成系统资源浪费。
本发明的核心是提供一种时钟输出配置装置，预先将多种不同配置对应的时钟固件保存，由BMC识别板卡的配置，根据识别的配置获取对应时钟固件对可编程时钟发生器进行固件烧录，从而实现不同板卡不同配置的自动识别，无需管控物料，节省系统资源，且无需担心贴错芯片。
实施例一
图2是本发明实施例一提供的一种时钟输出配置装置结构示意图，包括：板卡、BMC、存储器、电子开关和可编程时钟发生器。
存储器用于存储时钟固件，其内部存储有多种板卡配置对应的时钟固件，供BMC调取对可编程时钟发生器进行固件烧录。
板卡设置有配置标识引脚，配置标识引脚与BMC连接，供BMC根据配置标识引脚的信号确定板卡配置。
BMC分别与与板卡的配置标识引脚、存储器、可编程时钟发生器连接，BMC读取板卡的配置标识引脚信号，获取到板卡配置，根据板卡配置从存储器中调取对应时钟固件，控制可编程时钟发生器进行时钟固件烧录。
可以理解的是，可编程时钟发生器在烧录完固件后需要重启加载固件，本实施例为实现可编程时钟发生器的自动重启，还设置了电子开关，BMC通过电子开关与可编程时钟发生器的供电端连接，在烧录完成后，通过电子开关控制可编程时钟发生器重启，可编程时钟发生器输出对应板卡配置的时钟。
本发明实施例一提供的一种时钟输出配置装置，由BMC根据配置标识识别板卡配置，并对可编程时钟发生器进行对应配置的固件烧录，减少物料号管控的繁琐流程及造成的系统资源浪费，避免因贴错芯片导致板卡无法正常工作的问题。同时设置电子开关，实现BMC对可编程时钟发生器的供电切换，在烧录完固件后无需手动上下电便可实现可编程时钟发生器重新加载固件。
实施例二
图3是本发明实施例二提供的一种时钟输出配置装置结构示意图，包括：板卡、BMC、存储器、电子开关和可编程时钟发生器。
存储器采用flash存储器，flash存储器通过SPI总线与BMC连接，用于存储时钟固件，其内部存储有多种板卡配置对应的时钟固件，供BMC调取对可编程时钟发生器进行固件烧录。
板卡设置有配置标识引脚，配置标识引脚与BMC连接，供BMC根据配置标识引脚的信号确定板卡配置。具体地，板卡的配置标识引脚包括板卡身份标识引脚（Board ID）和物料清单标识引脚（Bom ID），BMC根据这两个引脚的信号判断板卡配置，同时预先根据板卡身份标识和物料清单标识将多种板卡配置的时钟固件做成固件矩阵保存在存储器内，以便BMC在存储器内调取对应板卡配置的时钟固件。本实施例中，板卡身份标识引脚由上下拉电阻配置，物料清单标识引脚由上下拉电阻配置，不同的上下拉电阻配置对应不同的高低电平，BMC根据高低电平组合确定板卡配置。
BMC分别与与板卡的配置标识引脚、存储器、可编程时钟发生器连接，其中BMC通过I2C总线与可编程时钟发生器连接，BMC读取板卡的配置标识引脚信号，获取到板卡配置，根据板卡配置从存储器中调取对应时钟固件，之后通过I2C接口控制可编程时钟发生器进行时钟固件烧录。
可以理解的是，可编程时钟发生器在烧录完固件后需要重启加载固件，本实施例为实现可编程时钟发生器的自动重启，还设置了电子开关，BMC通过电子开关与可编程时钟发生器的供电端连接，在烧录完成后，通过电子开关控制可编程时钟发生器重启，可编程时钟发生器输出对应板卡配置的时钟。具体地，电子开关采用PMOS管，即P沟道MOS管，P沟道MOS管的栅极与BMC连接，漏极与系统供电电压连接，源极与可编程时钟发生器的供电端连接。
本实施例装置的工作原理为：将不同板卡不同配置需要的CLK GEN芯片的FW提前包在BMC的FW中,根据Board ID和Bom ID做成FW矩阵。当板卡上电时，BMC通过读取Board ID和Bom ID进行配置区分，通过SPI总线读取对应配置的CLK GEN FW，并进一步通过I2C接口烧录到CLK GEN芯片中；待烧录结束后，BMC通过管脚GPIO1控制PMOS管关断并重新打开，以使得CLK GEN重新上电并重新加载FW，从而实现对应配置的clock输出。
本发明实施例二提供的一种时钟输出配置装置，由BMC根据配置标识识别板卡配置，并对可编程时钟发生器进行对应配置的固件烧录，减少物料号管控的繁琐流程及造成的系统资源浪费，避免因贴错芯片导致板卡无法正常工作的问题。同时设置电子开关，实现BMC对可编程时钟发生器的供电切换，在烧录完固件后无需手动上下电便可实现可编程时钟发生器重新加载固件。
实施例三
图4是本发明实施例三提供的一种时钟输出配置装置结构示意图，包括：板卡、BMC、存储器、电子开关、CPLD和可编程时钟发生器。
存储器采用flash存储器，flash存储器通过SPI总线与BMC连接，用于存储时钟固件，其内部存储有多种板卡配置对应的时钟固件，供BMC调取对可编程时钟发生器进行固件烧录。
板卡设置有配置标识引脚，配置标识引脚与BMC连接，供BMC根据配置标识引脚的信号确定板卡配置。具体地，板卡的配置标识引脚包括板卡身份标识引脚（Board ID）和物料清单标识引脚（Bom ID），BMC根据这两个引脚的信号判断板卡配置，同时预先根据板卡身份标识和物料清单标识将多种板卡配置的时钟固件做成固件矩阵保存在存储器内，以便BMC在存储器内调取对应板卡配置的时钟固件。本实施例中，板卡身份标识引脚由上下拉电阻配置，物料清单标识引脚由上下拉电阻配置，不同的上下拉电阻配置对应不同的高低电平，BMC根据高低电平组合确定板卡配置。
BMC分别与与板卡的配置标识引脚、存储器、可编程时钟发生器连接，其中BMC通过I2C总线与可编程时钟发生器连接，BMC读取板卡的配置标识引脚信号，获取到板卡配置，根据板卡配置从存储器中调取对应时钟固件，之后通过I2C接口控制可编程时钟发生器进行时钟固件烧录。
可以理解的是，可编程时钟发生器在烧录完固件后需要重启加载固件，本实施例为实现可编程时钟发生器的自动重启，还设置了电子开关和CPLD，BMC与CPLD输入端连接，CPLD输出端通过电子开关与可编程时钟发生器的供电端连接，在烧录完成后，BMC通知CPLD，由CPLD通过电子开关控制可编程时钟发生器重启，可编程时钟发生器输出对应板卡配置的时钟。具体地，电子开关采用PMOS管，即P沟道MOS管，P沟道MOS管的栅极与CPLD连接，漏极与系统供电电压连接，源极与可编程时钟发生器的供电端连接。当BMC将FW烧录进CLKGEN后，通过I2C通知CPLD，此时CPLD通过GPIO2控制PMOS管关断并重新打开，确保CLK GEN重新上电以重新加载FW，实现对应配置的clock输出。通过看门狗（WDT），CPLD可以始终监控BMC的心跳信号，当BMC挂死后WDT会变成常高或常低信号，CPLD随即屏蔽BMC通过I2C下发的PMOS管控制逻辑，以防BMC误触发。
本实施例装置的工作原理为：将不同板卡不同配置需要的CLK GEN芯片的FW提前包在BMC的FW中,根据Board ID和Bom ID做成FW矩阵。当板卡上电时，BMC通过读取Board ID和Bom ID进行配置区分，通过SPI总线读取对应配置的CLK GEN FW，并进一步通过I2C接口烧录到CLK GEN芯片中；待烧录结束后，BMC通知CPLD，由CPLD通过管脚GPIO2控制PMOS管关断并重新打开，以使得CLK GEN重新上电并重新加载FW，从而实现对应配置的clock输出。
本发明实施例三提供的一种时钟输出配置装置，由BMC根据配置标识识别板卡配置，并对可编程时钟发生器进行对应配置的固件烧录，减少物料号管控的繁琐流程及造成的系统资源浪费，避免因贴错芯片导致板卡无法正常工作的问题。同时设置电子开关，实现BMC对可编程时钟发生器的供电切换，在烧录完固件后无需手动上下电便可实现可编程时钟发生器重新加载固件。同时，增加BMC挂死监控逻辑，防止因BMC挂死导致的误切断CLKGEN供电的问题。
实施例四
上文中对于一种时钟输出配置装置的实施例进行了详细描述，基于上述实施例描述的时钟输出配置装置，本发明实施例还提供了一种与该装置对应的时钟输出配置方法。
图5为本发明实施例四提供的一种时钟输出配置方法流程示意图，如图5所示，该方法包括以下步骤。
S1，BMC读取板卡的配置标识引脚信号，获取到板卡配置。
S2，根据板卡配置从存储器中调取对应时钟固件。
S3，将时钟固件下发到可编程时钟发生器，控制可编程时钟发生器进行固件烧录。
S4，监测可编程时钟发生器是否烧录完成。
S5，在可编程时钟发生器烧录完成后，通过电子开关控制可编程时钟发生器重启。
需要说明的是，BMC可之间通过电子开关控制可编程时钟发生器重启，也可通过CPLD，由CPLD控制电子开关驱动可编程时钟发生器重启。
S6，可编程时钟发生器加载新的时钟固件，输出对应板卡配置的时钟。
本实施例的时钟输出配置方法基于前述的时钟输出配置装置实现，因此该方法中的具体实施方式可见前文中的时钟输出配置装置的实施例部分，所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再展开介绍。
另外，由于本实施例的时钟输出配置方法基于前述的时钟输出配置装置实现，，因此其作用与上述装置的作用相对应，这里不再赘述。
以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。

Claims (8)

1.一种时钟输出配置装置，其特征在于，包括：板卡、BMC、存储器、电子开关和可编程时钟发生器；
板卡设置有配置标识引脚，存储器内存储有多种板卡配置对应的时钟固件；
BMC分别与板卡的配置标识引脚、存储器、可编程时钟发生器连接，且BMC还通过电子开关与可编程时钟发生器的供电端连接；BMC读取板卡的配置标识引脚信号，获取到板卡配置，根据板卡配置从存储器中调取对应时钟固件，控制可编程时钟发生器进行时钟固件烧录，在烧录完成后，通过电子开关控制可编程时钟发生器重启，可编程时钟发生器输出对应板卡配置的时钟。
2.根据权利要求1所述的时钟输出配置装置，其特征在于，板卡的配置标识引脚包括板卡身份标识引脚和物料清单标识引脚，根据板卡身份标识和物料清单标识将多种板卡配置的时钟固件做成固件矩阵保存在存储器内。
3.根据权利要求2所述的时钟输出配置装置，其特征在于，板卡身份标识引脚由上下拉电阻配置，物料清单标识引脚由上下拉电阻配置。
4.根据权利要求1-3任一项所述的时钟输出配置装置，其特征在于，电子开关为P沟道MOS管，P沟道MOS管的栅极与BMC连接，漏极与系统供电电压连接，源极与可编程时钟发生器的供电端连接。
5.根据权利要求4所述的时钟输出配置装置，其特征在于，该装置还包括设置在电子开关与BMC之间的CPLD，在可编程时钟发生器烧录完成后，BMC通知CPLD，由CPLD通过电子开关控制可编程时钟发生器重启，以P沟道MOS管作为电子开关的栅极与CPLD连接。
6.根据权利要求5所述的时钟输出配置装置，其特征在于，存储器采用flash存储器。
7.根据权利要求6所述的时钟输出配置装置，其特征在于，BMC通过I2C总线与可编程时钟发生器连接，通过SPI总线与存储器连接。
8.一种基于权利要求1-7任一项所述装置的时钟输出配置方法，其特征在于，包括以下步骤：
BMC读取板卡的配置标识引脚信号，获取到板卡配置；
根据板卡配置从存储器中调取对应时钟固件；
将时钟固件下发到可编程时钟发生器，控制可编程时钟发生器进行固件烧录；
监测可编程时钟发生器是否烧录完成；
在可编程时钟发生器烧录完成后，通过电子开关控制可编程时钟发生器重启；
可编程时钟发生器加载新的时钟固件，输出对应板卡配置的时钟。
CN202210870518.5A 2022-07-22 2022-07-22 一种时钟输出配置装置及方法 Active CN115097900B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210870518.5A CN115097900B (zh) 2022-07-22 2022-07-22 一种时钟输出配置装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210870518.5A CN115097900B (zh) 2022-07-22 2022-07-22 一种时钟输出配置装置及方法

Publications (2)

Publication Number Publication Date
CN115097900A true CN115097900A (zh) 2022-09-23
CN115097900B CN115097900B (zh) 2023-08-08

Family

ID=83299687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210870518.5A Active CN115097900B (zh) 2022-07-22 2022-07-22 一种时钟输出配置装置及方法

Country Status (1)

Country Link
CN (1) CN115097900B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116512A (zh) * 2013-02-25 2013-05-22 上海师范大学 一种cpld固件升级的方法
US20200379745A1 (en) * 2019-05-31 2020-12-03 Wistron Corporation Firmware update device and firmware update method
CN112181468A (zh) * 2020-09-21 2021-01-05 苏州浪潮智能科技有限公司 一种cpld更新方法、服务器及计算机可读存储介质
CN112925569A (zh) * 2021-02-24 2021-06-08 深圳市信锐网科技术有限公司 一种固件数据处理方法、装置、设备及存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116512A (zh) * 2013-02-25 2013-05-22 上海师范大学 一种cpld固件升级的方法
US20200379745A1 (en) * 2019-05-31 2020-12-03 Wistron Corporation Firmware update device and firmware update method
CN112181468A (zh) * 2020-09-21 2021-01-05 苏州浪潮智能科技有限公司 一种cpld更新方法、服务器及计算机可读存储介质
CN112925569A (zh) * 2021-02-24 2021-06-08 深圳市信锐网科技术有限公司 一种固件数据处理方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN115097900B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN102200916B (zh) 电子设备、可配置的部件及该部件的配置信息存储方法
CN108090006B (zh) 一种一键切换PCIE Switch工作模式的方法
US20130305027A1 (en) Multi-bios circuit and switching method between multiple bios chips
CN111103827B (zh) 一种服务器工作模式切换装置
US20120131243A1 (en) Multiplexing pin control circuit for computer system
KR890004404B1 (ko) 마이크로컴퓨터
CN103701707A (zh) 一种网络设备
JP2010055474A (ja) シリアルバスシステム及びハングアップスレーブリセット方法
CN109062392A (zh) 一种自动切换服务器板卡供电的设备、方法及系统
CN110750378A (zh) 一种多电源下电时序电路和下电方法
CN115097900A (zh) 一种时钟输出配置装置及方法
CN100470493C (zh) 自动重置系统及方法
CN217606356U (zh) 一种切换控制电路、主板及电子设备
CN111208891B (zh) 一种cpld更新系统及方法
CN101697094A (zh) 双电源供电装置及双电源供电方法
TW201913363A (zh) Bios切換裝置
CN109709858B (zh) 开关机控制电路、嵌入式设备、方法及系统
CN110704353B (zh) 一种cpci-arinc429热插拔系统
CN107766073A (zh) 一种支持服务器开机更换BMC flash的结构及方法
CN104679123A (zh) 主机板及其数据烧录方法
CN109408151B (zh) 一种现场可编程门阵列配置模式自动切换装置和切换方法
US10181684B1 (en) Power connector
CN214175083U (zh) 一种cpld固件升级系统
CN220121165U (zh) 控制电路、装置及芯片
CN113656341B (zh) 一种芯片启动控制电路及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230710

Address after: 250000 Room 501, building S05, No. 1036, Langchao Road, Jinan area, pilot Free Trade Zone, Jinan, Shandong Province

Applicant after: Inspur (Shandong) Computer Technology Co.,Ltd.

Address before: 215100 Building 9, No.1 guanpu Road, Guoxiang street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province

Applicant before: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant