CN109558179A - 程序代码在线加载方法、程序代码在线升级方法及系统 - Google Patents
程序代码在线加载方法、程序代码在线升级方法及系统 Download PDFInfo
- Publication number
- CN109558179A CN109558179A CN201811384658.1A CN201811384658A CN109558179A CN 109558179 A CN109558179 A CN 109558179A CN 201811384658 A CN201811384658 A CN 201811384658A CN 109558179 A CN109558179 A CN 109558179A
- Authority
- CN
- China
- Prior art keywords
- program code
- cpld
- fpga
- spi flash
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
本申请提供一种程序代码在线加载方法、程序代码在线升级方法及系统。一种程序代码在线加载方法：通过在SPI Flash中存放主用程序代码以及备用程序代码，正常情况下CPLD将SPI Flash中主用程序代码加载到本地缓冲器，FPGA将所述CPLD缓冲器中的所述主用程序代码加载到本地，CPLD监测所述FPGA的DONE信号是否正常，若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器，FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。
Description
技术领域
本申请涉及计算机技术领域，尤其涉及一种程序代码在线加载方法、程序代码在线升级方法及系统。
背景技术
随着FPGA(Field Programmable Gate Array，现场可编程门阵列)内部资源日趋丰富以及可重复配置的优势，FPGA逐渐在通信设备中担当了重要角色，利用FPGA实现的功能也日趋复杂化和多样化，对通信设备能实现重配置的应用需求也在日益加大。通信设备重配置是指在不改变设备硬件结构的前提下，通过更新FPGA内部的程序代码，达到通信设备功能的更改与升级。
目前对于业务板卡上FPGA在线加载程序代码的方法是：一般在设备上电之后，FPGA根据M【2:0】的电平选择Master SPI方式启动，FPGA通过SPI(Serial PeripheralInterface，串行外围设备接口)总线访问SPI Flash，并将SPI Flash中的程序代码加载至本地，在加载完成之后，会将DONE信号拉高。
由于对业务板卡的可靠性与稳定性的要求越来越高，如果对业务板卡上FPGA的程序代码加载失败，会导致业务板卡不能正常启动，存在很大的安全隐患。
发明内容
有鉴于此，本申请提供一种程序代码在线加载方法、程序代码在线升级方法及系统。
具体地，本申请是通过如下技术方案实现的：
一种程序代码在线加载方法，其特征在于，所述方法包括：
CPLD复杂可编程逻辑器件通过SPI总线访问SPI Flash，所述SPI Flash中包含主用程序代码及备用程序代码；
CPLD将SPI Flash中主用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述主用程序代码加载到本地；
CPLD监测所述FPGA的DONE信号是否正常；
若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。
一种程序代码在线升级方法，其特征在于，所述方法包括：
FPGA将接收到的程序代码通过总线发送到CPLD；
CPLD将接收到的程序代码通过SPI总线发送到SPI Flash，对SPI Flash中的主用程序代码进行升级；
CPLD判断SPI Flash中的主用程序代码是否正常升级；
若是，则提示主用程序代码升级成功。
一种程序代码在线加载系统，其特征在于，所述系统包括：CPLD、FPGA以及SPIFlash；
CPLD复杂可编程逻辑器件通过SPI总线访问SPI Flash，所述SPI Flash中包含主用程序代码及备用程序代码；
CPLD将SPI Flash中主用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述主用程序代码加载到本地；
CPLD监测所述FPGA的DONE信号是否正常；
若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。
一种程序代码在线升级系统，其特征在于，所述系统包括：FPGA、CPLD以及SPIFlash；
FPGA将接收到的程序代码通过总线发送到CPLD；
CPLD将接收到的程序代码通过SPI总线发送到SPI Flash，对SPI Flash中的主用程序代码进行升级；
CPLD判断SPI Flash中的主用程序代码是否正常升级；
若是，则提示主用程序代码升级成功。
本申请提供的技术方案，通过在SPI Flash中存放主用程序代码以及备用程序代码，正常情况下CPLD将SPI Flash中主用程序代码加载到本地缓冲器，FPGA将所述CPLD缓冲器中的所述主用程序代码加载到本地，CPLD监测所述FPGA的DONE信号是否正常，若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器，FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。如此一来，通过在SPI Flash中存放主用程序代码以及备用程序代码，在主用程序代码加载失败的情况下，可以加载备用程序代码，以确保业务板卡上FPGA存在可用程序代码，保证业务板卡可以正常启动。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1是本申请一示例性实施例示出的硬件结构连接示意图；
图2是本申请一示例性实施例示出的另一硬件结构连接示意图；
图3是本申请一示例性实施例示出的程序代码在线加载方法的实施流程图；
图4是本申请一示例性实施例示出的另一硬件结构连接示意图；
图5是本申请一示例性实施例示出的程序代码在线升级方法的实施流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
首先对本申请实施例提供的一种程序代码在线加载方法进行说明，该方法具体可以包括以下步骤：
CPLD复杂可编程逻辑器件通过SPI总线访问SPI Flash，所述SPI Flash中包含主用程序代码及备用程序代码；
CPLD将SPI Flash中主用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述主用程序代码加载到本地；
CPLD监测所述FPGA的DONE信号是否正常；
若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。
如图1所示的一示例性硬件结构连接示意图，其中业务板卡包括FPGA与SPIFlash，FPGA与SPI Flash之间通过SPI总线进行连接，目前对于业务板卡上FPGA在线加载程序代码的方法是：一般在设备上电之后，FPGA根据M【2:0】的电平选择Master SPI方式启动，FPGA通过SPI(Serial Peripheral Interface，串行外围设备接口)总线访问SPI Flash，并将SPI Flash中的程序代码加载至本地，在加载完成之后，会将DONE信号拉高。由于对业务板卡的可靠性与稳定性的要求越来越高，如果对业务板卡上FPGA的程序代码加载失败，会导致业务板卡不能正常启动，存在很大的安全隐患。
针对上述问题，如图2所示，为本申请另一示例性硬件结构连接示意图，其中业务板卡包括CPLD、FPGA以及SPI Flash，CPLD与FPGA之间通过总线进行连接，CPLD与SPI Flash之间通过SPI总线进行连接，在SPI Flash中包含主用程序代码，以及备用程序代码，主用程序代码为正式版本的程序代码，而备用程序代码为基础版本的程序代码，即不进行程序升级。正常情况下CPLD将SPI Flash中主用程序代码加载到本地缓冲器，FPGA将所述CPLD缓冲器中的所述主用程序代码加载到本地，CPLD监测所述FPGA的DONE信号是否正常，若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器，FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。如此一来，通过在SPI Flash中存放主用程序代码以及备用程序代码，在主用程序代码加载失败的情况下，可以加载备用程序代码，以确保业务板卡上FPGA存在可用程序代码，保证业务板卡可以正常启动。为了对本申请进一步说明，提供下列实施例：
如图3所示，为本申请实施例提供的一种程序代码在线加载方法的实施流程图，其具体可以包括以下步骤：
S301，CPLD复杂可编程逻辑器件通过SPI总线访问SPI Flash，所述SPI Flash中包含主用程序代码及备用程序代码；
当对业务板卡上电时，FPGA根据M【2:0】的电平选择Slave Select MAP方式启动，与现有的Master SPI方式不同。此时CPLD通过SPI总线访问SPI Flash，访问SPI Flash其目的在于从其中找到主用程序代码加载到本地缓冲器。其中SPI Flash中包含主用程序代码及备用程序代码，将SPI Flash存储空间一分为二，其中一部分存储空间用来存储主用程序代码，另一部分存储空间用来存储备用程序代码。例如，存储空间1用来存储主用程序代码，存储空间2用来存储备用程序代码。
S302，CPLD将SPI Flash中主用程序代码加载到本地缓冲器；
CPLD从SPI Flash中找到主用程序代码，并加载到本地缓冲器，即加载到CPLDBuffer。例如CPLD从存储空间1找到主用程序代码，并加载到CPLD Buffer。
S303，FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述主用程序代码加载到本地；
FPGA根据M【2:0】的电平选择Slave Select MAP方式启动之后，通过总线去访问CPLD，查看CPLD中是否存在主用程序代码，若存在，将CPLD Buffer中的主用程序代码加载到本地。其中若FPGA加载主用程序代码成功，会将DONE信号拉高。
S304，CPLD监测所述FPGA的DONE信号是否正常；
CPLD在得知FPGA加载程序代码的情况下，监测FPGA的DONE信号是否正常，即监测FPGA的DONE信号是否拉高，若拉高，则DONE信号正常，FPGA加载主用程序代码成功，提示FPGA程序代码加载完成否则DONE信号异常，FPGA加载主用程序代码失败，提示升级主用程序代码。
S305，若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器；
若DONE信号异常，表示FPGA加载主用程序代码失败，则CPLD通过SPI总线重新访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器。
S306，FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。
通过上述对本申请实施例提供的技术方案的描述，通过在SPI Flash中存放主用程序代码以及备用程序代码，正常情况下CPLD将SPI Flash中主用程序代码加载到本地缓冲器，FPGA将所述CPLD缓冲器中的所述主用程序代码加载到本地，CPLD监测所述FPGA的DONE信号是否正常，若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器，FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。如此一来，通过在SPI Flash中存放主用程序代码以及备用程序代码，在主用程序代码加载失败的情况下，可以加载备用程序代码，以确保业务板卡上FPGA存在可用程序代码，保证业务板卡可以正常启动。
在FPGA加载主用程序代码失败的情况下，提示升级主用程序代码，或者根据实际需求需要对主用程序代码进行升级，为此本申请实施例提供一种程序代码在线升级方法，参见图4所示的一示例性硬件连接示意图，其中包括主控板卡以及业务板卡，业务板卡的结构与上述图2所示的类似，在此不再赘述，主控板卡上包括主控CPU，主控CPU与FPGA之间通过PCIe总线进行连接。参见图5所示，程序代码在线升级方法具体包括以下步骤：
S501，FPGA将接收到的程序代码通过总线发送到CPLD；
系统将程序代码通过主控板卡的管理网口发送到主控CPU对应的缓存中，主控CPU从从缓存中获取程序代码，主控CPU通过PCIe总线将所述程序代码发送至FPGA，FPGA接收所述程序代码，将接收到的程序代码通过总线发送到CPLD。
S502，CPLD将接收到的程序代码通过SPI总线发送到SPI Flash，对SPI Flash中的主用程序代码进行升级；
CPLD接收程序代码，并记录该程序代码的版本号等信息，将接收到的程序代码通过SPI总线发送到SPI Flash，对SPI Flash中的主用程序代码进行升级。
S503，CPLD判断SPI Flash中的主用程序代码是否正常升级；
CPLD判断SPI Flash中的主用程序代码是否正常升级，可以通过判断SPI Flash中的主用程序代码的版本号是否与自身记录的一致，若一致，则说明SPI Flash中的主用程序代码升级成功，若不一致，则说明SPI Flash中的主用程序代码升级失败。
S504，若是，则提示主用程序代码升级成功。
若SPI Flash中的主用程序代码升级成功，则提示主用程序代码升级成功，否则使用新的程序代码进行升级，重复执行上述步骤。其中，对SPI Flash中的主用程序代码升级成功之后，需要对业务板卡断电重启方可生效。
与上述方法实施例相对应，本申请还提供了一种程序代码在线加载系统，所述系统包括：CPLD、FPGA以及SPI Flash；
CPLD复杂可编程逻辑器件通过SPI总线访问SPI Flash，所述SPI Flash中包含主用程序代码及备用程序代码；
CPLD将SPI Flash中主用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述主用程序代码加载到本地；
CPLD监测所述FPGA的DONE信号是否正常；
若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。
本申请实施例还提供了一种程序代码在线升级系统，其特征在于，所述系统包括：FPGA、CPLD以及SPI Flash；
FPGA将接收到的程序代码通过总线发送到CPLD；
CPLD将接收到的程序代码通过SPI总线发送到SPI Flash，对SPI Flash中的主用程序代码进行升级；
CPLD判断SPI Flash中的主用程序代码是否正常升级；
若是，则提示主用程序代码升级成功。
上述系统中各个单元的作用实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。
对于系统实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
本发明可以在由计算机执行的计算值可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本发明，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
以上所述仅是本发明的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种程序代码在线加载方法，其特征在于，所述方法包括：
CPLD复杂可编程逻辑器件通过SPI总线访问SPI Flash，所述SPI Flash中包含主用程序代码及备用程序代码；
CPLD将SPI Flash中主用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述主用程序代码加载到本地；
CPLD监测所述FPGA的DONE信号是否正常；
若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。
2.根据权利要求1所述的方法，其特征在于，所述CPLD监测所述FPGA的DONE信号是否正常，包括：
CPLD监测所述FPGA的DONE信号是否拉高；
若拉高，则DONE信号正常，否则DONE信号异常。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若正常，则提示FPGA程序代码加载完成。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若不正常，则CPLD提示升级主用程序代码。
5.一种程序代码在线升级方法，其特征在于，所述方法包括：
FPGA将接收到的程序代码通过总线发送到CPLD；
CPLD将接收到的程序代码通过SPI总线发送到SPI Flash，对SPI Flash中的主用程序代码进行升级；
CPLD判断SPI Flash中的主用程序代码是否正常升级；
若是，则提示主用程序代码升级成功。
6.根据权利要求5所述的方法，其特征在于，所述FPGA将接收到的程序代码通过总线发送到CPLD，包括：
主控CPU从缓存中获取程序代码；
主控CPU通过PCIe总线将所述程序代码发送至FPGA；
FPGA接收所述程序代码，将接收到的程序代码通过总线发送到CPLD。
7.一种程序代码在线加载系统，其特征在于，所述系统包括：CPLD、FPGA以及SPIFlash；
CPLD复杂可编程逻辑器件通过SPI总线访问SPI Flash，所述SPI Flash中包含主用程序代码及备用程序代码；
CPLD将SPI Flash中主用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述主用程序代码加载到本地；
CPLD监测所述FPGA的DONE信号是否正常；
若不正常，则CPLD通过SPI总线访问SPI Flash，将SPI Flash中备用程序代码加载到本地缓冲器；
FPGA通过总线访问所述CPLD，将所述CPLD缓冲器中的所述备用程序代码加载到本地。
8.根据权利要求7所述的系统，其特征在于，所述CPLD具体通过以下方式监测所述FPGA的DONE信号是否正常：
CPLD监测所述FPGA的DONE信号是否拉高；
若拉高，则DONE信号正常，否则DONE信号异常。
9.一种程序代码在线升级系统，其特征在于，所述系统包括：FPGA、CPLD以及SPIFlash；
FPGA将接收到的程序代码通过总线发送到CPLD；
CPLD将接收到的程序代码通过SPI总线发送到SPI Flash，对SPI Flash中的主用程序代码进行升级；
CPLD判断SPI Flash中的主用程序代码是否正常升级；
若是，则提示主用程序代码升级成功。
10.根据权利要求9所述的系统，其特征在于，所述系统还包括：主控CPU；
所述FPGA具体通过以下方式将接收到的程序代码通过总线发送到CPLD：
主控CPU从缓存中获取程序代码；
主控CPU通过PCIe总线将所述程序代码发送至FPGA；
FPGA接收所述程序代码，将接收到的程序代码通过总线发送到CPLD。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811384658.1A CN109558179A (zh) | 2018-11-20 | 2018-11-20 | 程序代码在线加载方法、程序代码在线升级方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811384658.1A CN109558179A (zh) | 2018-11-20 | 2018-11-20 | 程序代码在线加载方法、程序代码在线升级方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109558179A true CN109558179A (zh) | 2019-04-02 |
Family
ID=65866896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811384658.1A Pending CN109558179A (zh) | 2018-11-20 | 2018-11-20 | 程序代码在线加载方法、程序代码在线升级方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109558179A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112698887A (zh) * | 2021-01-14 | 2021-04-23 | 成都壹石新科信息技术有限公司 | 具有隔离功能的fpga在线配置装置及方法 |
| CN114706604A (zh) * | 2022-06-07 | 2022-07-05 | 杭州加速科技有限公司 | 一种fpga救援方法及装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200976140Y (zh) * | 2005-04-29 | 2007-11-14 | 美国凹凸微系有限公司 | 一种用于现场可编程门阵列位文件升级的系统 |
-
2018
- 2018-11-20 CN CN201811384658.1A patent/CN109558179A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200976140Y (zh) * | 2005-04-29 | 2007-11-14 | 美国凹凸微系有限公司 | 一种用于现场可编程门阵列位文件升级的系统 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112698887A (zh) * | 2021-01-14 | 2021-04-23 | 成都壹石新科信息技术有限公司 | 具有隔离功能的fpga在线配置装置及方法 |
| CN112698887B (zh) * | 2021-01-14 | 2023-02-28 | 成都壹石新科信息技术有限公司 | 具有隔离功能的fpga在线配置装置及方法 |
| CN114706604A (zh) * | 2022-06-07 | 2022-07-05 | 杭州加速科技有限公司 | 一种fpga救援方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7428663B2 (en) | Electronic device diagnostic methods and systems | |
| US8966026B2 (en) | Systems and methods for extension of server management functions | |
| CN103201724B (zh) | 在高可用性虚拟机环境中提供高可用性应用程序 | |
| US9934105B2 (en) | Fault tolerance for complex distributed computing operations | |
| CN102622298B (zh) | 一种软件测试系统及方法 | |
| CN1074767A (zh) | 计算机、设备及其系统重新配置的方法 | |
| CN111698283B (zh) | 分布式集群主机的管控方法、装置、设备及存储介质 | |
| CN109783390A (zh) | Psu固件升降级稳定性测试方法、装置、终端及存储介质 | |
| CN115328752B (zh) | 一种用于Kubernetes控制面测试的集群模拟方法及系统 | |
| US11579977B2 (en) | Data storage device restoring method | |
| US10049029B1 (en) | Networked multi-interface host debugger | |
| CN109558179A (zh) | 程序代码在线加载方法、程序代码在线升级方法及系统 | |
| CN110286852A (zh) | 双控构架分布式存储系统、数据读取方法、装置和存储介质 | |
| US11604635B2 (en) | Online program updating method | |
| CN106933604A (zh) | 一种系统升级方法及装置 | |
| CN104657240A (zh) | 多内核操作系统的失效控制方法及装置 | |
| CN108021408A (zh) | 升级方法及装置 | |
| CN111897599A (zh) | 基于微核模型插件模式的服务方法、装置、设备及存储介质 | |
| CN109976833A (zh) | 固件加载方法、电子设备及储存有固件配置数据的服务器 | |
| CN114942797B (zh) | 基于边车模式的系统配置方法、装置、设备及存储介质 | |
| US20240111579A1 (en) | Termination of sidecar containers | |
| CN110022220A (zh) | 名片识别中的路由激活方法及系统 | |
| KR100963282B1 (ko) | 범용 시험 시스템을 이용한 인터페이스 검사 방법 | |
| CN102662702A (zh) | 设备管理系统、装置、基板管理装置及方法 | |
| CN111025942B (zh) | 飞机多级设备mbit控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190402 |